TWI436368B - 電子熔絲裝置及其校正方法與操作電子熔絲裝置之方法 - Google Patents

Description

電子熔絲裝置及其校正方法與操作電子熔絲裝置之方法

本發明係有關於電子熔絲(efuse)裝置，且特別有關於電子熔絲裝置及其校正方法與操作方法。

現今，電子熔絲熔斷(blow)係電子熔絲應用之重要操作，且其性能取決於熔斷電壓及熔斷時間。每百萬元件中之缺陷元件數(defects parts per million，以下簡稱為DPPM)測試係電子熔絲應用之十分重要的課題。若電子熔絲陣列之熔斷條件並不穩定，則熔斷之電子熔絲的電阻值將會改變，故其滿足DPPM測試之結果，因此電子熔絲陣列之成品率(yield)將會降低。然而，於實踐中，電子熔絲陣列之熔斷條件並不能達到最佳控制。

因此，亟需提供一種電子熔絲裝置與一種能夠校正自電子熔絲陣列讀取之資料的校正方法，從而改善電子熔絲陣列之成品率。

有鑑於此，本發明提供了一種電子熔絲裝置及其校正方法與操作電子熔絲裝置之方法。

本發明提供了一種電子熔絲裝置，用於根據位址資料記錄輸入資料，所述電子熔絲裝置包含：第一檢查位元產生器，用於接收輸入資料，並根據輸入資料用預定差錯校正碼產生第一檢查位元資料；程式設計單元，用於根據輸入資料、位址資料及第一檢查位元資料產生多個熔斷訊號；以及電子熔絲陣列，用於接收多個熔斷訊號及位址資料，其中輸入資料及第一檢查位元資料係根據多個熔斷訊號及位址資料被記錄於電子熔絲陣列之中。

本發明提供了一種電子熔絲裝置，用於根據位址資料記錄輸入資料，所述電子熔絲裝置包含：第一檢查位元產生器，用於接收輸入資料，並根據輸入資料用預定差錯校正碼產生第一檢查位元資料；程式設計單元，耦接於第一檢查位元產生器，用於根據輸入資料、位址資料及第一檢查位元資料產生多個熔斷訊號；電子熔絲陣列，用於根據多個熔斷訊號及位址資料將輸入資料及第一檢查位元資料記錄於電子熔絲陣列之中；第二檢查位元產生器，耦接於電子熔絲陣列，用於根據位址資料自電子熔絲陣列讀取記錄資料，並根據記錄資料用預定差錯校正碼產生第二檢查位元資料；徵狀產生器，耦接於第二檢查位元產生器，用於根據第二檢查位元資料產生校正資料；以及校正器，耦接於電子熔絲陣列與徵狀產生器，用於自電子熔絲陣列讀取記錄資料之第一部分，並用校正資料校正記錄資料之第一部分以產生輸出資料。

本發明提供了一種校正方法，用於校正電子熔絲裝置，所述校正方法包含：提供輸入資料；根據輸入資料用預定差錯校正碼，產生第一檢查位元資料；根據輸入資料、位址資料及第一檢查位元資料，產生多個熔斷訊號；根據多個熔斷訊號及位址資料，將輸入資料及第一檢查位元資料記錄於電子熔絲陣列之中；根據位址資料，自電子熔絲陣列讀取記錄資料；根據記錄資料用預定差錯校正碼，產生第二檢查位元資料；根據第二檢查位元資料，產生校正資料；以及用校正資料，校正記錄資料之第一部分以產生輸出資料，其中，記錄資料之第一部分對應於輸入資料。

本發明提供了一種操作電子熔絲裝置之方法，所述方法包含：接收輸入資料；根據輸入資料用預定差錯校正碼，產生第一檢查位元資料；將輸入資料記錄至電子熔絲裝置之中；以及將第一檢查位元資料記錄於非揮發性記憶體中。

本發明提供之電子熔絲裝置及其校正方法與操作電子熔絲裝置之方法，用差錯校正碼校正自電子熔絲陣列讀取之資料，提高了電子熔絲陣列之成品率。

在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的組件。所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同一個組件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分組件的方式，而是以組件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係一開放式的用語，故應解釋成「包含但不限定於」。以外，「耦接」一詞於此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或透過其他裝置或連接手段間接地電氣連接至該第二裝置。

本發明提供一種電子熔絲裝置。第1圖係根據本發明一實施例之電子熔絲裝置1之示意圖。於第1圖中，電子熔絲裝置1包含第一檢查位元(check-bit)產生器10、程式設計單元11、電子熔絲陣列12、第二檢查位元產生器13、徵狀(syndrome)產生器14以及校正器15。電子熔絲裝置1接收輸入資料DI並根據位址資料ADD將輸入資料DI記錄於電子熔絲陣列12中。第一檢查位元產生器10接收輸入資料DI，並該根據輸入資料DI用預定差錯校正碼產生第一檢查位元資料CB1。於本實施例中，漢明碼(Hamming code)作為預定差錯校正碼之範例給出。舉例而言，具有8個位元之輸入資料DI係“1100 0100”。第一檢查位元資料CB1之位元數係4(=log₂ 8+1)。輸入資料DI與第一檢查位元資料CB1結合以產生具有12個位元之同位(parity)資料PD(=“P1 P2 P3 P4　P5 P6 P7 P8　P9 P10 P11 P12”)，其中輸入資料DI之位元“1100 0100”被分別安排(dispose)於同位資料PD之位元P3、P5、P6、P7、P9、P10、P11及P12之位置，而第一檢查位元資料CB1之四個位元C1、C2、C3及C4被分別安排於同位資料PD之位元P1、P2、P4及P8之位置。同位資料PD表示為：

PD=P1 P2 P3 P4　P5 P6 P7 P8　P9 P10 P11 P12

=C1 C2 1 C3　1 0 0 C4　0 1 0 0，

其中，

C1(P1)：P 3⊕P 5⊕P 7⊕P 9⊕P 11=1⊕1⊕0⊕0⊕0=0，

C2(P2)：P 3⊕P 6⊕P 7⊕P 10⊕P 11=1⊕0⊕0⊕1⊕0=0，

C3(P4)：P 5⊕P 6⊕P 7⊕P 12=1⊕0⊕0⊕0=1，以及

C4(P8)：P 9⊕P 10⊕P 11⊕P 12=0⊕1⊕0⊕0=1。

因此，第一檢查位元資料CB1之四個位元C1、C2、C3及C4分別係0、0、1與1。

於第一檢查位元產生器10產生第一檢查位元資料CB1之後，程式設計單元11接收輸入資料DI與第一檢查位元資料CB1。於程式設計單元11中，輸入資料DI與第一檢查位元資料CB1用具有12個位元之同位資料PD(“0011 1001 0100”)表示。

請參閱第2圖，第2圖係根據本發明上述實施例於第1圖之電子熔絲裝置中之程式設計單元11之示意圖。程式設計單元11包含多個移位暫存器(shift register)20₁ -20_n 與多個邏輯閘21₁ -21_n 。移位暫存器20₁ -20_n 串聯耦接，且每一移位暫存器由時鐘訊號CLK與寫入致能訊號WE控制，寫入致能訊號WE指示可熔斷電子熔絲陣列12以記錄輸入資料DI與第一檢查位元資料CB1，或指示可記錄輸入資料DI與第一檢查位元資料CB1。第一移位暫存器20₁ 進一步接收脈衝訊號WDI。移位暫存器20₁ -20_n 根據脈衝訊號WDI、時鐘訊號CLK與寫入致能訊號WE分別產生一次性(one-shot)熔斷致能訊號WPL₁ -WPL_n 。熔斷致能訊號WPL₁ -WPL_n 被先後激活，如第3圖所示。第3圖係第2圖中之熔斷致能訊號WPL₀ -WPL_n 之示意圖，其中，“1”代表熔斷致能訊號已被激活，而“0”代表熔斷致能訊號未被激活。舉例而言，熔斷致能訊號WPL₁ 於週期T₁ 中被激活，熔斷致能訊號WPL₂ 於週期T₂ 中被激活，......，熔斷致能訊號WPL_n 於週期T_n 中被激活。

於某些實施例中，一次性熔斷致能訊號WPL₁ -WPL_n 由時鐘源(clock source)產生。

請參閱第2圖。於第2圖中，邏輯閘(及閘)21₁ -21_n 接收同位資料PD、位址資料ADD、寫入致能訊號WE及熔斷致能訊號WPL₁ -WPL_n 。邏輯閘(及閘)21₁ -21_n 根據同位資料PD、位址資料ADD及熔斷致能訊號WPL₁ -WPL_n 產生熔斷訊號BS₁ -BS_n 。詳細而言，邏輯閘(及閘)21₁ -21_n 中的每一者接收同位資料PD的一個位元PD[x]、位址資料ADD以及熔斷致能訊號WPL₁ -WPL_n 並產生一個對應熔斷訊號，其中1≦x≦12(本實施例中同位資料PD之位元數)。舉例而言，邏輯閘(及閘)21₁ 接收同位資料PD之第一位元PD[1](亦即“P1”)、位址資料ADD以及熔斷致能訊號WPL₁ -WPL_n 之第一個(亦即“WPL₁ ”)，並產生對應熔斷訊號。

電子熔絲陣列12接收位址資料ADD並自程式設計單元11接收熔斷訊號BS。電子熔絲陣列12之單元格根據熔斷訊號BS及位址資料ADD熔斷。於上述實施例中，因熔斷訊號BS係根據同位資料PD與熔斷致能訊號WPL₁ -WPL_n 產生，故根據位址資料ADD，藉由字符熔斷(word-blowing)機制，同位資料PD之輸入資料DI與第一檢查位元資料CB1被記錄於電子熔絲陣列12之對應單元格之中。於另一實施例中，根據熔斷訊號BS及位址資料ADD，第一檢查位元資料CB1可被記錄於不同於電子熔絲裝置1的另一非揮發性記憶體之中。請參閱第4圖，第4圖係第1圖之電子熔絲陣列及同位資料PD之佈置之示意圖。於第4圖中，電子熔絲陣列12包含多個行與多個列。同位資料PD被記錄於同一列(row)中，其中輸入資料DI被記錄於一組聚集(congregated)單元格中，而第一檢查位元資料CB1被記錄於輸入資料DI之後的另一組聚集單元格中。於某些實施例中，同位資料PD之輸入資料DI與第一檢查位元資料CB1可按任意順序記錄於電子熔絲陣列12之相同列中。

第二檢查位元產生器13根據位址資料ADD自電子熔絲陣列12讀取記錄資料RD，並根據記錄資料RD用預定差錯校正碼產生第二檢查位元資料CB2。記錄資料RD有兩個部分：第一部分RD_1係有關於輸入資料DI；第二部分RD_2係有關於第一檢查位元資料CB1。對於具有12個位元之記錄資料RD(=“R1 R2 R3 R4 R5 R6 R7 R8 R9 R10 R11 R12”)，記錄資料RD之第一部分RD_1被分別安排於位元R3、R5、R6、R7、R9、R10、R11與P12之位置，而記錄資料RD之第二部分RD_2被分別安排於位元R1、R2、R4與R8之位置。因此，記錄資料RD之第一部分RD_1與第二部分RD_2之位元之位置，與同位資料PD之輸入資料DI及第一檢查位元資料CB1之位元之位置對應。第二檢查位元資料CB2具有四個位元RC1、RC2、RC3及RC4，其值藉由下列等式獲得：

RC1：R 1⊕R 3⊕R 5⊕R 7⊕R 9⊕R 11，

RC2：R 2⊕R 3⊕R 6⊕R 7⊕R 10⊕R 11，

RC3：R 4⊕R 5⊕R 6⊕R 7⊕R 12，以及

RC4：R 8⊕R 9⊕R 10⊕R 11⊕R 12。

徵狀產生器14接收具有位元RC1、RC2、RC3與RC4之第二檢查位元資料CB2。徵狀產生器14根據第二檢查位元資料CB2確定記錄資料RD之第一部分RD_1是否正確，並根據確定結果產生校正資料CD。記錄資料RD之第一部分RD_1與校正資料CD具有相同的長度，皆具有8個位元。若RC4 RC3 RC2 RC1=0000，徵狀產生器14確定記錄資料RD之第一部分RD_1係正確的。亦即，輸入資料ID被正確地記錄於電子熔絲陣列12中。於此種情況下，徵狀產生器14產生校正資料CD“0000 0000”。若RC4 RC3 RC2 RC1=0011，徵狀產生器14確定記錄資料RD之位元R3(屬於第一部分RD_1)係不正確的。亦即，輸入資料ID之最左端的位元“1”被不正確地記錄於電子熔絲陣列12中。於此種情況下，徵狀產生器14產生校正資料CD“1000 0000”。

校正器15根據位址資料ADD自電子熔絲陣列12讀取記錄資料RD之第一部分RD_1，並接收校正資料CD。記錄資料RD之第一部分RD_1之位元分別對應於校正資料CD之位元。校正器15用校正資料CD校正記錄資料RD之第一部分RD_1，以產生輸出資料DO。請參閱第5圖，第5圖係根據本發明第1圖之電子熔絲裝置中之校正器一實施例之示意圖。於某些實施例中，校正器15包含互斥或閘50，上述互斥或閘50接收記錄資料RD之第一部分RD_1與校正資料CD並產生輸出資料DO。於記錄資料RD之位元R3係不正確的情況下，藉由對記錄資料RD之第一部分RD_1與校正資料CD執行互斥或閘50之邏輯程序，校正記錄資料RD之位元R3。因此，輸出資料DO等於輸入資料DI。

於某些實施例中，校正器15包含多個校正單元。請參閱第6圖，第6圖係根據本發明第1圖之電子熔絲裝置中之校正器之另一實施例之校正單元示意圖，校正單元6作為範例示出。每一校正單元6包含開關(switch)60及反向器(inverter)61。開關60接收記錄資料RD之第一部分RD_1之一個位元RD_1[Y]，並且開關60由校正資料CD之對應位元CD[Y]控制，其中1≦Y≦8(本實施例中之記錄資料RD之第一部分RD_1之位元數)。若記錄資料RD之第一部分RD_1之位元RD_1[Y]需要被校正，則根據校正資料CD之對應位元CD[Y]開關60被關閉，且記錄資料RD之第一部分RD_1之不正確位元被反向器61反向，以作為輸出資料DO之位元DO[Y]。藉由多個校正單元之操作，輸出資料DO被校正為與輸入資料DI相等。

根據上述描述，差錯校正碼被應用於電子熔絲裝置1。藉由程式設計單元11之操作，電子熔絲陣列12之單元格藉由字符熔斷機制被熔斷。自電子熔絲陣列12讀取之資料可用差錯校正碼被校正，故提高了電子熔絲陣列之成品率。

第7圖係根據本發明一實施例之電子熔絲裝置之校正方法之流程圖。所述校正方法將根據第1圖及第7圖描述。首先，提供用於記錄之輸入資料DI(步驟S70)，亦即電子熔絲裝置1接收輸入資料DI。電子熔絲裝置1之第一檢查位元產生器10根據輸入資料DI用預定差錯校正碼產生第一檢查位元資料CB1(步驟S71)。提供脈衝訊號WDI、時鐘訊號CLK及寫入致能訊號WE(步驟S72)，其中寫入致能訊號WE指示可熔斷電子熔絲裝置1之電子熔絲陣列12以記錄輸入資料DI及第一檢查位元資料CB1，或指示可記錄輸入資料DI及第一檢查位元資料CB1。電子熔絲裝置1之程式設計單元11根據脈衝訊號WDI、時鐘訊號CLK及寫入致能訊號WE產生熔斷致能訊號WPL₁ -WPL_n ；程式設計單元11根據熔斷致能訊號WPL₁ -WPL_n 、輸入資料DI、位址資料ADD及第一檢查位元資料CB1進一步產生熔斷訊號BS(步驟S73)。於上述實施例中，根據熔斷訊號BS與位址資料ADD，輸入資料DI及第一檢查位元資料CB1被記錄於電子熔絲裝置1之電子熔絲陣列12之中(步驟S74)。於另一實施例中，根據熔斷訊號BS及位址資料ADD，第一檢查位元資料CB1可被記錄於不同於電子熔絲裝置1的另一非揮發性記憶體之中。電子熔絲裝置1之第二檢查位元產生器13根據位址資料ADD自電子熔絲陣列12讀取記錄資料RD，並根據記錄資料RD用預定差錯校正碼產生第二檢查位元資料CB2(步驟S75)。電子熔絲裝置1之徵狀產生器14接收第二檢查位元資料CB2。徵狀產生器14根據第二檢查位元資料CB2確定記錄資料RD之第一部分RD_1是否正確，並根據確定結果產生校正資料CD(步驟S76)。電子熔絲裝置1之校正器15接收記錄資料RD之第一部分RD_1及校正資料CD，用校正資料CD校正記錄資料RD之第一部分RD_1，以產生輸出資料DO(步驟S77)。

上述之實施例僅用來例舉本發明之實施態樣，以及闡釋本發明之技術特徵，並非用來限制本發明之範疇。任何習知技藝者可依據本發明之精神輕易完成之改變或均等性之安排均屬於本發明所主張之範圍，本發明之權利範圍應以申請專利範圍為準。

1．．．電子熔絲裝置

10．．．第一檢查位元產生器

11．．．程式設計單元

12．．．電子熔絲陣列

13．．．第二檢查位元產生器

14．．．徵狀產生器

15．．．校正器

ADD．．．位址資料

DI．．．輸入資料

BS．．．熔斷訊號

WDI．．．脈衝訊號

CLK．．．時鐘訊號

WE．．．寫入致能訊號

RD．．．記錄資料

CB2．．．第二檢查位元資料

CD．．．校正資料

DO．．．輸出資料

BS₁ ～BS_n ．．．熔斷訊號

PD．．．同位資料

20₁ ～20_n ．．．移位暫存器

21₁ ～21_n ．．．邏輯閘

T₁ ～T_n ．．．週期

50．．．互斥或閘

6．．．校正單元

60．．．開關

61．．．反向器

S70～S77．．．步驟

CB1．．．第一檢查位元資料

RD_1．．．記錄資料RD之第一部分

RD_2．．．記錄資料RD之第二部分

WPL₁ ～WPL_n ．．．熔斷致能訊號

第1圖係根據本發明一實施例之電子熔絲裝置之示意圖。

第2圖係根據本發明一實施例於第1圖之電子熔絲裝置中之程式設計單元之示意圖。

第3圖係第2圖中之熔斷致能訊號WPL₁ -WPL_n 之示意圖。

第4圖係第1圖之電子熔絲陣列及同位資料PD之佈置之示意圖。

第5圖係根據本發明第1圖之電子熔絲裝置中之校正器一實施例之示意圖。

第6圖係根據本發明第1圖之電子熔絲裝置中之校正器之另一實施例之校正單元示意圖。

第7圖係根據本發明一實施例之電子熔絲裝置之校正方法之流程圖。

1．．．電子熔絲裝置

10．．．第一檢查位元產生器

11．．．程式設計單元

12．．．電子熔絲陣列

13．．．第二檢查位元產生器

14．．．徵狀產生器

15．．．校正器

Claims (27)

1. 一種電子熔絲裝置，用於根據一位址資料記錄一輸入資料，該電子熔絲裝置包含：一第一檢查位元產生器，用於接收該輸入資料，並根據該輸入資料用一預定差錯校正碼產生一第一檢查位元資料；一程式設計單元，用於根據該輸入資料與該第一檢查位元資料產生多個熔斷訊號；以及一電子熔絲陣列，用於接收該多個熔斷訊號與該位址資料，其中該輸入資料與該第一檢查位元資料係根據該多個熔斷訊號與該位址資料被記錄於該電子熔絲陣列之中。
2. 如申請專利範圍第1項所述之電子熔絲裝置，其中，該程式設計單元包含：多個移位暫存器，用於分別產生多個熔斷致能訊號；以及多個邏輯閘，用於接收該輸入資料、該位址資料及該第一檢查位元資料，並根據該多個熔斷致能訊號、該輸入資料、該位址資料及該第一檢查位元資料產生該多個熔斷訊號。
3. 如申請專利範圍第2項所述之電子熔絲裝置，其中，該多個移位暫存器中之每一者接收一脈衝訊號、一時鐘訊號與一寫入致能訊號，其中該寫入致能訊號指示熔斷該電子熔絲陣列以記錄該輸入資料及該第一檢查位元資料，以及該多個移位暫存器根據該脈衝訊號、該時鐘訊號與該寫入致能訊號分別產生該多個熔斷致能訊號。
4. 如申請專利範圍第2項所述之電子熔絲裝置，其中，該輸入資料與該第一檢查位元資料結合以產生具有多個位元之一同位資料，以及該多個熔斷致能訊號分別對應於該同位資料之該多個位元。
5. 如申請專利範圍第4項所述之電子熔絲裝置，其中，該多個邏輯閘中之每一者接收該同位資料之該多個位元中之一者、該位址資料與對應之熔斷致能訊號，以及產生對應之熔斷訊號。
6. 如申請專利範圍第5項所述之電子熔絲裝置，其中，該電子熔絲陣列包含多個單元格，該多個熔斷訊號中之一者被提供至該多個單元格中之一者，以及該多個單元格中之每一者根據該對應熔斷訊號及該位址資料熔斷，以記錄該同位資料之該多個位元中之一對應位元。
7. 如申請專利範圍第1項所述之電子熔絲裝置，其中，該電子熔絲裝置更包含：一第二檢查位元產生器，用於根據該位址資料自該電子熔絲陣列讀取一記錄資料，並根據該記錄資料用該預定差錯校正碼產生一第二檢查位元資料；一徵狀產生器，用於接收該第二檢查位元資料，並根據該第二檢查位元資料產生一校正資料；以及一校正器，用於根據該位址資料自該電子熔絲陣列讀取該記錄資料之一第一部分、接收該校正資料、並用該校正資料校正該記錄資料之該第一部分以產生一輸出資料。
8. 如申請專利範圍第1項所述之電子熔絲裝置，其中，該預定差錯校正碼係一漢明碼。
9. 如申請專利範圍第1項所述之電子熔絲裝置，其中，根據該位址資料，該輸入資料與該第一檢查位元資料被記錄於該電子熔絲陣列的相同列中。
10. 如申請專利範圍第9項所述之電子熔絲裝置，其中，該第一檢查位元資料位於該輸入資料之後。
11. 一種電子熔絲裝置，用於根據一位址資料記錄一輸入資料，該電子熔絲裝置包含：一第一檢查位元產生器，用於接收該輸入資料，並根據該輸入資料用一預定差錯校正碼產生一第一檢查位元資料；一程式設計單元，耦接於該第一檢查位元產生器，用於根據該輸入資料、該位址資料與該第一檢查位元資料產生多個熔斷訊號；一電子熔絲陣列，用於根據該多個熔斷訊號與該位址資料將該輸入資料與該第一檢查位元資料記錄於該電子熔絲陣列之中；一第二檢查位元產生器，耦接於該電子熔絲陣列，用於根據該位址資料自該電子熔絲陣列讀取一記錄資料，並根據該記錄資料用該預定差錯校正碼產生一第二檢查位元資料；一徵狀產生器，耦接於該第二檢查位元產生器，用於根據該第二檢查位元資料產生一校正資料；以及一校正器，耦接於該電子熔絲陣列與該徵狀產生器，用於自該電子熔絲陣列讀取該記錄資料之一第一部分，並用該校正資料校正該記錄資料之該第一部分以產生一輸出 資料。
12. 如申請專利範圍第11項所述之電子熔絲裝置，其中，該程式設計單元包含：串聯的多個移位暫存器，用於分別產生多個熔斷致能訊號；以及多個邏輯閘，用於接收該輸入資料、該位址資料及該第一檢查位元資料，並根據該多個熔斷致能訊號、該輸入資料、該位址資料及該第一檢查位元資料產生該多個熔斷訊號。
13. 如申請專利範圍第11項所述之電子熔絲裝置，其中，該校正器包含：多個校正單元，該多個校正單元中之每一者接收該記錄資料之該第一部分之一位元，並由該校正資料之一對應位元控制，其中，該記錄資料之該第一部分之該位元根據該校正資料之該對應位元被校正。
14. 如申請專利範圍第13項所述之電子熔絲裝置，其中，該多個校正單元中之每一者包含：一開關，用於接收該記錄資料之該第一部分之該位元並由該校正資料之該對應位元控制；以及一反向器，耦接於該開關，其中，若該記錄資料之該第一部分之該位元需要被校正，則該開關根據該校正資料之該對應位元被關開，且該記錄資料之該第一部分之該位元被該反向器反向。
15. 如申請專利範圍第11項所述之電子熔絲裝置，其 中，該預定差錯校正碼係一漢明碼。
16. 一種校正方法，用於校正一電子熔絲裝置，該校正方法包含：提供一輸入資料；根據該輸入資料用一預定差錯校正碼，產生一第一檢查位元資料；根據該輸入資料、一位址資料及該第一檢查位元資料，產生多個熔斷訊號；根據該多個熔斷訊號與該位址資料，將該輸入資料與該第一檢查位元資料記錄於一電子熔絲陣列中；根據該位址資料，自該電子熔絲陣列讀取一記錄資料；根據該記錄資料用該預定差錯校正碼，產生一第二檢查位元資料；根據該第二檢查位元資料，產生一校正資料；以及用該校正資料，校正該記錄資料之一第一部分以產生一輸出資料，其中，該記錄資料之該第一部分對應於該輸入資料。
17. 如申請專利範圍第16項所述之校正方法，其中，該產生該多個熔斷訊號之步驟包含：提供一脈衝訊號、一時鐘訊號與一寫入致能訊號，其中該寫入致能訊號指示熔斷該電子熔絲陣列以用於記錄該輸入資料及該第一檢查位元資料；根據該脈衝訊號、該時鐘訊號及該寫入致能訊號，產生多個熔斷致能訊號；以及 根據該多個熔斷致能訊號、該輸入資料、該位址資料及該第一檢查位元資料，產生該多個熔斷訊號。
18. 如申請專利範圍第16項所述之校正方法，其中，該產生該校正資料之步驟包含：根據該第二檢查位元資料，確定該記錄資料之該第一部分是否正確；以及根據一確定結果產生該校正資料。
19. 如申請專利範圍第16項所述之校正方法，其中，該記錄資料之該第一部分與該校正資料具有相同的長度，以及該輸出資料等於該輸入資料。
20. 如申請專利範圍第16項所述之校正方法，其中，根據該位址資料，該輸入資料與該第一檢查位元資料被記錄於該電子熔絲陣列的相同列中。
21. 一種操作一電子熔絲裝置之方法，該方法包含：接收一輸入資料；根據該輸入資料用一預定差錯校正碼，產生一第一檢查位元資料；根據該輸入資料、一位址資料及該第一檢查位元資料，產生多個熔斷訊號；根據該多個熔斷訊號與該位址資料，將該輸入資料記錄至該電子熔絲裝置之中；以及將該第一檢查位元資料記錄於一非揮發性記憶體中。
22. 如申請專利範圍第21項所述之操作該電子熔絲裝置之方法，其中，該方法更包含：接收該位址資料； 其中，該輸入資料與該第一檢查位元資料根據該多個熔斷訊號與該位址資料被記錄於該電子熔絲裝置中。
23. 如申請專利範圍第22項所述之操作該電子熔絲裝置之方法，其中，該產生該多個熔斷訊號之步驟包含：接收一脈衝訊號、一時鐘訊號與一寫入致能訊號，其中該寫入致能訊號指示記錄該輸入資料及該第一檢查位元資料；根據該脈衝訊號、該時鐘訊號與該寫入致能訊號，產生多個熔斷致能訊號；以及根據該多個熔斷致能訊號、該輸入資料、該位址資料與該第一檢查位元資料，產生該多個熔斷訊號。
24. 如申請專利範圍第23項所述之操作該電子熔絲裝置之方法，其中，該非揮發性記憶體係該電子熔絲裝置本身，以及該輸入資料與該第一檢查位元資料結合，以根據該多個熔斷訊號將該輸入資料與該第一檢查位元資料記錄至該電子熔絲裝置之中。
25. 如申請專利範圍第21項所述之操作該電子熔絲裝置之方法，其中，該非揮發性記憶體係該電子熔絲裝置本身。
26. 如申請專利範圍第25項所述之操作該電子熔絲裝置之方法，其中，該輸入資料與該第一檢查位元資料被記錄於該電子熔絲裝置之一電子熔絲陣列的相同列中。
27. 如申請專利範圍第21項所述之操作該電子熔絲裝置之方法，其中，該預定差錯校正碼係一漢明碼。