TWI764790B - 記憶體位元級的修復方法 - Google Patents
記憶體位元級的修復方法Info
- Publication number
- TWI764790B TWI764790B TW110127095A TW110127095A TWI764790B TW I764790 B TWI764790 B TW I764790B TW 110127095 A TW110127095 A TW 110127095A TW 110127095 A TW110127095 A TW 110127095A TW I764790 B TWI764790 B TW I764790B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- bits
- bit
- repair
- time programmable
- Prior art date
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本發明係揭露一種記憶體位元級的修復方法,首先提供一記憶體位元組,記憶體位元組具有M個記憶位元,M為正整數,此M個記憶位元包含X個真一次性可程式位元與一個偽一次性可程式位元。相對記憶體位元組,附加一修復位元組,修復位元組具有N個修復位元以供修復。施加相同電壓給真一次性可程式位元與偽一次性可程式位元,以產生分別流經真一次性可程式位元與偽一次性可程式位元之第一電流與第二電流。自修復位元組中的修復位元以一預設順序替補至記憶體位元組的一次性可程式位元,並利用錯誤修正馬引擎判斷記憶體位元組之正確性。
Description
本發明係關於一種記憶體的修復方法,且特別關於一種記憶體位元級的修復方法。
現在晶片設計中,對於各類記憶體,例如隨機存取記憶體(Random Access Memory,RAM)、唯讀記憶體(Read-Only Memory,ROM)、非揮發性記憶體(Non-Volatile Memory,NVRAM)、動態隨機存取記憶體(Dynamic Random Access Memory,DRAM)、嵌入式 Flash (Embedded Flash)或嵌入式DRAM(Embedded DRAM)等晶片記憶體之需求日益增高,無論是何種產品,在品質、可靠性或成本上的維護,對製造商而言,皆是一門重要的學問,必須在晶片記憶體中,針對晶片內的記憶體元件進行重複且可靠的檢測與修復,以提高之後產品的可靠度,以及提高晶片之品質與競爭力。
傳統的修復方法中,例如修正錯誤(Error-Correcting Code,ECC)或是修補方法(Redundancy),皆提供過多的修正錯誤位元或是用於替換的位元,例如在錯誤修正中,有一方法是漢明碼(Hamming Code),在2n個記憶體位元中,需要有n+1個位元,用於做修復一個位元,假設在128個位元中,其係為2的7次方,就需要具有7+1個修復位元,使得一共需要產生128+8個位元,使得此一修復方法需要過多的位元數,新增加的位元數占了原先位元數的6.25%;另外,又一BCH修復方法(Bose-Chaudhuri-Hocquenghem Code),在2n個記憶體位元中,需要2*n+1個位元,用於修復二個位元。BCH修復方法在需修復的位元數增加時,會快速增加可修復的位元,因此錯誤修正的兩方法皆會需要大量的修正錯誤元或是用於替換的位元。而在修補方法中,除了用於修復的位元數開銷十分龐大之外,因為用於對照之位元位址與保險絲陣列用以存儲缺陷之位址,會使得用以修復組數通常很少,但用於修復組數中的位元密度過大,往往可能是一個位元毀損,就要把整組的位元全都換掉,使得此一修補方法也會耗損過多的位元數。
在先前技術中,有利用修復位元組修復記憶體位元組。第1(a)圖為先前技術之利用修復位元組修復真一次性可程式(OTP)位元之示意圖。如第1(a)圖所示,記憶體位元組包含記憶位元B1~Bm,修復位元組包含修復位元b1~bn。由於記憶位元B2與B4為真一次性可程式位元,故需要分別由修復位元b1與b2替補,以完成修復。第1(b)圖為先前技術之利用修復位元組修復真一次性可程式位元與偽一次性可程式位元之示意圖。如第1(b)圖所示,當記憶位元B1經過重複寫入動作導致崩潰後,記憶位元B1被視為耐久崩潰位元(endurance breakdown bit),以作為偽一次性可程式位元。記憶位元B1被設置在記憶位元B2與B4之前方。考量修復位元組之替補順序,記憶位元B1、B2與B4分別以修復位元b1、b2與b3替補,以完成修復。然而,修復位元b1與b2之資料值可能分別不同於修復位元b2與b3之資料值,修復位元b1也可能不同於記憶位元B1之原資料值。因此,在耐久崩潰位元被修復後,將從記憶體位元組中讀取錯誤的資料。
因此,本發明係在針對上述的困擾,提出一種記憶體位元級的修復方法,以解決習知所產生的問題。
本發明提供一種記憶體位元級的修復方法,其係正確地修復耐久崩潰位元(endurance breakdown bit)。
在本發明之一實施例中,提供一種記憶體位元級的修復方法,其包含下列步驟:提供一記憶體位元組,記憶體位元組具有M個記憶位元,M為正整數,此M個記憶位元包含X個真一次性可程式位元與一個偽(dummy)一次性可程式位元,X為正整數,M大於X;相對記憶體位元組,附加一修復位元組,修復位元組具有N個修復位元以供修復,N為正整數,且X小於N;施加相同電壓給真一次性可程式位元與偽一次性可程式位元,以產生分別流經真一次性可程式位元與偽一次性可程式位元之第一電流與第二電流;在第一電流不同於第二電流時,對應記憶體位元組之真一次性可程式位元的數量,自修復位元組中等同數量的修復位元以一預設順序替補至記憶體位元組的真一次性可程式位元;設定偽一次性可程式位元之資料值為1;以及利用錯誤修正碼(ECC)引擎判斷記憶體位元組是否有錯誤:若是,改變資料值為0;以及若否,結束。
在本發明之一實施例中,N小於M。
在本發明之一實施例中,預設順序為N個修復位元之排列順序。
在本發明之一實施例中,偽一次性可程式位元由重複寫入動作而造成。
在本發明之一實施例中,記憶體位元組為相變化記憶體(Phase-Change Memory)、電阻式隨機存取記憶體(Resistive Random Access Memory)或磁阻式隨機存取記憶體(Magnetoresistive Random Access Memory)。
在本發明之一實施例中,提供一種記憶體位元級的修復方法,其包含下列步驟:提供一記憶體位元組,記憶體位元組具有M個記憶位元,M為正整數,此M個記憶位元包含X個真一次性可程式位元與一個偽(dummy)一次性可程式位元,X為正整數,M大於X;相對記憶體位元組,附加一修復位元組,修復位元組具有N個修復位元以供修復,N為正整數,且X小於N;施加相同電壓給真一次性可程式位元與偽一次性可程式位元,以產生分別流經真一次性可程式位元與偽一次性可程式位元之第一電流與第二電流;在第一電流等於第二電流時,自修復位元組中的X個修復位元以一預設順序替補至記憶體位元組的X個真一次性可程式位元與偽一次性可程式位元中的X個位元,並自修復位元組中的其餘修復位元替補至記憶體位元組的X個真一次性可程式位元與偽一次性可程式位元中的其餘位元,藉此產生第Y記憶體位元組,其中其餘修復位元之資料值為0或1,Y為小於或等於2(X+1)之正整數;將Y設定為1;以及利用錯誤修正碼(ECC)引擎判斷第Y記憶體位元組是否有錯誤:若是,將Y加1,並回至利用錯誤修正碼引擎判斷第Y記憶體位元組是否有錯誤之步驟;以及若否,翻轉(flip)第Y記憶體位元組之其中一個位元之資料值,並利用錯誤修正碼引擎判斷第Y記憶體位元組是否有唯一錯誤位元:若是,將資料值翻回(flip back);以及若否,將Y加1,並回至利用錯誤修正碼引擎判斷第Y記憶體位元組是否有錯誤之步驟。
在本發明之一實施例中,N小於M。
在本發明之一實施例中,預設順序為N個修復位元之排列順序。
在本發明之一實施例中,偽一次性可程式位元由重複寫入動作而造成。
在本發明之一實施例中,記憶體位元組為相變化記憶體(Phase-Change Memory)、電阻式隨機存取記憶體(Resistive Random Access Memory)或磁阻式隨機存取記憶體(Magnetoresistive Random Access Memory)。
基於上述,記憶體位元級的修復方法施加相同電壓給真一次性可程式位元與偽一次性可程式位元,以判斷通過真一次性可程式位元與偽一次性可程式位元之電流是否相同,進而正確地修復耐久崩潰位元。
茲為使 貴審查委員對本發明的結構特徵及所達成的功效更有進一步的瞭解與認識,謹佐以較佳的實施例圖及配合詳細的說明,說明如後:
本發明之實施例將藉由下文配合相關圖式進一步加以解說。盡可能的,於圖式與說明書中,相同標號係代表相同或相似構件。於圖式中,基於簡化與方便標示,形狀與厚度可能經過誇大表示。可以理解的是,未特別顯示於圖式中或描述於說明書中之元件,為所屬技術領域中具有通常技術者所知之形態。本領域之通常技術者可依據本發明之內容而進行多種之改變與修改。
在說明書及申請專利範圍中使用了某些詞彙來指稱特定的元件。然而,所屬技術領域中具有通常知識者應可理解,同樣的元件可能會用不同的名詞來稱呼。說明書及申請專利範圍並不以名稱的差異做為區分元件的方式,而是以元件在功能上的差異來做為區分的基準。在說明書及申請專利範圍所提及的「包含」為開放式的用語, 故應解釋成「包含但不限定於」。
於下文中關於“一個實施例”或“一實施例”之描述係指關於至少一實施例內所相關連之一特定元件、結構或特徵。因此,於下文中多處所出現之“一個實施例”或 “一實施例”之多個描述並非針對同一實施例。再者,於一或多個實施例中之特定構件、結構與特徵可依照一適當方式而結合。
除非特別說明,一些條件句或字詞,例如「可以(can)」、「可能(could)」、「也許(might)」,或「可(may)」,通常是試圖表達本案實施例具有,但是也可以解釋成可能不需要的特徵、元件,或步驟。在其他實施例中,這些特徵、元件,或步驟可能是不需要的。
第2圖為本發明之第一實施例之位元數量與電流之波形圖。第3圖為本發明之第一實施例之記憶體位元級的修復方法之示意圖。第4圖為本發明之第一實施例之記憶體位元級的修復方法之流程圖。請參閱第2圖、第3圖與第4圖,以下介紹本發明之記憶體位元級的修復方法之第一實施例。如步驟S10所示,提供一記憶體位元組,記憶體位元組具有M個記憶位元B1~Bm,M為正整數,M個記憶位元B1~Bm包含X個真一次性可程式(OTP)位元與一個偽(dummy)一次性可程式位元,X為正整數,M大於X。當記憶位元B1經過重複寫入動作導致崩潰後,記憶位元B1被視為耐久崩潰位元(endurance breakdown bit, EBB),以作為偽一次性可程式位元。在第一實施例中,可以記憶位元B2與B4作為真一次性可程式位元。記憶體位元組為相變化記憶體(Phase-Change Memory)、電阻式隨機存取記憶體(Resistive Random Access Memory)或磁阻式隨機存取記憶體(Magnetoresistive Random Access Memory),但本發明不限於此。一般來說,當施加相同電壓給具有資料值為1或0的記憶位元時,會產生不同電流。通過具有資料值為1的記憶位元之電流會大於通過具有資料值為0的記憶位元之電流,這是因為具有資料值為1的記憶位元具有較低電阻。如步驟S12所示,相對記憶體位元組,附加一修復位元組,修復位元組具有N個修復位元b1~bn以供修復,N為正整數,且X小於N,N可小於M。
如步驟S14所示,施加相同電壓給真一次性可程式位元與偽一次性可程式位元,以產生分別流經真一次性可程式位元與偽一次性可程式位元之第一電流與第二電流。假設真一次性可程式位元之電阻小於偽一次性可程式位元之電阻,因此可設定一預設電流I,以判斷出第一電流大於第二電流。如步驟S16所示,在第一電流不同於第二電流時,對應記憶體位元組之真一次性可程式位元的數量,自修復位元組中等同數量的修復位元b1~bn以一預設順序替補至記憶體位元組的真一次性可程式位元。舉例來說,預設順序為N個修復位元b1~bn之排列順序,但本發明不限於此。如第3圖所示,記憶位元B2與B4分別以修復位元b1與b2替補。如步驟S18所示,設定偽一次性可程式位元之資料值為1。如步驟S20所示,利用錯誤修正碼(ECC)引擎判斷記憶體位元組是否有錯誤,若是,如步驟S22所示,改變偽一次性可程式位元之資料值為0,若否,如步驟S24所示,結束整個流程。此外,在進行步驟S22之後,亦可使用錯誤修正碼引擎再次判斷記憶體位元組是否有錯誤,以確保經過修復之記憶體位元組具有正確資料。
第5圖為本發明之第二實施例之位元數量與電流之波形圖。第6(a)圖至第6(c)圖為本發明之第二實施例之記憶體位元級的修復方法之示意圖。第7(a)圖至第7(b)圖為本發明之第二實施例之記憶體位元級的修復方法之流程圖。請參閱第5圖、第6(a)圖、第6(b)圖、第6(c)圖、第7(a)圖與第7(b)圖,以下介紹本發明之記憶體位元級的修復方法之第二實施例。如步驟S30所示,提供一記憶體位元組,記憶體位元組具有M個記憶位元B1~Bm,M為正整數,M個記憶位元B1~Bm包含X個真一次性可程式(OTP)位元與一個偽(dummy)一次性可程式位元,X為正整數,M大於X。當記憶位元B1經過重複寫入動作導致崩潰後,記憶位元B1被視為耐久崩潰位元(endurance breakdown bit, EBB),以作為偽一次性可程式位元。在第一實施例中,可以記憶位元B2與B4作為真一次性可程式位元。記憶體位元組為相變化記憶體(Phase-Change Memory)、電阻式隨機存取記憶體(Resistive Random Access Memory)或磁阻式隨機存取記憶體(Magnetoresistive Random Access Memory),但本發明不限於此。一般來說,當施加相同電壓給具有資料值為1或0的記憶位元時,會產生不同電流。通過具有資料值為1的記憶位元之電流會大於通過具有資料值為0的記憶位元之電流,這是因為具有資料值為1的記憶位元具有較低電阻。如步驟S32所示,相對記憶體位元組,附加一修復位元組,修復位元組具有N個修復位元b1~bn以供修復,N為正整數,且X小於N,N可小於M。
如步驟S34所示,施加相同電壓給真一次性可程式位元與偽一次性可程式位元,以產生分別流經真一次性可程式位元與偽一次性可程式位元之第一電流與第二電流。假設真一次性可程式位元之電阻等於偽一次性可程式位元之電阻,因此第一電流等於第二電流。在步驟S34後,執行步驟S36。如步驟S36所示,在第一電流等於第二電流時,自修復位元組中的X個修復位元以一預設順序替補至記憶體位元組的X個真一次性可程式位元與偽一次性可程式位元中的X個位元,並自修復位元組中的其餘修復位元替補至記憶體位元組的X個真一次性可程式位元與偽一次性可程式位元中的其餘位元,藉此產生第Y記憶體位元組。因為修復位元組中的X個修復位元之資料值是確定(certain)的,但上述其餘修復位元之資料值是不確定的(uncertain),故設為0或1,Y為小於或等於2(X+1)之正整數。假設X=2,Y為小於或等於6之正整數,故在第一電流等於第二電流時,產生第一記憶體位元組、第二記憶體位元組、第三記憶體位元組、第四記憶體位元組、第五記憶體位元組與第六記憶體位元組。舉例來說,預設順序為N個修復位元b1~bn之排列順序,但本發明不限於此。如第6(a)圖所示,以修復位元b1與b2分別替補記憶位元B1與B2,且以修復位元b3替補記憶位元B4。因為修復位元b1與b2之資料值是確定的,修復位元b3之資料值可為0或1,故第6(a)圖表示第一記憶體位元組與第二記憶體位元組。如第6(b)圖所示,以修復位元b1與b2分別替補記憶位元B2與B4,且以修復位元b3替補記憶位元B1。因為修復位元b3之資料值可為0或1,故第6(b)圖表示第三記憶體位元組與第四記憶體位元組。如第6(c)圖所示,以修復位元b1與b2分別替補記憶位元B1與B4,且以修復位元b3替補記憶位元B2。因為修復位元b3之資料值可為0或1,故第6(c)圖表示第五記憶體位元組與第六記憶體位元組。
接著,如步驟S38所示,將Y設定為1。如步驟S40所示,利用錯誤修正碼(ECC)引擎判斷第Y記憶體位元組是否有錯誤,若是,進行步驟S42,並回至步驟S40,若否,則進行步驟S44。在步驟S42中,將Y加1。在步驟S44中,翻轉(flip)第Y記憶體位元組之其中一個位元之資料值。舉例來說,若第Y記憶體位元組之其中一個位元之資料值為1,則將此資料值改為0。若第Y記憶體位元組之其中一個位元之資料值為0,則將此資料值改為1。在步驟S44後,進行步驟S46。在步驟S46中,利用錯誤修正碼引擎判斷第Y記憶體位元組是否有唯一錯誤位元,若是,進行步驟S48,若否,進行步驟S50,並回至步驟S40。在步驟S48中,將被翻轉之資料值翻回(flip back)為原資料值。在步驟S50中,將Y加1。
本發明之錯誤修正碼引擎有單位元修復(single bit correction, SBC)與雙位元偵測(double bit detection, DED)之功能。換言之,若記憶體位元組有單一錯誤位元,錯誤修正碼引擎可以修復此單一錯誤位元。若記憶體位元組有二個錯誤位元,錯誤修正碼引擎可以偵測出此二個錯誤位元,但無法修復此二個錯誤位元。若記憶體位元組有三個或更多錯誤位元,錯誤修正碼引擎無法偵測及修復此些錯誤位元。第8圖為本發明之真一次性可程式位元與偽一次性可程式位元之位置之示意圖。請參閱第8圖,真一次性可程式位元10之位置與偽一次性可程式位元之位置交替式排列。表一表示錯誤修正碼引擎修正一個錯誤位元或偵測二個錯誤位元時,真一次性可程式位元10之數量與偽一次性可程式位元之位置。表一亦表示當有三個或更多錯誤位元時,真一次性可程式位元10之數量與偽一次性可程式位元之位置。錯誤修正碼引擎亦無法偵測三個或更多錯誤位元。
表一
真一次性可程式位元之數量 | ||||||||
0 | 1 | 2 | 3 | 4 | 5 | 6 | ||
偽一次性可程式位元之位置 | 1 | 1個錯誤:可修復 | 2個錯誤:可偵測 | 3個或更多錯誤:無法偵測 | ||||
2 | 1個錯誤:可修復 | 2個錯誤:可偵測 | 3個或更多錯誤:無法偵測 | |||||
3 | 1個錯誤:可修復 | 2個錯誤:可偵測 | 3個或更多錯誤:無法偵測 | |||||
4 | 1個錯誤:可修復 | 2個錯誤:可偵測 | 3個或更多錯誤:無法偵測 | |||||
5 | 1個錯誤:可修復 | 2個錯誤:可偵測 | 3個或更多錯誤:無法偵測 | |||||
6 | 1個錯誤:可修復 | 2個錯誤:可偵測 | ||||||
7 | 1個錯誤:可修復 |
根據上述實施例,記憶體位元級的修復方法施加相同電壓給真一次性可程式位元與偽一次性可程式位元,以判斷通過真一次性可程式位元與偽一次性可程式位元之電流是否相同,進而正確地修復耐久崩潰位元。
以上所述者,僅為本發明一較佳實施例而已,並非用來限定本發明實施之範圍,故舉凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾,均應包括於本發明之申請專利範圍內。
10:真一次性可程式位元
B1~Bm:記憶位元
b1~bn:修復位元
S10、S12、S14、S16、S18、S20、S22、S24、S30、S32、S34、S36、S38、S40、S42、S44、S46、S48、S50:步驟
第1(a)圖為先前技術之利用修復位元組修復真一次性可程式位元之示意圖。
第1(b)圖為先前技術之利用修復位元組修復真一次性可程式位元與偽一次性可程式位元之示意圖。
第2圖為本發明之第一實施例之位元數量與電流之波形圖。
第3圖為本發明之第一實施例之記憶體位元級的修復方法之示意圖。
第4圖為本發明之第一實施例之記憶體位元級的修復方法之流程圖。
第5圖為本發明之第二實施例之位元數量與電流之波形圖。
第6(a)圖至第6(c)圖為本發明之第二實施例之記憶體位元級的修復方法之示意圖。
第7(a)圖至第7(b)圖為本發明之第二實施例之記憶體位元級的修復方法之流程圖。
第8圖為本發明之真一次性可程式位元與偽一次性可程式位元之位置之示意圖。
B1~Bm:記憶位元
b1~bn:修復位元
Claims (10)
- 一種記憶體位元級的修復方法,包含下列步驟: 提供一記憶體位元組,該記憶體位元組具有M個記憶位元,M為正整數,該M個記憶位元包含X個真一次性可程式位元與一個偽(dummy)一次性可程式位元,X為正整數,M大於X; 相對該記憶體位元組,附加一修復位元組,該修復位元組具有N個修復位元以供修復,N為正整數,且X小於N; 施加相同電壓給該真一次性可程式位元與該偽一次性可程式位元,以產生分別流經該真一次性可程式位元與該偽一次性可程式位元之第一電流與第二電流; 在該第一電流不同於該第二電流時,對應該記憶體位元組之該真一次性可程式位元的數量,自該修復位元組中等同數量的該修復位元以一預設順序替補至該記憶體位元組的該真一次性可程式位元; 設定該偽一次性可程式位元之資料值為1;以及 利用錯誤修正碼(ECC)引擎判斷該記憶體位元組是否有錯誤: 若是,改變該資料值為0;以及 若否,結束。
- 如請求項1所述之記憶體位元級的修復方法,其中N小於M。
- 如請求項1所述之記憶體位元級的修復方法,其中該預設順序為該N個修復位元之排列順序。
- 如請求項1所述之記憶體位元級的修復方法,其中該偽一次性可程式位元由重複寫入動作而造成。
- 如請求項1所述之記憶體位元級的修復方法,其中該記憶體位元組為相變化記憶體(Phase-Change Memory)、電阻式隨機存取記憶體(Resistive Random Access Memory)或磁阻式隨機存取記憶體(Magnetoresistive Random Access Memory)。
- 一種記憶體位元級的修復方法,包含下列步驟: 提供一記憶體位元組,該記憶體位元組具有M個記憶位元,M為正整數,該M個記憶位元包含X個真一次性可程式位元與一個偽(dummy)一次性可程式位元,X為正整數,M大於X; 相對該記憶體位元組,附加一修復位元組,該修復位元組具有N個修復位元以供修復,N為正整數,且X小於N; 施加相同電壓給該真一次性可程式位元與該偽一次性可程式位元,以產生分別流經該真一次性可程式位元與該偽一次性可程式位元之第一電流與第二電流; 在該第一電流等於該第二電流時,自該修復位元組中的X個該修復位元以一預設順序替補至該記憶體位元組的該X個真一次性可程式位元與該偽一次性可程式位元中的X個位元,並自該修復位元組中的其餘該修復位元替補至該記憶體位元組的該X個真一次性可程式位元與該偽一次性可程式位元中的其餘位元,藉此產生第Y記憶體位元組,其中該其餘該修復位元之資料值為0或1,Y為小於或等於2(X+1)之正整數; 將Y設定為1;以及 利用錯誤修正碼(ECC)引擎判斷該第Y記憶體位元組是否有錯誤: 若是,將Y加1,並回至利用該錯誤修正碼引擎判斷該第Y記憶體位元組是否有錯誤之步驟;以及 若否,翻轉(flip)該第Y記憶體位元組之其中一個位元之資料值,並利用該錯誤修正碼引擎判斷該第Y記憶體位元組是否有唯一錯誤位元: 若是,將該資料值翻回(flip back);以及 若否,將Y加1,並回至利用該錯誤修正碼引擎判斷該第Y記憶體位元組是否有錯誤之步驟。
- 如請求項6所述之記憶體位元級的修復方法,其中N小於M。
- 如請求項6所述之記憶體位元級的修復方法,其中該預設順序為該N個修復位元之排列順序。
- 如請求項6所述之記憶體位元級的修復方法,其中該偽一次性可程式位元由重複寫入動作而造成。
- 如請求項6所述之記憶體位元級的修復方法,其中該記憶體位元組為相變化記憶體(Phase-Change Memory)、電阻式隨機存取記憶體(Resistive Random Access Memory)或磁阻式隨機存取記憶體(Magnetoresistive Random Access Memory)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110127095A TWI764790B (zh) | 2021-07-23 | 2021-07-23 | 記憶體位元級的修復方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110127095A TWI764790B (zh) | 2021-07-23 | 2021-07-23 | 記憶體位元級的修復方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI764790B true TWI764790B (zh) | 2022-05-11 |
TW202305817A TW202305817A (zh) | 2023-02-01 |
Family
ID=82594376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110127095A TWI764790B (zh) | 2021-07-23 | 2021-07-23 | 記憶體位元級的修復方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI764790B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8416612B2 (en) * | 2009-06-24 | 2013-04-09 | Sony Corporation | Memory and data processing method |
US8437180B2 (en) * | 2009-06-24 | 2013-05-07 | Sony Corporation | Memory and write control method |
US10073733B1 (en) * | 2017-09-01 | 2018-09-11 | Purdue Research Foundation | System and method for in-memory computing |
US10635333B2 (en) * | 2017-01-23 | 2020-04-28 | SK Hynix Inc. | Memory system |
TWI725306B (zh) * | 2018-05-16 | 2021-04-21 | 珠海興芯存儲科技有限公司 | 記憶體的修復方法 |
-
2021
- 2021-07-23 TW TW110127095A patent/TWI764790B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8416612B2 (en) * | 2009-06-24 | 2013-04-09 | Sony Corporation | Memory and data processing method |
US8437180B2 (en) * | 2009-06-24 | 2013-05-07 | Sony Corporation | Memory and write control method |
US10635333B2 (en) * | 2017-01-23 | 2020-04-28 | SK Hynix Inc. | Memory system |
US10073733B1 (en) * | 2017-09-01 | 2018-09-11 | Purdue Research Foundation | System and method for in-memory computing |
TWI725306B (zh) * | 2018-05-16 | 2021-04-21 | 珠海興芯存儲科技有限公司 | 記憶體的修復方法 |
Also Published As
Publication number | Publication date |
---|---|
TW202305817A (zh) | 2023-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11385959B2 (en) | Memory repair method and apparatus based on error code tracking | |
JP6612392B1 (ja) | 半導体記憶装置 | |
CN109753374A (zh) | 内存位级的修复方法 | |
US20090323417A1 (en) | Semiconductor memory repairing a defective bit and semiconductor memory system | |
US20140006902A1 (en) | Semiconductor device including ecc circuit | |
TWI436368B (zh) | 電子熔絲裝置及其校正方法與操作電子熔絲裝置之方法 | |
US7650528B2 (en) | Fuse farm redundancy method and system | |
CN108376554A (zh) | 存储器模块、包括其的存储系统及其错误校正方法 | |
TWI657459B (zh) | 記憶體位元級的修復方法 | |
TW201503145A (zh) | 在nand陣列中儲存及讀取可靠資訊的方法及裝置 | |
JP2008192240A (ja) | 半導体メモリと半導体メモリシステム | |
US10481973B2 (en) | Memory module with dedicated repair devices | |
JP2005182989A (ja) | ワイドデータワードをエンコード及びデコードする方法及びシステム | |
TWI764790B (zh) | 記憶體位元級的修復方法 | |
TW201530554A (zh) | 操作記憶體之方法及記憶體裝置 | |
US11243828B2 (en) | Semiconductor apparatus and semiconductor system including the semiconductor apparatus | |
JP2004521430A (ja) | メモリエラー処理のための方法及び回路装置 | |
US20220004472A9 (en) | Memory module with dedicated repair devices | |
US20210248048A1 (en) | Memory device and methods for programming and reading memory device | |
TW202004767A (zh) | 記憶體的修復方法 | |
US7773421B2 (en) | Method and apparatus for accessing memory with read error by changing comparison | |
TWI701674B (zh) | 記憶體裝置及其資料讀取方法 | |
US10642686B2 (en) | Bit-scale memory correcting method | |
US11314588B2 (en) | Memory device and multi physical cells error correction method thereof | |
US11307919B2 (en) | Fail information control circuit, semiconductor apparatus including the same, and fail information control method of semiconductor apparatus |