TWI701674B

TWI701674B - 記憶體裝置及其資料讀取方法

Info

Publication number: TWI701674B
Application number: TW108148349A
Authority: TW
Inventors: 何文喬
Original assignee: 華邦電子股份有限公司
Priority date: 2019-12-30
Filing date: 2019-12-30
Publication date: 2020-08-11
Also published as: TW202125524A

Abstract

一種記憶體裝置及其資料讀取方法。此方法包括：讀取記憶體中的多個記憶單元以獲得讀取資料，其中包括檢測各記憶單元的臨界電壓，並將所檢測的臨界電壓分別與第一參考電壓及第二參考電壓比較以決定位元值，其中所述第一參考電壓與第二參考電壓用以區別記憶單元的不同狀態，且第二參考電壓大於第一參考電壓；逐步變更讀取資料中臨界電壓位於第一參考電壓與第二參考電壓之間的記憶單元的位元值，以計算變更後讀取資料的校驗子；以及根據校驗子的數值校正讀取資料。

Description

記憶體裝置及其資料讀取方法

本發明是有關於一種記憶體裝置及其操作方法，且特別是有關於一種記憶體裝置及其資料讀取方法。

快閃記憶體、動態隨機存取記憶體（Dynamic Random Access Memory，DRAM）等記憶體裝置因集成度逐年增加，元件尺寸不斷縮小，從而導致記憶單元（cell）的位元錯誤率增加。傳統上可藉由設置冗餘記憶體來補救存在缺陷的記憶單元，或使用錯誤檢測校正（Error Checking Correction，ECC）電路來修正因缺陷所造成的軟錯誤（soft error）。

圖1A及圖1B繪示習知快閃記憶體的臨界電壓（threshold voltage）分佈，其中橫軸表示記憶單元的臨界電壓Vt，縱軸表示位元數#。請參照圖1A，區域A繪示高臨界電壓（位元值為0）的記憶單元；區域B繪示低臨界電壓（位元值為1）的記憶單元；參考電壓Ref則設置於區域A、B的中間，用以與所檢測的記憶單元的臨界電壓比較，以區分所讀取資料為0或1；“0”讀取窗代表參考電壓Ref與位元值為0的記憶單元的邊緣之間的間隔；“1”讀取窗則代表參考電壓Ref與位元值為1的記憶單元的邊緣之間的間隔。其中，記憶單元的讀取操作是藉由檢測目標記憶單元的電流並將其與參考電流比較。若記憶單元的電流低於參考電流，則確定讀取資料為0；反之，若記憶單元的電流高於參考電流，則確定讀取資料為1。

然而，基於可靠性（reliability）因素，記憶體裝置在經過數千、數萬次的讀寫操作後，其中的許多記憶單元會有臨界電壓偏移（shift）現象。請參照圖1B，當所選擇記憶單元的臨界電壓位於高臨界電壓的區域A的邊緣時，基於可靠性因素，其臨界電壓可能會進一步降低而發生兩種狀況：狀況a，讀取窗縮減，此時可能因檢測範圍（sensing margin）不足而導致讀取錯誤；狀況b，臨界電壓直接落入位元值為1的記憶單元的區域，而造成讀取錯誤。

圖2A至圖2C繪示習知使用錯誤檢測校正電路來修正錯誤的範例。本實施例是以漢明碼（hamming code）為例，說明如何利用漢明碼修正讀取資料中的錯誤。詳言之，習知的ECC技術是由寫入端（或傳送端）基於原始資料利用預定的演算法產生校驗位元（parity bits）並加至原始資料，以進行傳輸。藉此，讀取端（或接收端）在讀取資料時，即可藉由檢驗其中的原始資料及校驗位元之間的一致性（consistency），以判斷是否發生讀取錯誤，並將錯誤資料回復。

請參照圖2A，假設原始資料為8個位元（包括資料位元D[0]~D[7]），根據漢明碼的規則，將使用4個位元P[0]~P[3]做為校驗位元。圖2A右側即繪示校驗位元P[0]~P[3]的計算方式，其中的「㊉」符號代表互斥或（exclusive-OR，XOR）運算。在進行資料寫入時，校驗位元P[0]~P[3]會連同原始資料的資料位元D[0]~D[7]一併寫入記憶體。

請參照圖2B，在讀取操作中，可藉由圖1A的檢測方式獲得讀取資料，其中包括資料位元及校驗位元。基於資料位元，可重新計算出新的校驗位元P’[0]~P’[3]。而藉由將新的校驗位元P’[0]~P’[3]分別與讀取資料中的校驗位元P[0]~P[3]進行互斥或運算，可獲得校驗子（syndrome）S[0]~S[3]。由圖2B可知，若讀取資料中沒有出現錯誤，則所計算的校驗子S[0]~S[3]的數值為全0。然而，若讀取資料中發生單位元錯誤（如第2~13列中標示為陰影的位元），則所計算的校驗子S[0]~S[3]的數值將不會為全0，且彼此不會重複。藉此，讀取端根據校驗子S[0]~S[3]的數值即可解出讀取資料中的哪個位元出現錯誤，並對其進行校正（將其值翻轉）。

然而，若讀取資料出現雙位元錯誤（如圖2C中的最後一列，資料位元D[7]、D[6]發生錯誤），則所計算的校驗子[0, 1, 1, 1]會與資料位元D[3]發生錯誤時所計算的校驗子相同。此時，若基於ECC規則去校正資料位元D[3]，則將導致讀取資料錯誤。由此可知，習知使用漢明碼的ECC演算法的可修正位元數目為1，而可偵測位元數目為2，因此其修正範圍是受到限制的。

本發明提供一種記憶體裝置及其讀取方法，其可提高ECC演算法的修正限制。

本發明提供一種資料讀取方法，適於讀取記憶體的資料，其包括：讀取記憶體中的多個記憶單元以獲得讀取資料，其中包括檢測各記憶單元的臨界電壓，並將所檢測的臨界電壓分別與第一參考電壓及第二參考電壓比較以決定位元值，其中所述第一參考電壓與第二參考電壓用以區別記憶單元的不同狀態，且第二參考電壓大於第一參考電壓；逐步變更讀取資料中臨界電壓位於第一參考電壓與第二參考電壓之間的記憶單元的位元值，以計算變更後讀取資料的校驗子（syndrome）；以及根據校驗子的數值校正讀取資料。

本發明提供一種記憶體裝置，其包括記憶體及處理器。其中，記憶體包括多個記憶單元。處理器，耦接至記憶體中的記憶單元，經配置以讀取記憶單元以獲得讀取資料，其中包括檢測各記憶單元的臨界電壓，並將所檢測的臨界電壓分別與第一參考電壓及第二參考電壓比較以決定位元值，其中第一參考電壓與第二參考電壓用以區別記憶單元的不同狀態，且第二參考電壓大於第一參考電壓。然後，處理器經配置以逐步變更讀取資料中臨界電壓位於第一參考電壓與第二參考電壓之間的記憶單元的位元值，以計算變更後讀取資料的校驗子，以及根據校驗子的數值校正讀取資料。

基於上述，在本發明的記憶體裝置及其資料讀取方法中，藉由使用雙檢測（dual sensing）技術找出可能發生錯誤的記憶單元，並針對這些記憶單元進行反向錯誤檢測校正，以找出發生錯誤的記憶單元及正確的位元值，並用以修正讀取資料。藉此，可提高ECC演算法的修正限制。

相對於傳統ECC演算法針對讀取資料中的每個位元是採取公平對待的方式（即，將每個位元都視為是可能的錯誤位元），本發明實施例則是根據記憶體的內部特性，推定並非所有位元發生錯誤的機率是相同的，即特性較弱的記憶單元較有可能在循環操作中跨越參考電壓而造成狀態改變。據此，本發明實施例即針對這些記憶單元所對應的位元進行校正。其中，相對於傳統ECC演算法僅設定單一個參考電壓來區分記憶單元的不同狀態，本發明實施例是設定兩個參考電壓來區分記憶單元的狀態，並在實施檢測的過程中，將讀取資料中所檢測臨界電壓位在兩個參考電壓之間的位元設定為推測位元（suspect bit），並針對這些推測位元使用多個邏輯組合逐步變更其位元值，以計算變更後讀取資料的校驗子。藉此，可根據所計算校驗子的數值來校正讀取資料，從而提高ECC演算法的修正限制。

圖3是包含本發明實施例之記憶體裝置的系統的示意圖。請參照圖3，本實施例的系統300包含主機310及連接於該主機310的記憶體裝置320。主機310例如是電腦、手機、數位相機等電子裝置或搭載於晶片組的晶片，並無特別限定。記憶體裝置320包含記憶體322及處理器324。

記憶體322例如由排列為矩陣狀的多個記憶單元（cell）構成，所述記憶單元例如是NOR型或NAND型快閃記憶體、電子可抹除可程式化唯讀記憶體（Electrically Erasable Programmable Read-Only Memory，EEPROM）等非揮發性記憶體元件，或是動態隨機存取記憶體（Dynamic Random Access Memory，DRAM）、靜態隨機存取記憶體（Static Random Access Memory，SRAM）等揮發性記憶體元件，在此不設限。

處理器324例如包括用以與主機310進行資料傳輸的主機介面、用以與記憶體322進行資料傳輸的記憶體介面、用以控制資料傳輸的微處理單元（Micro-Processing Unit，MPU），以及用以儲存操作程式或資料的唯讀記憶體（Read Only Memory，ROM）或隨機存取記憶體（Random Access Memory，RAM），在此不設限。處理器324例如是用以控制記憶體裝置320的整體操作，包括對記憶體322中的記憶單元進行程式化操作、讀取操作及抹除操作等，在此不設限。

圖4是依照本發明一實施例所繪示之記憶體裝置的資料讀取方法的流程圖。請同時參照圖3及圖4，本實施例之操作方法適用於圖3的記憶體裝置320，以下即搭配記憶體裝置320中的各項元件說明本發明實施例之資料讀取方法的各個步驟。

在步驟S410中，處理器324讀取記憶體322中的多個記憶單元以獲得讀取資料，其中包括檢測各記憶單元的臨界電壓，並將所檢測的臨界電壓分別與第一參考電壓及第二參考電壓比較以決定位元值。其中，所述第一參考電壓與第二參考電壓是用以區別記憶單元的不同狀態，且第二參考電壓大於第一參考電壓。

在一實施例中，所述第一參考電壓與第二參考電壓是根據記憶體322的記憶單元的臨界電壓分佈來決定，其例如是將用以區別記憶單元的不同狀態的原始參考電壓分別減少及增加一預設值（或一預設比例）後所得的電壓，其中第一參考電壓小於原始參考電壓且大於低臨界電壓區域的電壓極大值，而第二參考電壓大於原始參考電壓且小於高臨界電壓區域的電壓極小值。在其他實施例中，所述第一參考電壓與第二參考電壓也可以是根據記憶體322的記憶單元的臨界電壓分佈，在低臨界電壓區域的電壓極大值與高臨界電壓區域的電壓極小值之間取的兩個電壓值，在此不設限。

圖5是依照本發明一實施例所繪示之記憶體裝置的雙檢測方法的流程圖。請參照圖5，本實施例說明圖4的步驟S410的詳細流程。

在步驟S411中，處理器324將所檢測的臨界電壓與第一參考電壓比較以決定記憶單元的第一位元值。

在步驟S412中，處理器324將所檢測的臨界電壓與第二參考電壓比較以決定記憶單元的第二位元值。

在步驟S413中，處理器324判斷各個記憶單元的第一位元值是否等於第二位元值。其中，若第一位值等於第二位元值，則在步驟S414中，處理器324將該記憶單元的位元值確定為第一位元值或第二位元值；反之，若第一位值不等於第二位元值，則在步驟S415中，處理器324將該記憶單元設定為推測位元（suspect bit）。

上述的推測位元即為前述有可能在循環操作中跨越參考電壓而造成狀態改變的記憶單元所對應的位元。而藉由對這些記憶單元所對應的位元進行校正，可提高ECC演算法的修正限制。

圖6是依照本發明一實施例所繪示之記憶體裝置的雙檢測方法的示意圖。請參照圖6，本實施例繪示快閃記憶體的臨界電壓分佈，其中橫軸表示記憶單元的臨界電壓Vt，縱軸表示位元數#。區域A繪示高臨界電壓（位元值為0）的記憶單元，區域B繪示低臨界電壓（位元值為1）的記憶單元。與習知檢測技術不同的是，本實施例是在區域A、B之間設定兩個參考電壓Ref1、Ref2，其與原始參考電壓Ref（如圖1A）的關係為：Ref2>Ref>Ref1，而其數值的定義與設定方式已於前面實施例中詳細說明，故在此不再贅述。

其中，對記憶體中的各個記憶單元分別使用參考電壓Ref1、Ref2進行檢測，並在檢測結果為大於時，將位元值設為0；在檢測結果為小於時，將位元值設為1。據此，可得到三種結果：區域S1，雙檢測結果的位元值為（1，1）；區域S2，雙檢測結果的位元值為（0，1）；區域S3，雙檢測結果的位元值為（0，0）。

若雙檢測結果的位元值為（1，1），可確定該記憶單元的位元值為1；若雙檢測結果的位元值為（0，0），則可確定該記憶單元的位元值為0；而若雙檢測結果的位元值為（0，1），則代表該記憶單元的位元值落在可能會發生錯誤的危險區域，此記憶單元即被視為前述的推測位元。

回到圖4的流程，在步驟S420中，處理器324會逐步變更讀取資料中臨界電壓位於第一參考電壓與第二參考電壓之間的記憶單元（即，推測位元）的位元值，以計算變更後讀取資料的校驗子（syndrome）。舉例來說，若讀取資料中僅存在一個推測位元，則可將該推測位元的位元值分別變更為邏輯值0、1，以計算變更後讀取資料的校驗子；若讀取資料中存在兩個推測位元，則可將這兩個推測位元的位元值逐步變更為（0，0）、（0，1）、（1，0）、（1，1）的邏輯組合，以計算變更後讀取資料的校驗子。以此類推，隨著推測位元數目的增加，處理器324可將這些推測位元的位元值逐步變更為多個邏輯組合其中之一，以計算每次變更後的變更後讀取資料的校驗子。

此外，處理器324例如是使用變更後讀取資料中的資料位元計算新的校驗位元，並與變更後讀取資料中的校驗位元比較，以計算變更後讀取資料的校驗子。以使用漢明碼（hamming code）的錯誤檢測校正（Error Checking Correction，ECC）演算法為例，針對每筆12位元的讀取資料，處理器324例如會取變更後讀取資料中的前8個位元作為資料位元來計算新的校驗位元，並分別與變更後讀取資料的後4個位元（即原始校驗位元）進行互斥或（XOR）運算，以獲得4個校驗子。需說明的是，在其他實施例中，處理器324亦可採用其他種類的ECC演算法，例如博斯-喬赫里-霍克文黑姆碼（Bose-Chaudhuri-Hocquenghem codes，BCH codes）碼、里德-所羅門碼（Reed-Solomon codes，RS codes）等，在此不設限。

最後，在步驟S430中，處理器324根據校驗子的數值校正讀取資料。詳言之，相對於習知ECC演算法是藉由計算校驗子來判定錯誤位元的位置，本實施例則是採用反向方式（或可稱為反向ECC演算法），利用嘗試錯誤法（try and error）先猜測錯誤位元的數值，再導入ECC演算法來驗證，不僅可判定錯誤位元的位置，還可確認正確的位元值。也就是說，本實施例是針對上述可能會發生錯誤的記憶單元（即，推測位元）逐步猜測其位元值，並導入ECC演算法中運算，若所計算的校驗子的數值為非全0，則代表所猜測的位元值有錯，此時可再次變更位元值，並重新執行ECC演算法的運算，直到所計算的校驗子的數值為全0時，即可推定所猜測的位元值正確，此時可直接以所猜測的位元值取代讀取資料中的對應位元，而完成讀取資料的校正。

舉例來說，圖7A及圖7B是依照本發明一實施例所繪示之反向錯誤檢測校正演算法的範例。請參照圖7A，第一列的位元值表示預期資料，而第二列的位元值則表示對讀取資料實施雙檢測的結果。其中，假設讀取資料中的資料位元D[3]和校驗位元P[2]的檢測結果為落在可能會發生錯誤的危險區域。意即，資料位元D[7]/[6]/[2]/[0]和校驗位元P[0]的檢測結果為（1，1），而可確定位元值為1；資料位元D[5]/[4]/[1]和校驗位元P[3]/[1]的檢測結果為（0，0），而可確定位元值為0；資料位元D[3]和校驗位元P[2]的檢測結果為（0，1），而可視為推測位元。

針對圖7A中的推測位元D[3]和P[2]，在圖7B中則使用其可能的4種邏輯組合：（D[3]、P[2]）=（0、0）、（0、1）、（1、0）、（1、1），逐步變更推測位元D[3]和P[2]的位元值，並使用ECC演算法計算變更後讀取資料的校驗子S[3]~S[0]。而由所計算的校驗子S[3]~S[0]的數值可知，滿足數值為全0的變更後讀取資料即為正確資料，而推測位元D[3]和P[2]的正確位元值為（1、1）。

將採用本實施例方法的圖7B與採用習知方法的圖2C進行比較（以使用漢明碼為例）可知，習知的ECC演算法只能修正單位元錯誤，而若採用本實施例的雙檢測方法，則無論錯誤位元的數目為1或2，都能夠正確地校正。換言之，本實施例方法能夠將ECC演算法的可修正位元數提高至2個位元。

綜上所述，在本發明的記憶體裝置及其資料讀取方法中，藉由設定兩個參考電壓來區分記憶單元的狀態，能夠找出可能會發生錯誤的位元，而藉由逐步變更這些位元的位元值並以ECC演算法實施驗證，則能夠確定錯誤位元的位置及位元值。藉此，不論ECC演算法是採用漢明碼、BCH碼或RS碼，本發明的方法皆可提高該演算法的可修正位元數。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

300:系統 310:主機 320:記憶體裝置 322:記憶體 324:處理器 A、B、S1~S3:區域 a、b:狀況 D[0]~D[7]:資料位元 Ref、Ref1、Ref2:參考電壓 P[0]~P[3]:校驗位元 P’[0]~P’[3]:新的校驗位元 S[0]~S[3]:校驗子 S410~S430、S411~S415:步驟

圖1A及圖1B繪示習知快閃記憶體的臨界電壓分佈。圖2A至圖2C繪示習知使用錯誤檢測校正電路來修正錯誤的範例。圖3是包含本發明實施例之記憶體裝置的系統的示意圖。圖4是依照本發明一實施例所繪示之記憶體裝置的資料讀取方法的流程圖。圖5是依照本發明一實施例所繪示之記憶體裝置的雙檢測方法的流程圖。圖6是依照本發明一實施例所繪示之記憶體裝置的雙檢測方法的示意圖。圖7A及圖7B是依照本發明一實施例所繪示之反向錯誤檢測校正演算法的範例。

S410~S430:步驟

Claims

一種資料讀取方法，適於讀取記憶體的資料，所述方法包括下列步驟：讀取所述記憶體中的多個記憶單元以獲得讀取資料，其中包括檢測各所述記憶單元的臨界電壓，並將所檢測的所述臨界電壓分別與第一參考電壓及第二參考電壓比較以決定位元值，其中所述第一參考電壓與所述第二參考電壓用以區別所述記憶單元的不同狀態，且所述第二參考電壓大於所述第一參考電壓；逐步變更所述讀取資料中所述臨界電壓位於所述第一參考電壓與所述第二參考電壓之間的所述記憶單元的位元值，以計算變更後讀取資料的校驗子（syndrome）；以及根據所述校驗子的數值校正所述讀取資料。
如申請專利範圍第1項所述的方法，其中將所檢測的所述臨界電壓分別與第一參考電壓及第二參考電壓比較以決定位元值的步驟包括：將所檢測的所述臨界電壓與所述第一參考電壓比較以決定所述記憶單元的第一位元值；將所檢測的所述臨界電壓與所述第二參考電壓比較以決定所述記憶單元的第二位元值；若所述第一位元值等於所述第二位元值，確定所述記憶單元的位元值為所述第一位元值或所述第二位元值；以及若所述第一位元值不等於所述第二位元值，設定所述記憶單元為推測位元。
如申請專利範圍第2項所述的方法，其中逐步變更所述讀取資料中所述臨界電壓位於所述第一參考電壓與所述第二參考電壓之間的所述記憶單元的位元值，以計算變更後讀取資料的校驗子的步驟包括：逐步變更所述讀取資料中的所述推測位元的位元值為多個邏輯組合其中之一，以計算每次變更後的所述變更後讀取資料的校驗子。
如申請專利範圍第1項所述的方法，其中計算變更後讀取資料的校驗子的步驟包括：使用所述變更後讀取資料中的資料位元計算新的校驗位元，並與所述變更後讀取資料中的校驗位元比較，以計算所述變更後讀取資料的校驗子。
如申請專利範圍第1項所述的方法，其中根據所述校驗子的數值校正所述讀取資料的步驟包括：判斷所計算的所述校驗子的數值是否均為零；以及當所計算的所述校驗子的數值均為零時，使用對應的所述變更讀取資料中所變更的所述記憶單元的位元值來校正所述讀取資料。
一種記憶體裝置，包括：記憶體，包括多個記憶單元；以及處理器，耦接至所述記憶體中的所述記憶單元，經配置以：讀取所述記憶單元以獲得讀取資料，其中包括檢測各所述記憶單元的臨界電壓，並將所檢測的所述臨界電壓分別與第一參考電壓及第二參考電壓比較以決定位元值，其中所述第一參考電壓與所述第二參考電壓用以區別所述記憶單元的不同狀態，且所述第二參考電壓大於所述第一參考電壓；逐步變更所述讀取資料中所述臨界電壓位於所述第一參考電壓與所述第二參考電壓之間的所述記憶單元的位元值，以計算變更後讀取資料的校驗子；以及根據所述校驗子的數值校正所述讀取資料。
如申請專利範圍第6項所述的記憶體裝置，其中所述處理器經配置以：將所檢測的所述臨界電壓與所述第一參考電壓比較以決定所述記憶單元的第一位元值；將所檢測的所述臨界電壓與所述第二參考電壓比較以決定所述記憶單元的第二位元值；若所述第一位元值等於所述第二位元值，確定所述記憶單元的位元值為所述第一位元值或所述第二位元值；以及若所述第一位元值不等於所述第二位元值，設定所述記憶單元為推測位元。
如申請專利範圍第7項所述的記憶體裝置，其中所述處理器經配置以逐步變更所述讀取資料中的所述推測位元的位元值為多個邏輯組合其中之一，以計算每次變更後的所述變更後讀取資料的校驗子。
如申請專利範圍第6項所述的記憶體裝置，其中所述處理器經配置以使用所述變更後讀取資料中的資料位元計算新的校驗位元，並與所述變更後讀取資料中的校驗位元比較，以計算所述變更後讀取資料的校驗子。
如申請專利範圍第6項所述的記憶體裝置，其中所述處理器經配置以判斷所計算的所述校驗子的數值是否均為零，並在所計算的所述校驗子的數值均為零時，使用對應的所述變更讀取資料中所變更的所述記憶單元的位元值來校正所述讀取資料。