TWI737262B - 用於非揮發性記憶體裝置的錯誤更正的控制驗證操作的方法及非揮發性記憶體裝置 - Google Patents

用於非揮發性記憶體裝置的錯誤更正的控制驗證操作的方法及非揮發性記憶體裝置 Download PDF

Info

Publication number
TWI737262B
TWI737262B TW109112787A TW109112787A TWI737262B TW I737262 B TWI737262 B TW I737262B TW 109112787 A TW109112787 A TW 109112787A TW 109112787 A TW109112787 A TW 109112787A TW I737262 B TWI737262 B TW I737262B
Authority
TW
Taiwan
Prior art keywords
value
volatile memory
error
memory device
bit
Prior art date
Application number
TW109112787A
Other languages
English (en)
Other versions
TW202141510A (zh
Inventor
伯苓 陳
赤荻隆男
楊宇國
Original Assignee
晶豪科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶豪科技股份有限公司 filed Critical 晶豪科技股份有限公司
Priority to TW109112787A priority Critical patent/TWI737262B/zh
Application granted granted Critical
Publication of TWI737262B publication Critical patent/TWI737262B/zh
Publication of TW202141510A publication Critical patent/TW202141510A/zh

Links

Images

Landscapes

  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一種用於非揮發性記憶體裝置的錯誤更正的控制驗證操作的方法，該方 法包括以下內容。用於該非揮發性記憶體裝置的錯誤更正的容錯位元值被設定為一第一數值，以基於該容錯位元值控制多個驗證操作。在該非揮發性記憶體裝置的至少一部份被程式化一特定次數後，該容錯位元值從該第一數值更新為一第二數值，以基於該容錯位元值控制該等驗證操作，其中，該第二數值大於該第一數值且小於或等於容錯位元門檻值。該方法可以在該非揮發性記憶體裝置的至少一部份被程式化且被驗證期間而被執行。

Description

用於非揮發性記憶體裝置的錯誤更正的控制驗證操作的 方法及非揮發性記憶體裝置
本發明係有關於一種非揮發性記憶體裝置，尤指一種用於非揮發性記憶體裝置的錯誤更正的控制驗證操作的方法及使用該方法的非揮發性記憶體裝置。
一般來說，非揮發性記憶體，例如快閃記憶體，利用錯誤更正碼(error correction code,ECC)來修復記憶胞的軟錯誤(soft error)或實體錯誤(physical fault)(以下將軟錯誤以及該實體錯誤統稱為錯誤)。然而，利用該錯誤更正碼來修復資料是有限的，例如，單錯誤校正和雙錯誤檢測(SEC-DED)演算法只能修復單一的錯誤位元。如果超過一個位元需要被修復，勢必需要應用其他演算法以及應用更多的儲存空間給該等演算法，此舉將會減少可用的記憶空間。
於習知做法中，當一非揮發性記憶體的一部份(例如：一特定頁面)被程式化時，對該非揮發性記憶體的程式化位元(例如，頁面的位元)執行一 驗證操作，以判斷該等程式化位元是否包括錯誤位元且錯誤位元的數量超出用以表示該非揮發性記憶體的錯誤更正能力的參考值。如果錯誤位元的數量低於該參考值，則判斷該等程式化位元為通過驗證。如果錯誤位元的數量超過該參考值，則判斷該等程式化位元為驗證失敗，且該頁面將再次被程式化，以此類推。
本發明的目的之一為提出一種用於非揮發性記憶體裝置的錯誤更正的控制驗證操作的技術。
為達上述目的，本發明提出一種控制驗證操作的方法，其用於非揮發性記憶體裝置的錯誤更正，該方法包括下述內容。將用以該非揮發性記憶體裝置的錯誤更正的一容錯位元(tolerated error bit,TEB)值設定為一第一數值，以基於該容錯位元值控制該等驗證操作，其中，該第一數值小於用於非揮發性記憶體裝置的錯誤更正的容錯位元門檻值。於該非揮發性記憶體裝置的至少一部份被程式化一特定次數後，將該容錯位元值從該第一數值更新為第二數值，以基於該容錯位元值控制該等驗證操作，其中該第二數值大於該第一數值且小於或等於該容錯位元門檻值。
在一實施例中，該容錯位元值是在一脈衝數小於一脈衝數門檻值時被設定為該第一數值。
在一實施例中，該第一數值為零或小於該容錯位元門檻值。
在一實施例中，該容錯位元值是在該脈衝數等於或大於該脈衝數門檻值時從該第一數值更新為該第二數值。
在一些實施例中，該方法包括從該第二數值漸進地增加該容錯位元值至少一次，以基於該容錯位元值控制該等驗證操作，其中該增加的容錯位元值小於或等於該容錯位元門檻值。
在一些實施例中，該方法是在該非揮發性記憶體裝置的至少一部分被程式化及驗證的期間而被執行。
為達上述目的，本發明進一步提出一非揮發性記憶體裝置，其包括一非揮發性記憶體胞陣列、一頁緩衝電路以及一控制邏輯電路。該頁緩衝電路耦接至該非揮發性記憶體胞陣列。該控制邏輯電路耦接至該非揮發性記憶體胞陣列以及該頁緩衝電路。該控制邏輯電路用於控制該非揮發性記憶體裝置。在該控制邏輯電路控制該非揮發性記憶體胞陣列的至少一部份被程式化及驗證期間，該控制邏輯電路將一容錯位元值設定為一第一數值，以基於該容錯位元值控制該等驗證操作，其中該第一數值小於用於該非揮發性記憶體裝置的錯誤更正的一容錯位元門檻值；於該非揮發性記憶胞陣列的至少一部份被程式化一特定次數後，該控制邏輯電路將該容錯位元值從該第一數值更新為一第二數值，以基於該容錯位元值控制該等驗證操作，其中該第二數值大於該第一數值且小於或等於該容錯位元門檻值。
在一實施例中，該控制邏輯電路從該第二數值漸進地增加該容錯位元值至少一次，以基於該容錯位元值控制該等驗證操作，其中該增加的容錯位元值小於或等於該容錯位元門檻值。
如上所述，本發明提供了用於非揮發性記憶體裝置的錯誤更正的控制驗證操作的方法實施例，以及使用該方法的非揮發性記憶體裝置實施例。藉此，該方法能夠提高資料被正確程式化的機率。因此，該方法能夠避免 該非揮發性記憶體裝置的錯誤更正性能因為欲寫入的資料以小於或等於容錯位元值而被削弱，進而增強該非揮發性記憶體裝置的可靠性。
1:非揮發性記憶體裝置
20:X線解碼器
30:電壓產生器
40:頁緩衝電路
45:Y線解碼器
50:輸入/輸出緩衝器
60:控制邏輯電路
600:位元偵測器
610:容錯位元偵測器
620:脈衝計數電路
A、A1、A2、A3、A4:脈衝數
B、B1、B2、B3、B4:數值
S10、S20、S30、S110、S120、S130、S140、S145、S150、S155、S160:步驟
圖1為根據本發明實施例之用於非揮發性記憶體的錯誤更正的控制驗證操作的方法的流程圖。
圖2為圖1的方法的實現的示例的示意圖。
圖3為根據本發明一些實施例之用於非揮發性記憶體的錯誤更正的控制驗證操作的方法的流程示意圖。
圖4為顯示圖3的方法的實現的示例的示意圖。
圖5為根據本發明實施例之非揮發性記憶體裝置之方塊圖。
圖6為在根據本發明實施例之方法執行之同時，該非揮發性記憶體的程式化及驗證的程序的流程圖。
圖7為在圖6的方法執行期間，程式化電壓增加的示例的示意圖。
為充分瞭解本發明之目的、特徵及功效，茲藉由下述具體之實施例，並配合所附之圖式，對本發明做詳細說明。
於下文中，本發明提出用於實現非揮發性記憶體的錯誤更正的控制驗證操作的技術的實施例，其中，用於該非揮發性記憶體裝置的錯誤更正的一容錯位元(tolerated error bit，TEB)值可於與程式化操作相關的驗證操作期間而被更新。在一些實施例中，該容錯位元值將以某些方式來確定，使得該非揮發性記憶體裝置將更可靠且避免特定程式化資料削弱錯誤更正的能力。
為了便於說明將在下面舉例的該項技術的實際應用，假設在特定應用情景下，一運算裝置(例如智慧型手機、筆記型電腦或伺服器等等)需要將少量的位元的資料寫入一非揮發性記憶體裝置(例如一快閃記憶體裝置)，其中該非揮發性記憶體裝置需要具有每Y個位元組(bytes)有X位元(bit)錯誤更正碼(error correction code，ECC)的能力，舉例來說，每512位元組有8位元錯誤更正碼。當該非揮發性記憶體裝置的一部份(例如，一特定頁面)被程式化時，一驗證操作係針對該非揮發性記憶體裝置的程式化位元(例如，該頁面的多個位元)而執行，其中判斷該等程式化位元是否包括超過該容錯位元值的數量的錯誤位元。如果錯誤位元的數量小於或等於該容錯位元值，判斷該等程式化位元通過驗證。如果該錯誤位元的數量超過該容錯位元值，判斷該等程式化位元驗證失敗，且該頁面將會再次程式化，以此類推。一般來說，該容錯位元值為一固定數值，用以表示該非揮發性記憶體的錯誤更正能力。例如，在這種應用情景下，一頁面為512位元組且該容錯位元值為8。
發明人針對上述應用情景得到了一特定情況。在此情況中，來自該運算裝置且位元數小於或等於該容錯位元值的資料，被寫入該非揮發性記憶體中的空白區域，其中，於寫入該資料前，該空白區域中的所有位元具有相同的值。每當一驗證操作執行時，因為寫入的資料少於或等於該容錯位元值，因此該資料的驗證操作始終通過驗證。在這種情況下，即使資料可能未正確程式化，也不會再執行任何程式化操作。因此，被認為已程式化的該資料將消耗錯誤更正的能力。在最糟的情況中，如果該資料因為未正確程式化而損壞，該運算機裝置可能會當機或中止運作。上述情況對於該非揮發性記憶體來說至關重要。
請參考圖1，圖1為根據本發明實施例之用於非揮發性記憶體裝置的錯誤更正的控制驗證操作的方法的流程圖。該方法包括步驟S10及S20。
如步驟S10所示，將用於該非揮發性記憶體裝置的錯誤更正的容錯位元值設定為一第一數值，以基於該容錯位元值來控制多個驗證操作，其中，該第一數值小於用以該非揮發性記憶體的錯誤更正的一容錯位元門檻值。
如步驟S20所示，在該非揮發性記憶體裝置的至少一部份被程式化一特定次數後，將該容錯位元值從該第一數值更新為一第二數值，以基於該容錯位元值來控制多個驗證操作，其中，該第二數值大於該第一數值且小於或等於該容錯位元門檻值。
因此，該方法可以避免錯誤更正能力因為寫入的資料小於或等於該容錯位元值所造成的削弱。為便於說明起見，如上述的所討論的應用情景中，當經歷一驗證操作時，藉由步驟S10，將該容錯位元值設定為小於容錯位元門檻值(例如8)的第一數值(例如0、1或2)，由於準備寫入的資料(例如：少量的位元數，如8、7個位元或更少位元)實質上大於該容錯位元值(例如0、1或2)，則該驗證操作將會失敗。在增量脈衝程式化(incremental step pulse programming,ISPP)的技術應用於該非揮發性記憶體的情況下，由於關於該第一數值的該容錯位元值之該驗證操作已失敗，不管該資料是否已正確地程式化，一程式化操作將會被執行。於該增量脈衝程式化中，當該非揮發性記憶體的至少一部份(例如：寫入的少量位元，如8、7個位元或更少位元的資料)被程式化一特定次數(例如：3或4次)之期間，該驗證操作可能重複地驗證失敗。藉由步驟S20，該容錯位元值從該第一數值(例如0)更新為大於該第一數值的第二數值(例如5、6、7或8)，以在該非揮發性記憶體裝置被程式化該特定次數(例如：3 或4)之後，基於該容錯位元值控制該等驗證操作，其中，該第二數值小於或等於該容錯位元門檻值。藉此，就算準備寫入的資料的位元數少於該容錯位元門檻值，準備寫入的資料將被程式化一特地次數，因此增加資料被正確程式化的機率。故該方法可以避免該非揮發性記憶體裝置的錯誤更正能力因為準備寫入的資料小於或等於該容錯位元值而削弱，進而增進該非揮發性記憶體裝置的可靠性。反之，在習知技術中，該容錯位元值固定設定為該容錯位元門檻值，即使用了最大錯誤更正能力，而此舉導致準備寫入的資料的位元數小於該容錯位元門檻值時，該程式化操作將不會執行。
於一實施例中，該容錯位元值是在一脈衝數少於一脈衝數門檻值時被設定為該第一數值。例如，於增量脈衝程式化過程中，每執行一次程式化操作，增加一脈衝數。請參考圖2，當該脈衝數少於一脈衝數門檻值，如圖2中以符號A(如3或4)來表示，該容錯位元值設定為該第一數值，該第一數值可為零或小於該容錯位元門檻值。
請參考圖2，於一實施例中，當該脈衝數等於或大於該脈衝數門檻值時，該容錯位元值由該第一數值(例如0)更新為該第二數值，如圖2中的元件符號B(如3或4)所指示。
請參考圖3，圖3為基於圖1之一些實施例之用於非揮發性記憶體裝置的錯誤更正的控制驗證操作的方法。
如圖3所示，該方法包括與圖1相同的步驟S10以及S20，且該第二數值小於該容錯位元門檻值，並進一步包括步驟S30。如步驟S30所示，該容錯位元值從該第二數值漸進地增加至少一次或多次，以基於該容錯位元值控制該驗證操作，其中該增加的容錯位元值小於或等於該容錯位元門檻值。
在步驟S30的一些實施例中，該容錯位元值可以利用相同的增加量(如1、2或3)或個別的增加量增加多次。
在圖3的方法的一實施例中，例如，於該非揮發性記憶體的一部份的增量脈衝程式化過程中，當該脈衝數小於一脈衝數值A1，如圖4中以符號A1(例如4)來表示，該容錯位元值藉由圖3的步驟S10而被設定為該第一數值，其中該第一數值可能為零或小於該容錯位元門檻值。當該脈衝數等於該脈衝數值A1(例如4)，藉由圖3中步驟S20，該容錯位元值從該第一數值(例如：0)更新為該第二數值，例如圖4中以容錯位元值B1(例如：1)來表示，。然後，藉由圖3的步驟S30，該容錯位元值從該第二數值漸進地至少增加一次或多次。請參考圖4，當該脈衝數等於一脈衝數值A2(例如：5)，該容錯位元值從該第二數值(例如：容錯位元值B1)更新為一容錯位元值B2(例如：3)。當該脈衝數等於一脈衝數值A3(例如：6)，該容錯位元值從該容錯位元值B2(例如：3)更新為一容錯位元值B3(例如：4)。當該脈衝數等於一脈衝數值A4(例如：8)時，該容錯位元值最後從該容錯位元值B3(例如：4)更新為一容錯位元值B4(例如：6)。以這種方式，對於該非揮發性記憶體的一部份進行增量脈衝程式化過程的例子來說，該錯誤更正能力可以被保留至該脈衝數滿足一判斷準則之後，例如該脈衝數等於一脈衝數值A1時，而且，就算準備寫入的資料的位元數小於該容錯位元門檻值，準備寫入的資料將被程式化一特定次數，因此，該資料被正確地程式化的機率得以增進。此外，該判斷準則滿足後，該錯誤更正能力可以被漸進地釋放。因此，該方法可以避免該非揮發性記憶體裝置的該錯誤更正能力因為準備寫入的資料小於或等於該容錯位元值而削弱，進而增進該非揮發性記憶體裝置的可靠性。
以下提供了基於前述圖1、2、3或4的例子來實現該方法的實施例。
在一實施例中，提出一種非揮發性記憶體裝置，其包括一非揮發性記憶胞陣列、一頁緩衝電路以及一控制邏輯電路。該非揮發性記憶體裝置例如可為快閃記憶體裝置。
該頁緩衝電路耦接至該非揮發性記憶胞陣列，該控制邏輯電路耦接至該非揮發性記憶胞陣列以及該頁緩衝電路。該控制邏輯電路用以控制該非揮發性記憶體裝置。
舉例來說，該控制邏輯電路可以被配置於實現基於前述圖1、2、3或4的例子的該方法。當該控制邏輯電路控制該非揮發性記憶胞陣列的至少一部份進行程式化以及驗證時，該控制邏輯電路將一容錯位元值設定為一第一數值，以基於該容錯位元值控制驗證操作，其中，該第一數值小於用於該非揮發性記憶體裝置的錯誤更正的一容錯位元門檻值；且在該非揮發性記憶胞陣列的至少一部份程式化一特定次數之後，該控制邏輯電路將該容錯位元值從該第一數值更新為一第二數值，以基於該容錯位元值控制驗證操作，其中該第二數值大於該第一數值且小於或等於該容錯位元門檻值。
於一實施例中，該控制邏輯電路是在一脈衝數小於一脈衝數門檻值時，將該容錯位元值設定為該第一數值。
在一實施例中，該控制邏輯電路將該第一數值設定為零或小於該容錯位元門檻值的值。
在一實施例中，該控制邏輯電路是在該脈衝數等於或大於該脈衝數門檻值時，將該容錯位元值從該第一數值更新為該第二數值。
在一實施例中，該控制邏輯電路漸進地從該第二數值增加該容錯位元值至少一次，以基於該容錯位元值控制驗證操作，其中，該增加的容錯位元值小於或等於該容錯位元門檻值。
請參考圖5，圖5為基於前述實施例的非揮發性記憶體裝置的方塊圖。如圖5所示，一非揮發性記憶體裝置1包括一記憶胞陣列10、一X線解碼器20、一電壓產生器30、一頁緩衝電路40、一Y線解碼器45、一輸入/輸出緩衝器50以及一控制邏輯電路60。為便於說明起見，該非揮發性記憶體裝置1可為快閃記憶體裝置，如NAND快閃記憶體裝置。當然，本發明的實現不受限於上述例子。
該記憶胞陣列10包括以與字元線(word line)連接的列形式和與位元線(bit line)連接的行形式配置的多個記憶胞。每一個記憶胞儲存1位元資料或M位元資料，其中M為大於1的整數。每一個記憶胞可以利用一電荷儲存層來儲存資料，如浮動閘極或一電荷獲捕層、一可變電阻或其他類型的記憶元件。
該X線解碼器20用以執行記憶胞陣列10的多個列的選擇及驅動操作。
該電壓產生器30由該控制邏輯電路60控制，並產生用以程式化、抹除以及讀取操作的多個電壓(例如：一程式化電壓、一通過電壓、一抹除電壓以及一讀取電壓)。
該頁緩衝電路40以及該Y線解碼器45由該控制邏輯電路60控制，且根據該快閃記憶體裝置的不同操作模式而作為一感測放大器或一寫入驅動器。舉例來說，在讀取操作中，該頁緩衝電路40以及該Y線解碼器45作為一感測放大器，用以感測來自一被選擇的列的被選擇的記憶胞的資料。舉例來說， 在程式化操作中，該頁緩衝電路40以及該Y線解碼器45作為一寫入驅動器，用以根據程式化資料來驅動一被選擇的列的被選擇的記憶胞。該頁緩衝電路40包括多個頁緩衝器，對應於各個位元線或位元線對。
該輸入/輸出緩衝器50從該頁緩衝電路40以及該Y線解碼器45接收讀取資料，並將讀取資料傳送至外部目的地，例如一運算裝置。該輸入/輸出緩衝器50通常與一外部裝置協同運作，例如一記憶體控制器或一主機協同運作。
該控制邏輯電路60用以控制該非揮發性記憶體裝置1的操作。該控制邏輯電路60可以被實現為包括一位元偵測器600、一容錯位元偵測器610以及一脈衝計數電路620。
例如，該控制邏輯電路60可以被配置為利用一位元偵測器600接收資料，該資料於一驗證操作中被該頁緩衝電路40以及該Y線解碼器45讀取。該控制邏輯電路60可判斷該至少一被選擇的記憶胞是否成功程式化，舉例來說，利用該位元偵測器600，基於該頁緩衝電路40讀取的資料，並藉由確認至少一選擇的記憶胞的門檻值電壓是否大於或等於一相關的驗證準位的方式來判斷。
該容錯位元偵測器610響應於一容錯位元值，可用於偵測該頁緩衝器40讀取的資料是否包括小於或等於該容錯位元值的錯誤位元數量。該容錯位元偵測器610可以以一類比電路及/或數位電路來實現，例如合適的電流偵測放大器、計數器以及邏輯電路。
該脈衝計數電路620用以計算該脈衝數，舉例來說，用於增量脈衝程式化中。該脈衝計數電路620可以一數位電路來實現，例如合適的一計數器和一循序和/或組合邏輯電路。該脈衝數可為程式脈衝數或抹除脈衝數。
該控制邏輯電路60可更包括一個或多個暫存器，其於程式化期間儲存成功或失敗的資訊。例如，該控制邏輯電路60基於在驗證操作期間來自該頁緩衝電路40以及該Y線解碼器45的該讀取資料來判斷是否所有被選擇的記憶胞已成功程式化。
在一些實施例中，該控制邏輯電路60可以被配置為實現圖1的步驟S10以及S20或圖3的步驟S10~S30，如基於前述圖1、2、3或4的例子所述。舉例來說，該控制邏輯電路60可以被配置為讀取該脈衝計數電路620的該脈衝數，且基於從該脈衝計數電路620所接收的該脈衝數來判斷將該容錯位元偵測器610的該容錯位元值漸進地設定為該第一數值、該第二數值或其他數值的時機。
在其他實施例中，該容錯位元偵測器610可被配置為與該脈衝計數電路620耦接以接收一容錯位元值，且該脈衝計數電路620可以被配置為包括一邏輯電路以儲存一脈衝數並至少基於該脈衝數控制該容錯位元偵測器。該脈衝計數電路620的該邏輯電路可被配置為讀取儲存於該脈衝計數電路620中的該脈衝數，並基於儲存於該脈衝計數電路620的該脈衝數判斷漸進地將該容錯位元偵測器610的該容錯位元值設定為該第一數值、該第二數值或其他數值的時機。當然，本發明的實現不以受限於上述例子。
在一些實施例中，當程式化及驗證操作的程序執行於該非揮發記憶體的至少一部份時，可以執行圖1或圖3的方法。請參考圖6，其示出程式 化及驗證操作的程序，例如，增量脈衝程式化的例子。圖6的程序包括步驟S110至S160。
於步驟S110，一程式化電壓VPGM最初被設定為一起始程式化電壓，其中一循環指示符K被設定為1，且一通過旗標被設定為0。
於步驟S120，執行該非揮發性記憶體的一部份(例如一頁面)的程式化操作。
於步驟S130，執行一驗證操作。於步驟S140，判斷錯誤位元的數量是否小於或等於該容錯位元值。若判斷為是，其代表該驗證操作為通過驗證，其中該通過旗標被設定為1；且停止該程式化，如步驟S145所示。若判斷為否，該程序進一步進行步驟S150，以確認該循環指示符K是否大於一循環指示門檻值。
於步驟S150，當判斷為是，代表該程式化失敗，如步驟S155所示。如果步驟S150的判斷為否，該程序進一步進行步驟S160，其中該程式化電壓VPGM增加一增加量，並增加該循環指示符K，接著，該程序進行步驟S120以執行下一個循環。
在一實施例中，步驟S140的容錯位元值可以由基於前述圖1、2、3或4的例子中所述之方法來設定。
請參考圖6以及圖7，藉由該程序的多個循環，該程式化電壓VPGM將會漸進地被增加。在一些實施例中，當圖6所示的該程式化及驗證操作被交替執行時，基於圖1或圖3的該方法可以被執行。
以下表1以及表2為基於圖1以及圖3的該方法的兩個例子，即在執行諸如增量脈衝程式化的示例之類的程序時，其中該程式化電壓(即ISPP電壓)逐漸增加的例子。
表1示出了，該容錯位元值初始設定為0，並於該脈衝數等於4時被設定為7，即本例的最大容錯位元值。
Figure 109112787-A0305-02-0016-1
表2示出了該容錯位元值初始設定為0，並漸進地增加，且當該脈衝數等於4時，該容錯位元值被設定為7。
Figure 109112787-A0305-02-0016-2
Figure 109112787-A0305-02-0017-3
在一些實施例中，當該脈衝數等於或超過一脈衝數門檻值，該容錯位元值可被設為該容錯位元門檻值。該脈衝數門檻值可基於該非揮發性記憶體裝置的效能或特性來決定。例如，該脈衝數門檻值可以基於該非揮發性記憶體裝置的干擾值(disturb value)(例如一程式化干擾、一導通電壓(Vpass)干擾及/或設計電壓(Vpp)干擾)及/或程式化所需時間來決定。
在一些實施例中，當偵測到兩個或多個連續通過驗證，該驗證操作可被判斷為通過驗證。
因此，本發明提出了用於非揮發性記憶體裝置的控制驗證操作的方法及其非揮發性記憶體裝置的實施例。藉此，縱然準備寫入的資料的位元數小於該容錯位元門檻值，準備寫入的資料仍被程式化一特定次數，因此可增進該資料被正確程式化的機率。故該方法可以避免該非揮發性記憶體裝置的錯 誤更正能力因為準備寫入的資料小於或等於該容錯位元值而被削弱，因此增進該非揮發性記憶體裝置的可靠度。
本發明在上文中已以較佳實施例揭露，然熟習本項技術者應理解的是，該實施例僅用於描繪本發明，而不應解讀為限制本發明之範圍。應注意的是，舉凡與該實施例等效之變化與置換，均應設為涵蓋於本發明之範疇內。因此，本發明之保護範圍當以申請專利範圍所界定者為準。
S10、S20:步驟

Claims (11)

  1. 一種用於非揮發性記憶體裝置的錯誤更正的控制驗證操作的方法，該方法包括：將用於該非揮發性記憶體裝置的錯誤更正的容錯位元(tolerated error bit，TEB)值設定為一第一數值，以基於該容錯位元值控制多個驗證操作，其中該第一數值小於用於該非揮發性記憶體裝置的錯誤更正的一容錯位元門檻值；以及於該非揮發性記憶體裝置的至少一部分被程式化一特定次數後，將該容錯位元值從該第一數值更新為一第二數值，以基於該容錯位元值控制該等驗證操作，其中該第二數值大於該第一數值並小於或等於該容錯位元門檻值。
  2. 如請求項1所述之方法，其中，該容錯位元值是在一脈衝數小於一脈衝數門檻值時被設定為該第一數值。
  3. 如請求項2所述之方法，其中，該第一數值為零或小於該容錯位元門檻值。
  4. 如請求項2所述之方法，其中，該容錯位元值是在該脈衝數等於或大於該脈衝數門檻值時從該第一數值更新為該第二數值。
  5. 如請求項1所述之方法，更包括：從該第二數值漸進地增加該容錯位元值至少一次，以基於該容錯位元值控制該等驗證操作，其中該增加的容錯位元值小於或等於該容錯位元門檻值。
  6. 如請求項1所述之方法，其中，該方法是在該非揮發性記憶體裝置的至少一部分被程式化及驗證的期間而被執行。
  7. 一種非揮發性記憶體裝置，包括：一非揮發性記憶胞陣列；一頁緩衝電路，與該非揮發性記憶胞陣列耦接；以及 一控制邏輯電路，與該非揮發性記憶胞陣列及該頁緩衝電路耦接，用以控制該非揮發性記憶體裝置，其中，在該控制邏輯電路控制該非揮發性記憶胞陣列的至少一部份被程式化且被驗證期間，該控制邏輯電路將一容錯位元(tolerated error bit，TEB)值設定為一第一數值，以基於該容錯位元值控制多個驗證操作，其中該第一數值小於用於該非揮發性記憶胞陣列的錯誤更正的一容錯位元門檻值；該非揮發性記憶胞陣列的至少一部份被程式化一特定次數後，該控制邏輯電路將該容錯位元值由該第一數值更新為一第二數值，以基於該容錯位元值控制該等驗證操作，其中該第二數值大於該第一數值並小於或等於該容錯位元門檻值。
  8. 如請求項7所述之非揮發性記憶體裝置，其中，該控制邏輯電路是在一脈衝數小於一脈衝數門檻值時將該容錯位元值設定為該第一數值。
  9. 如請求項8所述之非揮發性記憶體裝置，其中，該控制邏輯電路將該第一數值設定為零或小於該容錯位元門檻值的數值。
  10. 如請求項8所述之非揮發性記憶體裝置，其中，該控制邏輯電路是在該脈衝數等於或大於該脈衝數門檻值時將該容錯位元值從該第一數值更新為該第二數值。
  11. 如請求項7所述之非揮發性記憶體裝置，其中，該控制邏輯電路從該第二數值漸進地增加該容錯位元值至少一次，以基於該容錯位元值控制該等驗證操作，其中該增加的容錯位元值小於或等於該容錯位元門檻值。
TW109112787A 2020-04-16 2020-04-16 用於非揮發性記憶體裝置的錯誤更正的控制驗證操作的方法及非揮發性記憶體裝置 TWI737262B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW109112787A TWI737262B (zh) 2020-04-16 2020-04-16 用於非揮發性記憶體裝置的錯誤更正的控制驗證操作的方法及非揮發性記憶體裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109112787A TWI737262B (zh) 2020-04-16 2020-04-16 用於非揮發性記憶體裝置的錯誤更正的控制驗證操作的方法及非揮發性記憶體裝置

Publications (2)

Publication Number Publication Date
TWI737262B true TWI737262B (zh) 2021-08-21
TW202141510A TW202141510A (zh) 2021-11-01

Family

ID=78283291

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109112787A TWI737262B (zh) 2020-04-16 2020-04-16 用於非揮發性記憶體裝置的錯誤更正的控制驗證操作的方法及非揮發性記憶體裝置

Country Status (1)

Country Link
TW (1) TWI737262B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030037280A1 (en) * 2001-08-20 2003-02-20 Berg Jerry D. Computer memory error management system and method
TW201225100A (en) * 2010-07-13 2012-06-16 Sandisk Technologies Inc Dynamic optimization of back-end memory system interface
US9537511B2 (en) * 2013-11-06 2017-01-03 Cypress Semiconductor Corporation Methods, circuits, systems and computer executable instruction sets for providing error correction of stored data and data storage devices utilizing same
US10020822B2 (en) * 2014-07-21 2018-07-10 Rensselaer Polytechnic Institute Error tolerant memory system
US20190340080A1 (en) * 2013-03-15 2019-11-07 Netlist, Inc. Hybrid memory system with configurable error thresholds and failure analysis capability

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030037280A1 (en) * 2001-08-20 2003-02-20 Berg Jerry D. Computer memory error management system and method
TW201225100A (en) * 2010-07-13 2012-06-16 Sandisk Technologies Inc Dynamic optimization of back-end memory system interface
US20190340080A1 (en) * 2013-03-15 2019-11-07 Netlist, Inc. Hybrid memory system with configurable error thresholds and failure analysis capability
US9537511B2 (en) * 2013-11-06 2017-01-03 Cypress Semiconductor Corporation Methods, circuits, systems and computer executable instruction sets for providing error correction of stored data and data storage devices utilizing same
US10020822B2 (en) * 2014-07-21 2018-07-10 Rensselaer Polytechnic Institute Error tolerant memory system

Also Published As

Publication number Publication date
TW202141510A (zh) 2021-11-01

Similar Documents

Publication Publication Date Title
US11494259B2 (en) Variable resistance random-access memory and method for write operation having error bit recovering function thereof
CN109493907B (zh) 非易失性存储设备的操作方法和存储器控制器的操作方法
TWI574277B (zh) 記憶體裝置中之錯誤校正操作
US7813187B2 (en) Multi-bit flash memory device and program method thereof
US9081708B2 (en) Dynamic read scheme for high reliability high performance flash memory
JP5138319B2 (ja) メモリーシステム及び該動作方法。
US8286055B2 (en) Nonvolatile memory device and method of operating the same
TWI515742B (zh) 偵測不穩定記憶胞之分佈的記憶體系統與方法
US8504884B2 (en) Threshold voltage techniques for detecting an imminent read failure in a memory array
US20080316822A1 (en) Memory system that detects bit errors due to read disturbance and methods thereof
US8095836B2 (en) Time-based techniques for detecting an imminent read failure in a memory array
US9478298B2 (en) Memory system and method of reading data thereof
US9514848B2 (en) Solid state drive and associated error check and correction method
US20160307610A9 (en) Memory system that detects bit errors due to read disturbance and methods thereof
US9329921B2 (en) Imminent read failure detection using high/low read voltage levels
US11139831B2 (en) Fast fail support for error correction in non-volatile memory
US7471562B2 (en) Method and apparatus for accessing nonvolatile memory with read error by changing read reference
US10340023B1 (en) Method and system for determining bit values in non-volatile memory
US11055174B2 (en) Soft chipkill recovery for bitline failures
JP6115740B1 (ja) 半導体記憶装置
US9972383B2 (en) Reading memory cells
CN104572324A (zh) 固态储存装置及其控制方法
KR101512927B1 (ko) 비휘발성 메모리의 페이지 관리 방법 및 장치
TWI737262B (zh) 用於非揮發性記憶體裝置的錯誤更正的控制驗證操作的方法及非揮發性記憶體裝置
CN113707208B (zh) 用于非易失性存储装置的错误纠正的控制验证操作的方法及非易失性存储装置