TWI515742B - 偵測不穩定記憶胞之分佈的記憶體系統與方法 - Google Patents
偵測不穩定記憶胞之分佈的記憶體系統與方法 Download PDFInfo
- Publication number
- TWI515742B TWI515742B TW099133069A TW99133069A TWI515742B TW I515742 B TWI515742 B TW I515742B TW 099133069 A TW099133069 A TW 099133069A TW 99133069 A TW99133069 A TW 99133069A TW I515742 B TWI515742 B TW I515742B
- Authority
- TW
- Taiwan
- Prior art keywords
- read
- memory
- memory cell
- error
- reading
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0411—Online error correction
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
本申請案主張2009年10月1日於韓國智慧財產局申請之韓國專利申請案第10-2009-0094047號之權益,該專利申請案之全部揭露內容均併入本案供參考。
本發明是有關於記憶體系統(memory systems),且特別是有關於偵測記憶體系統中不穩定記憶胞(memory cells)的分佈(distribution)的方法。
某些電腦使用磁碟機作為大量儲存媒體。磁碟機可提供大資料儲存容量。然而,當磁碟機受到外部衝擊時,磁碟所儲存的資料可能遺失。磁碟機藉由致動器(actuator)移動的磁頭來讀取及寫入資料,其中讀取磁碟內部的速度不同於讀取硬碟外部的速度。對於某些大量資料儲存的應用,使用快閃記憶體(flash memory)的固態硬碟(solid state discs,SSDs)逐漸地取代磁碟機。其資料存取速度比使用磁碟機時快,尤其在同時讀取幾個檔案時。
一般的記憶體系統包括儲存資料的記憶體,以及控制記憶體的操作的記憶體控制器(memory controller)。快閃記憶體是一種包含儲存資料的電晶體記憶胞(亦即浮閘電晶體(floating gate transistors))之半導體記憶體。程式化操作(programming operation)是藉由在浮閘中累積預定數量的電荷來執行。在每一個記憶胞中儲存單一位元資料或多重
位元資料。儲存單一位元資料的記憶胞具有由臨界電壓(threshold voltages)分佈所定義的兩個電壓準位,而儲存多重位元資料的記憶胞則具有四個或更多個電壓準位。
電晶體的浮閘所累積的預定數量的電荷可表示單一位元,亦即邏輯1與邏輯0。換言之,藉由浮閘所儲存的電荷來測定電晶體的臨界電壓。因此,當施加預定的電壓準位的訊號至電晶體的閘極端子時,可區別導通的電晶體與斷開的電晶體。為了讀取單一位元,可施加一種讀取電壓準位至電晶體的閘極端子。
當表示例如邏輯00、01、10、及11之多重位元(multi-bits)時,要累積在浮閘上的電荷數量應區分為三種,因而需要三種讀取電壓準位。快閃記憶體的浮閘所儲存的電荷應在可接受的範圍內一致地變化,這是因為其遷移率(mobility)隨溫度變化而改變、所儲存的電荷隨時間而減少、在程式化操作期間干擾發生於相鄰的記憶胞、以及其他效應。因此,斟酌由程式化操作至讀取電壓準位之電壓準位間的預定邊際來調整要累積在浮閘上的電荷數量。
將資料寫入快閃記憶胞用的基本單位是頁(page)。為了程式化快閃記憶體的記憶胞,應該施加一預定電壓至源極、汲極、閘極、以及本體區域(bulk regions)。然而若在執行程式化操作時突然關掉電源,正在寫入的資料可能未適當地儲存於頁中。在此情況下該頁所儲存的資料可能不會使用且可能無法修正。
在頁讀取操作期間,記憶體控制器利用錯誤修正碼
(error correction code,ECC)演算法來測定在頁資料中是否產生錯誤修正碼錯誤或可修正的錯誤修正碼錯誤。當記憶體控制器測定頁未正常地程式化時,記憶體控制器將產生無法修正的錯誤修正碼錯誤訊號,以便可把頁資料處理成無效的資料。換言之,若測定頁在切斷電源供應器之前正在程式化且因突然切斷電源供應器而產生錯誤,則將此頁處理成無效的資料,並且忽略最後的寫入請求的邏輯區塊位址(logical block address,LBA)資料。
然而,若程式化操作幾乎已完成,則可修正該頁所儲存的資料。在這種情況下,記憶體控制器產生可修正的錯誤修正碼錯誤訊號以便之後可使用此頁。若程式化操作幾乎已完成,則在浮閘上至少累積臨界數量的電荷。然而,若頁是可修正的且在未完成的情況下使用此頁所儲存的資料,則在讀取資料時可能產生讀取錯誤。在這種情況下,因為記憶體控制器產生可修正的錯誤訊號,所以之後不會對該頁執行程式化操作。因此,浮閘所累積的電荷是不足的。
因為讀取所儲存的資料的功能及由於正常的漏電,所以浮閘所累積的電荷數量可能減少。當浮閘所累積的電荷數量不足時,記憶胞所儲存的資料的數值不同於程式化操作期間的預期數值。
因此,需要一種阻止在讀取幾乎完成程式化操作的頁所儲存的資料時可能發生的讀取錯誤的方法。
本發明提供一種記憶體系統,包括固態硬碟(SSD)及記憶體控制器。固態硬碟包括多個記憶胞。記憶體控制器將資料寫入固態硬碟(SSD)或由固態硬碟(SSD)讀取資料。
記憶體控制器施加標準寫入電壓以及與標準讀取電壓有預定準位差的修正讀取電壓至固態硬碟,利用標準讀取電壓及修正讀取電壓來分析固態硬碟所儲存的資料的分佈,測定固態硬碟所儲存的資料是否有效,以及修正固態硬碟所儲存的資料。
本發明提供一種記憶體系統,包括記憶體及控制記憶體的記憶體控制器,其中記憶體控制器利用標準讀取電壓準位及修正讀取電壓準位來讀取記憶體所含的記憶胞所儲存的資料或記憶體所含的記憶胞的記憶頁所儲存的資料,並且偵測發生於記憶胞的讀取錯誤;在調整讀取電壓準位之後讀取記憶胞所儲存的資料以便執行測定要依照偵測結果使用記憶胞抑或要重新儲存資料於記憶胞之功能,並且偵測發生於記憶胞的讀取錯誤。
本發明提供一種偵測多個記憶胞當中的不穩定記憶胞的分佈的方法,此記憶胞包括由單一記憶胞或多個記憶胞構成的頁。所述方法包括記憶胞初始狀態檢查操作及記憶胞修正測定操作。在記憶胞初始狀態檢查操作中,檢查記憶胞所儲存的資料的初始狀態,並且根據檢查結果來測定以標準讀取電壓準位讀取記憶胞所儲存的資料時:是否未發生讀取錯誤;是否發生讀取錯誤且讀取錯誤可修正;或是否發生讀取錯誤且讀取錯誤無法修正。在記憶胞修正
測定操作中,若測定讀取錯誤可修正,則藉由以電壓準位不同於標準讀取電壓準位之修正讀取電壓準位以讀取記憶胞所儲存的資料來測定記憶胞是否可修正,並且測定以修正讀取電壓準位以讀取記憶胞所儲存的資料時發生的讀取錯誤是否可修正或無法修正。
本發明提供一種偵測多個記憶胞當中的不穩定記憶胞的分佈的方法,此記憶胞包括由單一記憶胞或多個記憶胞構成的頁。所述方法包括記憶胞初始狀態檢查操作及記憶胞修正測定操作。在記憶胞初始狀態檢查操作中,檢查記憶胞所儲存的資料的初始狀態,並且根據檢查結果來測定以標準讀取電壓準位讀取記憶胞所儲存的資料時:是否未發生讀取錯誤;是否發生讀取錯誤且讀取錯誤可修正;或是否發生讀取錯誤且讀取錯誤無法修正。在記憶胞修正測定操作中,若測定讀取錯誤可修正,則藉由以電壓準位不同於標準讀取電壓準位之修正讀取電壓準位以讀取記憶胞所儲存的資料來檢查記憶胞是否可修正,並且測定以修正讀取電壓準位讀取記憶胞所儲存的資料時發生的讀取錯誤是否可修正或無法修正。藉由將修正讀取電壓準位調整為至少兩個電壓準位來重複執行記憶胞修正測定操作,或對至少兩頁重複執行記憶胞初始狀態檢查操作與記憶胞修正測定操作。或者,重複執行這兩種選項。
本發明提供一種用來操作電路以偵測記憶體的至少一頁的多個記憶胞當中的不穩定記憶胞的方法。所述方法包括藉由記憶胞所儲存的資料的初始狀態來測定以標準讀
取電壓準位讀取資料時:是否未發生讀取錯誤;是否發生讀取錯誤且讀取錯誤可修正;以及是否發生讀取錯誤且讀取錯誤無法修正。響應於測定發生可修正的讀取錯誤,將進一步測定記憶胞是否可修正,其方式為以電壓準位不同於標準讀取電壓準位的修正讀取電壓準位來讀取記憶胞所儲存的資料,並且測定以修正讀取電壓準位來讀取資料時發生的讀取錯誤是否可修正或無法修正。
在另外的某些實施例中,測定記憶胞或記憶胞的頁所儲存的資料是穩定的,以響應於測定未發生讀取錯誤,並且測定記憶胞或記憶胞的頁所儲存的資料不當作主機裝置(host device)所存取的資料,以響應於測定讀取錯誤無法修正。藉由記憶胞所儲存的資料的初始狀態來進行的測定可包括:藉由記憶胞所儲存的資料的初始狀態來測定是否已經發生無法修正的讀取錯誤;以及響應於測定未發生無法修正的讀取錯誤,將測定是否沒有讀取錯誤。
上述之藉由記憶胞所儲存的資料的初始狀態來進行的測定可包括第一測定以標準讀取電壓準位來讀取記憶胞所儲存的資料時發生可修正的讀取錯誤之記憶胞的數目。
進一步測定記憶胞是否可修正可包括測定利用修正讀取電壓準位來讀取記憶胞所儲存的資料時發生的讀取錯誤是否可修正或無法修正。
上述之測定利用修正讀取電壓準位讀取記憶胞所儲存的資料時發生的讀取錯誤是否可修正或無法修正可包括:測定讀取錯誤是否無法修正;第二測定利用修正讀取
電壓準位讀取記憶胞所儲存的資料時發生可修正的讀取錯誤之記憶胞的數目,以響應於測定讀取錯誤可修正;以及測定以修正讀取電壓準位讀取時發生可修正的讀取錯誤之記憶胞的數目是否大於以標準讀取電壓準位讀取時發生可修正的讀取錯誤之記憶胞的數目。
響應於測定讀取錯誤無法修正,將進一步測定記憶胞或記憶體的頁所儲存的資料不當作主機所存取的資料且限制主機對其存取(這可藉由記憶體控制器來實施)。響應於測定以修正讀取電壓準位讀取時發生可修正的讀取錯誤之記憶胞的數目大於以標準讀取電壓準位讀取時發生可修正的讀取錯誤之記憶胞的數目,以進一步測定記憶胞或記憶胞的頁所儲存的資料不當作主機所存取的資料且限制主機對其存取。響應於以修正讀取電壓準位讀取時發生可修正的讀取錯誤之記憶胞的數目小於以標準讀取電壓準位讀取時發生可修正的讀取錯誤之記憶胞的數目,以進一步測定記憶胞或記憶胞的頁所儲存的資料是穩定的且允許主機對其存取。
上述之藉由記憶胞所儲存的資料的初始狀態來測定與測定記憶胞是否可修正可對多頁重複執行。測定記憶胞是否可修正可包括以多個不同的電壓準位重複讀取記憶胞。
本發明提供一種用來操作電路以偵測至少一頁的多個記憶胞當中的不穩定記憶胞的方法。所述方法可包括藉由記憶胞所儲存的資料的初始狀態來測定以標準讀取電壓
準位讀取資料時:是否未發生讀取錯誤;是否發生讀取錯誤且讀取錯誤可修正;以及是否發生讀取錯誤且讀取錯誤無法修正。響應於測定發生可修正的讀取錯誤,將進一步測定記憶胞是否可修正,其方式為以電壓準位不同於標準讀取電壓準位之修正讀取電壓來讀取記憶胞所儲存的資料,並且測定以修正讀取電壓準位來讀取資料時發生的讀取錯誤是否可修正或無法修正。將以多個不同的修正讀取電壓重複執行藉由讀取記憶胞所儲存的資料來測定記憶胞是否可修正。
本發明提供一種包括記憶體及記憶體控制器的記憶體系統。記憶體控制器用以控制記憶體,其中記憶體控制器利用標準讀取電壓準位來讀取記憶體的記憶胞所儲存的資料或記憶體的記憶胞的記憶頁所儲存的資料,並且利用不同於標準讀取電壓準位之修正讀取電壓準位來讀取記憶體的記憶胞所儲存的資料或記憶體的記憶胞的記憶頁所儲存的資料;以及用以測定是否允許主機對記憶胞存取資料,以響應於偵測以修正讀取電壓準位讀取時及以標準讀取電壓準位讀取時記憶胞是否發生讀取錯誤。
本發明提供一種包括固態硬碟(SSD)及記憶體控制器的記憶體系統。固態硬碟(SSD)包括多個記憶胞。記憶體控制器用以將資料寫入固態硬碟(SSD)及從固態硬碟(SSD)讀取資料。記憶體控制器依序使用標準寫入電壓而從記憶胞讀取資料與使用不同於標準讀取電壓之修正讀取電壓而從記憶胞讀取資料,並且測定以標準讀取電壓及修正讀取電
壓而從記憶胞讀取資料的讀取錯誤的分佈,以及測定多個記憶胞所儲存的資料是否有效以響應於所測定之讀取錯誤的分佈。
上述之記憶體控制器可包括中央處理器(central processing unit,CPU)及錯誤修正碼單元。中央處理器提供標準讀取電壓給固態硬碟且測定利用標準讀取電壓來讀取資料時的錯誤分佈。錯誤修正碼單元由所測定之錯誤分佈來測定固態硬碟所儲存的資料是否發生錯誤。響應於測定固態硬碟所儲存的資料發生錯誤,中央處理器將測定該錯誤是否可修正或無法修正。響應於測定錯誤無法修正,中央處理器將指示主機不要使用記憶胞所儲存的資料。響應於測定錯誤可修正,中央處理器將提供修正讀取電壓給固態硬碟及測定利用修正讀取電壓讀取資料的錯誤分佈,並且錯誤修正碼單元根據所測定之利用修正讀取電壓讀取資料的錯誤分佈來測定錯誤是否可修正或無法修正,而中央處理器則根據所測定之錯誤分佈來修正固態硬碟所儲存的資料。
上述之記憶體控制器更可包括隨機存取記憶體(random access memory,RAM)。當修正固態硬碟所儲存的資料時,中央處理器將記憶胞所儲存的資料儲存於隨機存取記憶體,然後再將隨機存取記憶體所儲存的資料寫入固態硬碟的記憶胞。
上述之固態硬碟可包括快閃記憶體。可根據固態硬碟的某一區段所包含的資料來測定固態硬碟所儲存的資料的
有效性。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
現在將參考附圖更完整地說明本發明的實施例,圖中繪示本發明的實施例。然而,本發明可以許多不同的形式來實施,因此不應視為侷限於在此所述之實施例。更確切地說,提供這些實施例將使本發明的揭露更齊全,且將更完整地傳達本發明的觀念給任何所屬技術領域中具有通常知識者。相同的參考數字皆表示相同的元件。
須知雖然術語第一、第二等等在此可用以描述各種元件,但是這些元件不應受限於這些術語。這些術語僅用以區分某一元件與另一元件。例如,在不脫離本發明的適用範圍的情況下,第一元件可稱為第二元件,而同樣地,第二元件可稱為第一元件。當在此使用時,術語「及/或」包括相關的列舉項目當中一個或多個之任何及所有的組合。
在此所使用的術語只是為了說明特定的實施例,而非用以限制本發明。當在此使用時,除非上下文清楚地指出,否則單數形式的「一」及「所述」也會包含複數形式。並且須知術語「包括」及/或「包含」在此使用時,將指出存在所述之特徵、整數、步驟、操作、元件及/或組件,但不排除存在或附加一個或多個其他的特徵、整數、步驟、操作、元件、組件及/或其組合。
除非另有定義,否則在此所使用的所有術語(包含技術
及科學術語)都具有如同任何所屬技術領域中具有通常知識者所了解的一般意義。並且須知在此所使用的術語的意義解釋應該符合其依據本說明書內容及相關技術領域的意義,而不應以理想化或過於形式化的意義來解釋,除非在此特別如此定義。
須知當一元件稱為「連接」或「耦合」另一元件時,其可直接連接或耦合此另一元件或可能存在中介的元件。
相對地,當一元件稱為「直接連接」或「直接耦合」另一元件時,不存在中介的元件。
依照某些實施例,利用不同於正常操作狀態所使用的標準讀取電壓準位之修正讀取電壓準位來偵測記憶胞的臨界電壓的分佈,以及根據偵測結果來測定相對應的記憶胞的程式化操作的有效性。並且,事先檢查及測量可能在程式化操作期間發生問題之後或在執行正常程式化操作之後因記憶體裝置的環境改變而發生的錯誤。
圖1是最低有效位元(least significant bit,LSB)頁的程式化分佈(programming distribution)的示意圖。最低有效位元頁以單準位記憶胞(single level cell,SLC)或多準位記憶胞(multi-level cell,MLC)的邏輯高或邏輯低來表示。實線所示之正常分佈(normal distribution)P1表示正常程式化最低有效位元頁的情況,而虛線所示之異常分佈(abnormal distribution)P1'則表示異常執行程式化操作或正常執行程式化操作但因記憶體裝置的環境因素而產生分佈變化的情況。水平軸表示電壓準位,而垂直軸則表示對應於此電壓
準位之記憶胞的數目。記憶胞的電壓準位是用以導通記憶胞之電壓,亦即臨界電壓。使用分佈的觀念是因為寫入記憶胞所儲存的資料的基本單位是頁,並且多個記憶胞包含於一頁。
若記憶胞所儲存的資料對應於正常分佈P1,則利用標準讀取電壓準位read1讀取記憶胞所儲存的資料時不發生讀取錯誤。換言之,沒有其臨界電壓對應於標準讀取電壓準位read1之記憶胞。在正常分佈P1中,不存在其臨界電壓對應於與標準讀取電壓準位read1有預定差異的修正讀取電壓準位read1'之記憶胞。若因在正常執行程式化操作之後記憶胞的環境因素或浮閘所累積的電荷沒洩漏而未調整記憶胞的臨界電壓,則縱使在預定範圍內修正標準讀取電壓準位read1及修正讀取電壓準位read1'也不會發生讀取錯誤,如上所述。
在異常程式化操作的異常分佈P1'中,雖然利用標準讀取電壓準位read1讀取記憶胞所儲存的資料時可能不發生錯誤。然而,利用修正讀取電壓準位read1'讀取記憶胞所儲存的資料時卻發生讀取錯誤。換言之,有多個記憶胞的臨界電壓對應於修正讀取電壓準位read1'。
如上所述,在正常的記憶胞中,縱使在預定範圍內調整標準讀取電壓準位read1及修正讀取電壓準位read1'也不會發生讀取錯誤。另一方面,在異常的記憶胞中,縱使稍微調整標準讀取電壓準位read1及修正讀取電壓準位read1',也會增加可能發生讀取錯誤的機率。可根據記憶胞
所使用的電晶體來測定該修正讀取電壓準位read1'與標準讀取電壓準位read1之間的差異。此差異可逐步以0.05伏特(V)來增加或減少。
圖2是最低有效位元頁及最高有效位元(most significant bit,MSB)頁的程式化分佈的示意圖。圖2所示之分佈表示多準位記憶胞的最高有效位元頁或最低有效位元頁。實線所示之正常分佈P1、P2、及P3表示正常程式化最高有效位元頁或最低有效位元頁的情況,而虛線所示之異常分佈P1'、P2'、及P3'則表示正常執行程式化操作但因記憶體裝置的環境因素而產生分佈變化的情況。圖2的分佈表示多重位元,因此每一個多重位元的分佈表示邏輯00、01、10、或11。
參照圖2,在正常程式化的記憶胞的正常分佈P1、P2、及P3中,沒有記憶胞的臨界電壓對應於標準讀取電壓準位read1、read2、及read3,以及修正讀取電壓準位read1'、read2'、及read3'。在異常程式化的記憶胞的異常分佈P1'、P2'、及P3'中,沒有記憶胞的臨界電壓對應於標準讀取電壓準位read1、read2、及read3,但是有記憶胞的臨界電壓對應於修正讀取電壓準位read1'、read2'、及read3'。
參照圖1及圖2,當正常程式化的記憶胞或包含正常程式化的記憶胞的記憶體系統之環境因素改變時,若幾乎未調整記憶胞的臨界電壓準位,則在以標準讀取電壓準位read1、read2、及read3來讀取資料的情況與以修正讀取電壓準位read1'、read2'、及read3'來讀取資料的情況中都不
發生讀取錯誤。然而,當迅速地調整記憶胞的臨界電壓準位以響應於異常程式化的記憶胞或包含異常程式化的記憶胞的記憶體系統之環境因素改變時,將發生讀取錯誤。以下,將根據上述內容說明各種實施例。
圖3是依照本發明之實施例之偵測不穩定記憶胞的分佈的方法(300)的流程圖。參照圖3,此方法包括:讀取記憶胞所儲存的資料(步驟310);檢查資料的初始狀態(步驟320);測定讀取錯誤是否可修正(步驟350);測定不使用的記憶胞(步驟380);使測定為不使用的記憶胞之多個記憶胞重新程式化(步驟380-1);以及測定穩定的記憶胞(步驟390)。
在步驟310中,以標準讀取電壓準位讀取記憶胞所儲存的資料。
在步驟320中,以標準讀取電壓準位讀取記憶胞所儲存的資料且測定是否發生錯誤。若發生讀取錯誤,則進一步測定讀取錯誤是否可修正或無法修正。因此,步驟320包括:第一測定讀取錯誤是否無法修正(步驟321);以及第二測定是否沒有讀取錯誤(步驟322)。
若在步驟321中測定讀取錯誤無法修正,則測定不要使用發生讀取錯誤的記憶胞或頁所儲存的資料(步驟380)。在這種情況下,最後將對測定為不使用的記憶胞之多個記憶胞執行重新程式化(步驟380-1)。若在步驟321中測定讀取錯誤可修正,則沒有讀取錯誤或只留下可修正的讀取錯誤。若在步驟322中測定沒有讀取錯誤,則記憶胞
或頁所儲存的資料沒有問題,因此記憶胞或頁可測定為穩定(步驟390)。
若在步驟320中測定讀取錯誤可修正,則接著執行步驟350。在步驟350中,以準位不同於標準讀取電壓準位之修正讀取電壓準位來讀取記憶胞所儲存的資料,並且在以修正讀取電壓準位來讀取記憶胞所儲存的資料時測定讀取錯誤是否可修正或無法修正。
步驟350包括第一測定(步驟360)及測定一種修正讀取錯誤(步驟370)。
步驟360包括:測定以標準讀取電壓準位讀取記憶胞所儲存的資料時發生可修正的讀取錯誤之記憶胞的數目N(步驟361);以及測定修正讀取電壓準位(步驟362)。
步驟370包括第三測定(步驟371)、第二測定(步驟372)、及第四測定(步驟373)。將測定利用修正讀取電壓準位讀取記憶胞所儲存的資料時發生的讀取錯誤是否可修正或無法修正。
在步驟371中,若測定讀取記憶胞所儲存的資料時發生的讀取錯誤無法修正,則測定不要使用記憶胞或頁所儲存的資料(步驟380),並且可產生相對應的指示訊號來控制記憶胞的程式化。
在步驟372中,若測定讀取錯誤無法修正,則測定利用修正讀取電壓準位讀取記憶胞所儲存的資料時發生可修正的讀取錯誤之記憶胞的數目N'。
在步驟373中,測定步驟372所測定之可修正的記憶
胞的數目N'是否大於步驟360所測定之可修正的記憶胞的數目N(N'>N)。響應於步驟373之測定,若步驟372所測定之可修正的記憶胞的數目N'大於步驟360所測定之可修正的記憶胞的數目N(N'>N),則測定不要使用記憶胞或頁所儲存的資料(步驟380),並且可產生相對應的指示訊號來控制記憶胞的程式化。相反地,若步驟372所測定之可修正的記憶胞的數目N'小於步驟360所測定之可修正的記憶胞的數目N(N'<N),則測定記憶胞或頁所儲存的資料是穩定的(步驟390),並且可產生相對應的指示訊號來控制記憶胞的程式化。
如上所述,若測定利用標準讀取電壓準位讀取記憶胞所儲存的資料時發生的讀取錯誤可修正,則偵測不穩定記憶胞的分佈(300)可更有效。在這種情況下,利用調整讀取電壓準位所獲得的修正讀取電壓準位以再度讀取記憶胞所儲存的資料。利用標準讀取電壓準位以讀取記憶胞所儲存的資料的情況與利用修正讀取電壓準位以讀取記憶胞所儲存的資料的情況將互相比較,並且測定是否要使用記憶胞或頁或者要重新程式化。換言之,利用標準讀取電壓準位讀取記憶胞所儲存的資料時發生之可修正的讀取錯誤的數目與利用修正讀取電壓準位讀取記憶胞所儲存的資料時發生之可修正的讀取錯誤的數目將互相比較,並且若利用修正讀取電壓準位讀取記憶胞所儲存的資料時發生之可修正的讀取錯誤的數目不少於利用標準讀取電壓準位讀取記憶胞所儲存的資料時發生之可修正的讀取錯誤的數目,則測
定記憶胞或頁可能發生無法修正的讀取錯誤的機率非常高,因而可採取適當的測量。
上述說明是有關於一個記憶胞或一頁。並且,修正讀取電壓準位可設定在一個任意的電壓準位。然而,如同以下所述,本發明並未侷限於此。
圖4是依照本發明之實施例之偵測不穩定記憶胞的分佈的方法(400)的流程圖,其中包括調整修正讀取電壓準位的步驟。參照圖4,偵測不穩定記憶胞的分佈(400)可利用具有不同電壓準位的多個修正讀取電壓準位來執行。其他的步驟對應於圖3所示之各步驟,因此,現在將僅說明藉由調整修正讀取電壓準位來讀取記憶胞所儲存的資料(步驟430)。
在步驟430中,將讀取記憶胞所儲存的資料,同時將標準讀取電壓準位Ini依序增加或減少一預定電壓準位Inc直到該修正讀取電壓準位變成最後讀取電壓準位LAST為止。在此,i是變數且L是整數。U.C.E.表示無法修正的錯誤且C/E表示可修正的錯誤。
圖5是依照本發明之實施例之偵測不穩定記憶胞的分佈的方法(500)的流程圖,其中包括對多頁重複執行程式化操作的步驟。參照圖5,可對多頁L輕易地執行偵測不穩定記憶胞的分佈(500)。
任何所屬技術領域中具有通常知識者在參閱本申請案的揭露內容後可理解圖4或圖5所示之流程圖,因而在此將不提供更詳細的說明。並且,任何所屬技術領域中具
有通常知識者在參閱本申請案的揭露內容後可將圖4及圖5組合成一個流程圖,因而在此將不提供此種組合的詳細說明。
圖6是依照本發明之實施例之記憶體系統600的方塊圖,其中包括用以偵測不穩定記憶胞的分佈的記憶體控制器電路,並且此系統可用以實施在此所述之操作,其中包括(但不侷限於)圖3、圖4、及/或圖5的操作。參照圖6,此記憶體系統包括記憶體控制器610及記憶體620。
記憶體控制器610利用標準讀取電壓準位及修正讀取電壓準位來讀取記憶體620所包含的記憶胞所儲存的資料或記憶體620所包含的記憶胞的記憶頁所儲存的資料,偵測記憶胞所發生的讀取錯誤,在調整讀取電壓準位之後讀取記憶胞所儲存的資料,以便根據偵測結果來執行測定使用記憶胞的情況與將資料重新儲存於記憶胞的情況之一之功能,並且偵測記憶胞所發生的讀取錯誤。根據偵測結果,測定是否要使用記憶胞或要對記憶胞重新執行程式化操作。
這程序說明於圖3、圖4、及圖5所示之偵測不穩定記憶胞的分佈的各種操作。
如上所述,若決定必須對記憶胞重新執行程式化操作,則將執行處理包含不穩定記憶胞分佈的頁之下列三種操作。
圖7至圖9繪示處理包含不穩定記憶胞的頁的例子。
參照圖7,圖7中繪示第一種處理包含不穩定記憶胞分佈
的頁之操作,若以頁單位執行程式化操作時突然切斷電源,則將決定不要使用在包含發生可修正的錯誤修正碼錯誤的方塊之頁程式化的資料(步驟2)。在這種情況下,將對於與切斷電源時的最後寫入請求相對應之邏輯區塊位址(LBA)資料再度執行程式化操作。
參照圖8,圖中繪示第二種處理包含不穩定記憶胞分佈的頁之操作,在包含發生可修正的錯誤修正碼錯誤的方塊之頁所儲存的資料被複製到內部的剩餘方塊(亦即好方塊)(步驟1)之後,將更新與對應於邏輯區塊位址之實際位置有關的資訊(步驟2)。在這種情況下,將不再執行程式化操作,因此,將決定要正常處理與切斷電源時的寫入請求相對應之邏輯區塊位址。
參照圖9,圖中繪示第三種處理包含不穩定的記憶胞分佈的頁之操作,包含發生可修正的錯誤修正碼錯誤的方塊之頁所儲存的資料被複製到好方塊的暫時緩衝器(buffer)(步驟1),然後被重新複製到原始頁,亦即不穩定的方塊(步驟3)。在執行重新複製(步驟3)之前,可刪除執行不完整的程式化操作之頁所儲存的資料(步驟2)。在這種情況下,不需要更新與對應於邏輯區塊位址之實際位置有關的資訊。
圖10是依照本發明之實施例之記憶體系統1000。參照圖10,記憶體系統1000包括記憶體控制器1020及固態硬碟1010。固態硬碟1010可實施成為多個快閃記憶胞。
記憶體控制器1020用以將資料寫入固態硬碟1010及
讀取已寫入至固態硬碟1010中的資料。尤其,記憶體控制器1020施加標準讀取電壓及與標準讀取電壓有預定準位差的修正讀取電壓至固態硬碟1010,並且利用標準讀取電壓及修正讀取電壓來分析固態硬碟1010所儲存的資料的分佈,決定固態硬碟1010所儲存的資料是否有效,以及修正固態硬碟1010中所儲存的資料。
為了執行上述功能,記憶體控制器1020包括主機介面(interface,I/F)1021、隨機存取記憶體1022、中央處理器1023、錯誤修正碼單元1024、以及記憶體介面(I/F)1025。
主機介面(I/F)1021接合記憶體控制器1020與主機(未繪示),並且記憶體介面(I/F)1025接合記憶體控制器1020與固態硬碟1010。
中央處理器1023傳送標準讀取電壓至固態硬碟1010且根據標準讀取電壓來分析資料的分佈。錯誤修正碼單元1024藉由資料的分佈來測定固態硬碟1010所儲存的資料是否有錯誤,並且若決定固態硬碟1010所儲存的資料有錯誤,則錯誤修正碼單元1024將進一步決定此錯誤是否可修正或無法修正。
若已決定錯誤無法修正,則中央處理器1023將指示主機(未繪示)不要使用記憶胞所儲存的資料。若已決定錯誤可修正,則中央處理器1023將傳送修正讀取電壓至固態硬碟1010,且根據修正讀取電壓來分析資料的分佈。錯誤修正碼單元1024根據分析的結果來決定錯誤是否可修正或無法修正。中央處理器1023根據決定的結果來修正固態
硬碟1010中所儲存的資料。
資料的分佈意指根據標準讀取電壓準位或修正讀取電壓準位來決定的記憶胞的分佈。典型的分佈繪示於圖1及圖2。
可利用中央處理器1023以各種方式來修正固態硬碟1010所儲存的資料。舉例來說,在將固態硬碟1010的記憶胞所儲存的資料儲存於隨機存取記憶體1022之後,再度將隨機存取記憶體1022所儲存的資料寫入至固態硬碟1010中的記憶胞。
固態硬碟1010所包含的多個記憶胞以頁單位來彼此區別。資料通常以頁單位來寫入多個記憶胞。在某些實施例中,能以頁單位測定寫入的資料的有效性。
在圖10中,所示之記憶體控制器1020可包括功能性方塊,其中包括主機介面1021、隨機存取記憶體1022、中央處理器1023、錯誤修正碼單元1024、以及記憶體介面1025。須知提供這實施例只是為了便於解釋,因而並未限制本發明的適用範圍。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧最低有效位元頁的程式化分佈
200‧‧‧最低有效位元頁及最高有效位元頁的程式化分佈
300、400、500‧‧‧不穩定記憶胞的分佈的偵測方法
310、320、321、322、350、360、361、362、370、371、372、373、380、380_1、390、410、420、430、431、432、433、434、435、436、437、438、440、450、460、470、510、520、530、540、550‧‧‧步驟
600、1000‧‧‧記憶體系統
610、1020‧‧‧記憶體控制器
620‧‧‧記憶體
1010‧‧‧固態硬碟
1021‧‧‧主機介面
1022‧‧‧隨機存取記憶體
1023‧‧‧中央處理器
1024‧‧‧錯誤修正碼單元
1025‧‧‧記憶體介面
P1、P2、P3‧‧‧正常分佈
P1'、P2'、P3'‧‧‧異常分佈
圖1是最低有效位元頁的程式化分佈的示意圖。
圖2是最低有效位元頁及最高有效位元頁的程式化分
佈的示意圖。
圖3是依照本發明之實施例之偵測不穩定記憶胞分佈的方法的流程圖。
圖4是依照本發明之實施例之偵測不穩定記憶胞分佈的方法的流程圖,其中包括調整修正讀取電壓準位的步驟。
圖5是依照本發明之實施例之偵測不穩定記憶胞分佈的方法的流程圖,其中包括對多頁重複執行程式化操作的步驟。
圖6是依照本發明之實施例之記憶體系統的方塊圖,其中包括用以偵測不穩定記憶胞分佈的記憶體控制器。
圖7至圖9是處理包含不穩定記憶胞的頁的實例的示意圖。
圖10是依照本發明之實施例之記憶體系統的方塊圖。
1000‧‧‧記憶體系統
1010‧‧‧固態硬碟
1020‧‧‧記憶體控制器
1021‧‧‧主機介面
1022‧‧‧隨機存取記憶體
1023‧‧‧中央處理器
1024‧‧‧錯誤修正碼單元
1025‧‧‧記憶體介面
Claims (15)
- 一種操作電路以偵測至少一頁的多個記憶胞當中的不穩定記憶胞的方法,所述方法包括:藉由記憶胞所儲存的資料的初始狀態來測定以標準讀取電壓準位讀取所述資料時是否未發生讀取錯誤,是否發生讀取錯誤且所述讀取錯誤可修正,以及是否發生讀取錯誤且所述讀取錯誤無法修正;響應於測定發生可修正的讀取錯誤,將進一步測定所述記憶胞是否可修正,其方式為以電壓準位不同於所述標準讀取電壓準位之修正讀取電壓準位來讀取所述記憶胞所儲存的所述資料,並且測定以所述修正讀取電壓準位來讀取所述資料時發生的讀取錯誤是否可修正或無法修正;以及經由比較以所述標準讀取電壓準位讀取所述資料時發生錯誤的數目與以所述修正讀取電壓準位來讀取所述資料時發生錯誤的數目來測定是否要使所述記憶胞重新程式化。
- 如申請專利範圍第1項所述之偵測不穩定記憶胞的方法,更包括測定所述記憶胞或所述記憶胞的頁所儲存的資料是穩定的,以響應於測定未發生讀取錯誤,並且測定所述記憶胞或所述記憶胞的頁所儲存的資料不當作主機裝置所存取的資料,以響應於測定所述讀取錯誤無法修正。
- 如申請專利範圍第2項所述之偵測不穩定記憶胞的方法,其中藉由所述記憶胞所儲存的所述資料的所述初始 狀態來進行的測定包括:藉由所述記憶胞所儲存的所述資料的所述初始狀態來測定是否已經發生無法修正的讀取錯誤;以及響應於測定未發生無法修正的讀取錯誤,以測定是否沒有讀取錯誤。
- 如申請專利範圍第1項所述之偵測不穩定記憶胞的方法,其中:藉由所述記憶胞所儲存的所述資料的所述初始狀態來進行的測定包括第一測定以所述標準讀取電壓準位讀取所述記憶胞所儲存的所述資料時發生可修正的讀取錯誤之記憶胞的數目;以及進一步測定所述記憶胞是否可修正包括測定利用所述修正讀取電壓準位讀取所述記憶胞所儲存的所述資料時發生的讀取錯誤是否可修正或無法修正。
- 如申請專利範圍第4項所述之偵測不穩定記憶胞的方法,其中測定利用所述修正讀取電壓準位來讀取所述記憶胞所儲存的所述資料時發生的讀取錯誤是否可修正或無法修正包括:測定所述讀取錯誤是否無法修正;響應於測定所述讀取錯誤可修正,第二測定利用所述修正讀取電壓準位來讀取所述記憶胞所儲存的所述資料時發生可修正的讀取錯誤之記憶胞的數目;以及測定以所述修正讀取電壓準位讀取時發生可修正的讀取錯誤之記憶胞的數目是否大於以所述標準讀取電壓準 位讀取時發生可修正的讀取錯誤之記憶胞的數目。
- 如申請專利範圍第5項所述之偵測不穩定記憶胞的方法,更包括:響應於測定所述讀取錯誤無法修正,將測定所述記憶胞或所述記憶體的頁所儲存的資料不當作主機所存取的資料且限制所述主機對其存取;響應於測定以所述修正讀取電壓準位來讀取時發生可修正的讀取錯誤之記憶胞的數目大於以所述標準讀取電壓準位來讀取時發生可修正的讀取錯誤之記憶胞的數目,以測定所述記憶胞或所述記憶胞的所述頁所儲存的所述資料不當作所述主機所存取的資料且限制所述主機對其存取;以及響應於以所述修正讀取電壓準位讀取時發生可修正的讀取錯誤之記憶胞的數目少於以所述標準讀取電壓準位讀取時發生可修正的讀取錯誤之記憶胞的數目,以測定所述記憶胞或所述記憶胞的所述頁所儲存的所述資料是穩定的且允許所述主機對其存取。
- 如申請專利範圍第1項所述之偵測不穩定記憶胞的方法,其中對多頁重複執行藉由所述記憶胞所儲存的所述資料的所述初始狀態來進行的測定與測定所述記憶胞是否可修正。
- 如申請專利範圍第1項所述之偵測不穩定記憶胞的方法,其中測定所述記憶胞是否可修正包括以多個不同的電壓準位來重複讀取所述記憶胞。
- 一種操作電路以偵測至少一頁的多個記憶胞當中的不穩定記憶胞的方法,所述方法包括:藉由記憶胞所儲存的資料的初始狀態來測定以標準讀取電壓準位讀取所述資料時是否未發生讀取錯誤,是否發生讀取錯誤且所述讀取錯誤可修正,以及是否發生讀取錯誤且所述讀取錯誤無法修正;響應於測定發生可修正的讀取錯誤,以進一步測定所述記憶胞是否可修正,其方式為以電壓準位不同於所述標準讀取電壓準位之修正讀取電壓來讀取所述記憶胞所儲存的所述資料,並且測定以所述修正讀取電壓準位讀取所述資料時發生的讀取錯誤是否可修正或無法修正;以及以多個不同的修正讀取電壓以重複執行藉由讀取所述記憶胞所儲存的所述資料來測定所述記憶胞是否可修正。
- 一種記憶體系統,包括:記憶體;以及記憶體控制器,用以控制所述記憶體,其中所述記憶體控制器利用標準讀取電壓準位來讀取所述記憶體的記憶胞所儲存的資料或所述記憶體的所述記憶胞的記憶頁所儲存的資料,並且當可修正的讀取錯誤發生時,利用不同於所述標準讀取電壓準位之修正讀取電壓準位來讀取所述記憶體的所述記憶胞所儲存的所述資料或所述記憶體的所述記憶胞的記憶頁所儲存的資料,以及用以測定是否允許主機對所述記憶胞存取資料,以響應於偵測以所述修正讀取 電壓準位讀取時,其發生可修正讀取錯誤的記憶胞數目,小於以所述標準讀取電壓準位讀取時所述記憶胞發生可修正讀取錯誤的記憶胞數目。
- 一種記憶體系統,包括:固態硬碟(SSD),包含多個記憶胞;以及記憶體控制器,用以將資料寫入所述固態硬碟(SSD)及從所述固態硬碟(SSD)讀取所述資料,其中所述記憶體控制器使用標準寫入電壓而從所述記憶胞讀取資料與,當可修正讀取錯誤發生時,使用不同於所述標準讀取電壓之修正讀取電壓而從所述記憶胞讀取資料,測定以所述標準讀取電壓及所述修正讀取電壓而從所述記憶胞讀取所述資料時發生可修正讀取錯誤的記憶胞數目,以及經由比較以所述標準讀取電壓準位讀取所述資料時發生可修正讀取錯誤的記憶胞數目與以所述修正讀取電壓準位來讀取所述資料時發生可修正讀取錯誤的記憶胞數目來測定所述多個記憶胞所儲存的資料是否有效。
- 如申請專利範圍第11項所述之記憶體系統,其中所述記憶體控制器包括中央處理器及錯誤修正碼單元,其中所述中央處理器提供所述標準讀取電壓給所述固態硬碟且測定利用所述標準讀取電壓來讀取所述資料時的所述錯誤分佈,所述錯誤修正碼單元藉由所測定之所述錯誤分佈來測定所述固態硬碟所儲存的所述資料是否發生錯誤,並且響應於測定所述固態硬碟所儲存的所述資料已發生錯誤,所述中央處理器將測定所述錯誤是否可修正或無法修 正,響應於測定所述錯誤無法修正,所述中央處理器將指示主機不要使用所述記憶胞所儲存的所述資料,以及響應於測定所述錯誤可修正,所述中央處理器將提供所述修正讀取電壓給所述固態硬碟及測定利用所述修正讀取電壓來讀取所述資料的所述錯誤分佈,並且所述錯誤修正碼單元根據所測定之利用所述修正讀取電壓以讀取所述資料中的所述錯誤分佈來測定所述錯誤是否可修正或無法修正,而所述中央處理器則根據所測定之所述錯誤分佈來修正所述固態硬碟所儲存的所述資料。
- 如申請專利範圍第12項所述之記憶體系統,其中所述記憶體控制器更包括隨機存取記憶體,當修正所述固態硬碟中所儲存的所述資料時,所述中央處理器將所述記憶胞所儲存的所述資料儲存於所述隨機存取記憶體,然後再將所述隨機存取記憶體所儲存的所述資料寫入至所述固態硬碟的所述記憶胞。
- 如申請專利範圍第11項所述之記憶體系統,其中所述固態硬碟包括快閃記憶體。
- 如申請專利範圍第11項所述之記憶體系統,其中根據所述固態硬碟的某一區段所包含的資料來測定所述固態硬碟所儲存的所述資料的有效性。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090094047A KR101603099B1 (ko) | 2009-10-01 | 2009-10-01 | 불안정 메모리 셀 산포를 검출하는 메모리 시스템 및 상기 불안정 메모리 셀 산포 검출방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201129982A TW201129982A (en) | 2011-09-01 |
TWI515742B true TWI515742B (zh) | 2016-01-01 |
Family
ID=43796936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099133069A TWI515742B (zh) | 2009-10-01 | 2010-09-29 | 偵測不穩定記憶胞之分佈的記憶體系統與方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8122295B2 (zh) |
JP (1) | JP5678302B2 (zh) |
KR (1) | KR101603099B1 (zh) |
CN (1) | CN102033785B (zh) |
DE (1) | DE102010037290A1 (zh) |
TW (1) | TWI515742B (zh) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8370719B2 (en) * | 2010-05-21 | 2013-02-05 | Intel Corporation | Persistent moving read reference |
JP5682466B2 (ja) * | 2011-06-14 | 2015-03-11 | 日本電気株式会社 | 電子装置、フラッシュメモリ交換管理システム、方法およびプログラム |
CN102841831A (zh) * | 2011-06-24 | 2012-12-26 | 鸿富锦精密工业(深圳)有限公司 | 服务器的内存测试系统及方法 |
US8406053B1 (en) * | 2011-09-21 | 2013-03-26 | Sandisk Technologies Inc. | On chip dynamic read for non-volatile storage |
US8824203B2 (en) | 2012-07-13 | 2014-09-02 | Micron Technology, Inc. | Multiple step programming in a memory device |
JP5965076B2 (ja) * | 2012-09-25 | 2016-08-03 | ヒューレット−パッカード デベロップメント カンパニー エル.ピー.Hewlett‐Packard Development Company, L.P. | 訂正不能メモリエラー処理方法及びその可読媒体 |
JP2014086062A (ja) * | 2012-10-29 | 2014-05-12 | Sony Corp | 記憶制御装置、記憶装置、情報処理システム、および、記憶制御方法 |
KR102081581B1 (ko) | 2012-11-02 | 2020-02-26 | 삼성전자 주식회사 | 메모리 장치 구동 방법 |
KR102002385B1 (ko) * | 2012-11-14 | 2019-07-23 | 에스케이하이닉스 주식회사 | 데이터 저장 장치의 동작 방법 |
US9032271B2 (en) * | 2012-12-07 | 2015-05-12 | Western Digital Technologies, Inc. | System and method for lower page data recovery in a solid state drive |
KR102048765B1 (ko) * | 2013-01-15 | 2020-01-22 | 삼성전자주식회사 | 메모리 시스템의 동작 방법 및 메모리 시스템 |
KR102050896B1 (ko) | 2013-02-19 | 2019-12-02 | 삼성전자주식회사 | 메모리 컨트롤러 및 그것의 동작 방법 |
KR102174030B1 (ko) * | 2014-05-13 | 2020-11-05 | 삼성전자주식회사 | 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 읽기 방법 |
US9939865B2 (en) | 2014-06-13 | 2018-04-10 | Seagate Technology Llc | Selective storage resource powering for data transfer management |
KR20200099441A (ko) * | 2019-02-14 | 2020-08-24 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 이의 동작 방법 |
CN111104061A (zh) * | 2019-11-21 | 2020-05-05 | 深圳忆联信息系统有限公司 | 避免固体存储设备因异常掉电导致数据丢失的方法、装置、计算机设备及存储介质 |
KR20220034332A (ko) * | 2020-09-11 | 2022-03-18 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그 동작 방법 |
CN112216333B (zh) * | 2020-09-30 | 2024-02-06 | 深圳市宏旺微电子有限公司 | 芯片测试方法及装置 |
CN114595090A (zh) * | 2020-12-03 | 2022-06-07 | 华为技术有限公司 | 一种纠错方法及装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0944416A (ja) | 1995-08-03 | 1997-02-14 | Shinko Electric Co Ltd | コンピュータによるデータ処理システムの停電時のデータ保護方法と停電時のデータ保護機能を備えたデータ処理システム |
JP2001331382A (ja) | 2000-05-19 | 2001-11-30 | Matsushita Electric Ind Co Ltd | 不揮発性メモリの管理方法および管理装置 |
US6678192B2 (en) * | 2001-11-02 | 2004-01-13 | Sandisk Corporation | Error management for writable tracking storage units |
JP4133166B2 (ja) * | 2002-09-25 | 2008-08-13 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
US7568135B2 (en) * | 2006-05-15 | 2009-07-28 | Apple Inc. | Use of alternative value in cell detection |
KR100736103B1 (ko) | 2006-06-27 | 2007-07-06 | 삼성전자주식회사 | 비휘발성 메모리, 상기 비휘발성 메모리의 데이터 유효성을판단하는 장치 및 방법 |
JP5177991B2 (ja) * | 2006-10-25 | 2013-04-10 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR20090094047A (ko) | 2007-02-23 | 2009-09-02 | 픽셀옵틱스, 인크. | 안과 역동적 구경 |
US8006166B2 (en) | 2007-06-12 | 2011-08-23 | Micron Technology, Inc. | Programming error correction code into a solid state memory device with varying bits per cell |
KR100882841B1 (ko) * | 2007-06-19 | 2009-02-10 | 삼성전자주식회사 | 읽기 디스터번스로 인한 비트 에러를 검출할 수 있는메모리 시스템 및 그것의 읽기 방법 |
KR101397549B1 (ko) * | 2007-08-16 | 2014-05-26 | 삼성전자주식회사 | 고속 프로그램이 가능한 불휘발성 반도체 메모리 시스템 및그것의 독출 방법 |
KR101425958B1 (ko) * | 2007-09-06 | 2014-08-04 | 삼성전자주식회사 | 멀티-비트 데이터를 저장하는 메모리 시스템 및 그것의읽기 방법 |
KR101466698B1 (ko) * | 2008-02-19 | 2014-11-28 | 삼성전자주식회사 | 메모리 장치 및 메모리 데이터 읽기 방법 |
KR101678909B1 (ko) * | 2009-09-17 | 2016-11-23 | 삼성전자주식회사 | 플래시 메모리 시스템 및 그것의 소거 리프레쉬 방법 |
US8473809B2 (en) * | 2009-11-20 | 2013-06-25 | Sandisk Technologies Inc. | Data coding for improved ECC efficiency |
-
2009
- 2009-10-01 KR KR1020090094047A patent/KR101603099B1/ko active IP Right Grant
-
2010
- 2010-05-05 US US12/774,340 patent/US8122295B2/en active Active
- 2010-09-02 DE DE102010037290A patent/DE102010037290A1/de not_active Withdrawn
- 2010-09-26 CN CN201010293364.5A patent/CN102033785B/zh active Active
- 2010-09-29 TW TW099133069A patent/TWI515742B/zh active
- 2010-10-01 JP JP2010223992A patent/JP5678302B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
TW201129982A (en) | 2011-09-01 |
CN102033785B (zh) | 2016-05-25 |
CN102033785A (zh) | 2011-04-27 |
JP2011076706A (ja) | 2011-04-14 |
KR20110036398A (ko) | 2011-04-07 |
DE102010037290A1 (de) | 2011-04-28 |
JP5678302B2 (ja) | 2015-03-04 |
US20110083039A1 (en) | 2011-04-07 |
US8122295B2 (en) | 2012-02-21 |
KR101603099B1 (ko) | 2016-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI515742B (zh) | 偵測不穩定記憶胞之分佈的記憶體系統與方法 | |
US11984167B2 (en) | Memory system performing read operation with read voltage | |
TWI555023B (zh) | 快閃記憶體更新方法以及快閃記憶體控制器 | |
TWI569273B (zh) | 非揮發性記憶體裝置讀取干擾管理方法 | |
US10908989B2 (en) | Variable resistance random-access memory and method for write operation having error bit recovering function thereof | |
JP5138319B2 (ja) | メモリーシステム及び該動作方法。 | |
US8607120B2 (en) | Semiconductor memory device for performing additional ECC correction according to cell pattern and electronic system including the same | |
US20040237010A1 (en) | Soft errors handling in EEPROM devices | |
US20090193058A1 (en) | System and method for providing copyback data integrity in a non-volatile memory system | |
TWI389122B (zh) | 用來存取一快閃記憶體之方法以及相關之記憶裝置及其控制器 | |
WO2010093441A1 (en) | Automatic refresh for improving data retention and endurance characteristics of an embedded non-volatile memory in a standard cmos logic process | |
US11984181B2 (en) | Systems and methods for evaluating integrity of adjacent sub blocks of data storage apparatuses | |
US11630726B2 (en) | Memory system and operating method thereof | |
US8924774B2 (en) | Semiconductor memory device and method for operating the same | |
US10490234B2 (en) | Recovering from data access errors by controlling access to neighboring memory units | |
US12106812B2 (en) | Detecting a memory write reliability risk without using a write verify operation | |
US20240264746A1 (en) | Thermal duplication of data | |
US20240221804A1 (en) | Dynamic programming time for a memory device | |
US11495319B2 (en) | Memory system, memory controller, and method for operating memory system performing integrity check operation on target code when voltage drop is detected | |
JP6267497B2 (ja) | 半導体メモリの制御装置及び不安定メモリ領域の検出方法 | |
US20240036741A1 (en) | Memory system, memory controller and method for operating memory system, capable of determining target meta memory block on the basis of detected target state | |
KR20240064318A (ko) | 스토리지 장치 및 이의 동작 방법 |