JP5678302B2 - 不安定メモリセル散布を検出するメモリ・システム及びその検出方法 - Google Patents
不安定メモリセル散布を検出するメモリ・システム及びその検出方法 Download PDFInfo
- Publication number
- JP5678302B2 JP5678302B2 JP2010223992A JP2010223992A JP5678302B2 JP 5678302 B2 JP5678302 B2 JP 5678302B2 JP 2010223992 A JP2010223992 A JP 2010223992A JP 2010223992 A JP2010223992 A JP 2010223992A JP 5678302 B2 JP5678302 B2 JP 5678302B2
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- read
- memory
- voltage level
- data stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title description 5
- 239000006185 dispersion Substances 0.000 title description 5
- 238000009826 distribution Methods 0.000 claims description 42
- 238000012937 correction Methods 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 31
- 238000012545 processing Methods 0.000 claims description 15
- 230000006870 function Effects 0.000 claims description 8
- 239000007787 solid Substances 0.000 claims description 3
- 238000004458 analytical method Methods 0.000 claims description 2
- 238000012986 modification Methods 0.000 claims description 2
- 230000004048 modification Effects 0.000 claims description 2
- 230000000875 corresponding effect Effects 0.000 description 9
- 230000008859 change Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000003672 processing method Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 230000008672 reprogramming Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0411—Online error correction
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
本発明の他の目的は、不安定メモリセル散布を検出する方法を提供することにある。
610、1020 メモリ・コントローラ
620 メモリ装置
1010 フラッシュ・メモリ(SSD)
1021 ホスト・インターフェース
1022 内部メモリ(RAM)
1023 演算処理装置(CPU)
1024 ECCユニット
1025 メモリ・インターフェース
Claims (15)
- 単一のメモリセル又は複数個のメモリセルを含むページに含まれた複数個のメモリセルのうちの不安定メモリセルの散布を検出する方法であって、
標準読み取り電圧準位でメモリセルに保存されたデータの読み取り時に読み取りエラーがないか、又は読み取りエラーが発生して該読み取りエラーが矯正可能か若しくは矯正不可能かのいずれかであるかを判断するメモリセルの初期状態把握段階と、
発生した読み取りエラーが矯正可能であると判断された場合、前記標準読み取り電圧準位と異なる電圧準位を有する修正読み取り電圧準位で前記メモリセルに保存されたデータを読み取り、前記修正読み取り電圧準位で前記メモリセルに保存されたデータを読み取るときに発生する読み取りエラーが矯正可能か若しくは矯正不可能かのいずれかであるかを判断するメモリセル矯正可否把握段階と、を有することを特徴とする不安定メモリセル散布を検出する方法。 - 前記不安定メモリセル散布を検出する方法は、
前記メモリセルの初期状態把握段階の判断結果、
読み取りエラーがない場合、当該メモリセル又は当該ページに保存されたデータを安定したメモリセルであると判断し、
読み取りエラーが矯正不可能な場合、当該メモリセル又は当該ページに保存されたデータを使用しないものと判断することを特徴とする請求項1に記載の不安定メモリセル散布を検出する方法。 - 前記メモリセルの初期状態把握段階は、
読み取りエラーが矯正不可能であるか否かを判断する第1判断段階と、
読み取りエラーが存在しないか否かを判断する第2判断段階と、を含むことを特徴とする請求項2に記載の不安定メモリセル散布を検出する方法。 - 前記メモリセル矯正可否把握段階は、
標準読み取り電圧準位で、メモリセルに保存されたデータの読み取り時に矯正可能な読み取りエラーが発生したメモリセルの個数を決定して前記修正読み取り電圧準位を決定する第1決定段階と、
前記修正読み取り電圧準位を利用してメモリセルのデータの読み取り時に発生する読み取りエラーが矯正可能か若しくは矯正不可能かのいずれかであるかを判断する修正読み取りエラー判断段階と、を含むことを特徴とする請求項1に記載の不安定メモリセル散布を検出する方法。 - 前記修正読み取りエラー判断段階は、
発生した読み取りエラーが矯正不可能か否かを判断する第3判断段階と、
発生した読み取りエラーが矯正不可能な読み取りエラーではない場合、修正読み取り電圧準位を利用してメモリセルのデータの読み取り時に矯正可能な読み取りエラーが発生したメモリセルの個数を決定する第2決定段階と、
前記第2決定段階で決定された矯正可能なメモリセルの個数が前記第1決定段階で決定された矯正可能なメモリセルの個数より多いか否かを判断する第4判断段階と、を含むことを特徴とする請求項4に記載の不安定メモリセル散布を検出する方法。 - 前記第3判断段階で矯正不可能な読み取りエラーが発生した場合、当該メモリセル又は当該ページに保存されたデータをそれ以上使用しないと判断し、
前記第4判断段階で、
前記第2決定段階で決定された矯正可能なメモリセルの個数が前記第1決定段階で決定された矯正可能なメモリセルの個数より多い場合、当該メモリセル又は当該ページに保存されたデータをそれ以上使用しないと判断し、
前記第2決定段階で決定された矯正可能なメモリセルの個数が前記第1決定段階で決定された矯正可能なメモリセルの個数より少ない場合、当該メモリセル又は当該ページに保存されたデータが安定メモリセルであると判断することを特徴とする請求項5に記載の不安定メモリセル散布を検出する方法。 - 複数枚のページに、前記メモリセルの初期状態把握段階と前記メモリセル矯正可否把握段階とを反復的に遂行することを特徴とする請求項1に記載の不安定メモリセル散布を検出する方法。
- 前記メモリセル矯正可否把握段階は、前記修正読み取り電圧準位を少なくとも2つの電圧準位で変化させることを特徴とする請求項1に記載の不安定メモリセル散布を検出する方法。
- 単一のメモリセル又は複数個のメモリセルを含むページに含まれた複数個のメモリセルのうちの不安定メモリセルの散布を検出する方法であって、
標準読み取り電圧準位でメモリセルに保存されたデータの読み取り時に読み取りエラーがないか、又は読み取りエラーが発生して該読み取りエラーが矯正可能か若しくは矯正不可能かのいずれかであるかを判断するメモリセルの初期状態把握段階と、
発生した読み取りエラーが矯正可能であると判断された場合、前記標準読み取り電圧準位と異なる電圧準位を有する修正読み取り電圧準位で前記メモリセルに保存されたデータを読み取り、前記修正読み取り電圧準位で前記メモリセルに保存されたデータを読み取るときに発生する読み取りエラーが矯正可能か若しくは矯正不可能かのいずれかであるかを判断するメモリセル矯正可否把握段階と、を有し、
前記メモリセル矯正可否把握段階で前記修正読み取り電圧準位を少なくとも2つの電圧準位で変化させて反復的に遂行するか、
前記メモリセルの初期状態把握段階及び前記メモリセル矯正可否把握段階を少なくとも2枚のページに対して反復的に遂行するか、
又は前記メモリセル矯正可否把握段階で前記修正読み取り電圧準位を少なくとも2つの電圧準位で変化させて反復的に遂行し、且つ前記メモリセルの初期状態把握段階及び前記メモリセル矯正可否把握段階を少なくとも2枚のページに対して反復的に遂行することを特徴とする不安定メモリセル散布を検出する方法。
- メモリ装置及び該メモリ装置を制御するメモリ・コントローラを具備するメモリ・システムであって、
前記メモリ・コントローラは、前記メモリ装置に含まれたメモリセルに保存されたデータに対し、標準読み取り電圧準位及び修正読み取り電圧準位を用いて当該メモリセル又は当該メモリページで発生する読み取りエラーを検出し、検出された結果によって当該メモリセルをそのまま使用するか又は当該メモリセルにデータを新しく保存しなければならないかのいずれかであるかを判断する機能を遂行し、
前記修正読み取り電圧準位を用いた読み取り動作は、前記標準読み取り電圧準位を用いた読み取り動作で矯正可能なエラーが発生した場合に行われ、
前記標準読み取り電圧準位を用いた読み取り動作において読み取りエラーが発生したメモリセルの個数と、前記修正読み取り電圧準位を用いた読み取り動作において読み取りエラーが発生したメモリセルの個数とを比較することにより、前記メモリセルにデータを新しく保存しなければならないか否かを判断することを特徴とするメモリ・システム。 - 複数個のメモリセルを含むSSD(solid state disc)と、
前記SSDにデータを記録して記録されたデータを読み取るメモリ・コントローラと、を具備し、
前記メモリ・コントローラは、
前記SSDに標準読み取り電圧と、該標準読み取り電圧と一定の電圧準位の差がある修正読み取り電圧とを印加し、
前記標準読み取り電圧及び前記修正読み取り電圧を用いて前記SSDに保存されたデータの散布を分析し、
前記SSDに保存されたデータの有効性如何を判断して前記SSDに保存されたデータを矯正し、
前記修正読み取り電圧準位を用いた読み取り動作は、前記標準読み取り電圧準位を用いた読み取り動作で矯正可能なエラーが発生した場合に行われ、
前記標準読み取り電圧準位を用いた読み取り動作において読み取りエラーが発生したメモリセルの個数と、前記修正読み取り電圧準位を用いた読み取り動作において読み取りエラーが発生したメモリセルの個数とを比較することにより、前記SSDに保存されたデータの有効性如何を判断することを特徴とするメモリ・システム。 - 前記メモリ・コントローラは、
演算処理装置と、
ECC(error correction code)ユニットと、を具備し、
前記演算処理装置は、前記SSDに前記標準読み取り電圧を伝達して前記標準読み取り電圧によるデータの散布を分析し、
前記ECCユニットは、前記データの散布から前記SSDに保存されたデータにエラーがあるか否かを判断してエラーがあると判断した場合に矯正可能であるか矯正不可能であるかを判断し、
矯正が不可能であると判断した場合、前記演算処理装置は当該メモリセルに保存されたデータを使用させないようにホストに指示し、
矯正が可能であると判断した場合、前記演算処理装置はSSDに前記修正読み取り電圧を伝達して前記修正読み取り電圧によるデータの散布を分析し、前記ECCユニットは分析の結果によって矯正可否を判断し、該判断の結果によって演算処理装置は前記SSDに保存されたデータを矯正することを特徴とする請求項11に記載のメモリ・システム。 - 前記メモリ・コントローラは、
内部メモリを更に具備し、
前記SSDに保存されたデータを矯正する際、前記演算処理装置は、当該メモリセルに保存されたデータを前記内部メモリに保存した後、前記内部メモリに保存されたデータをSSDの当該メモリセルに更に記録することを特徴とする請求項12に記載のメモリ・システム。 - 前記SSDは、フラッシュ・メモリを具備することを特徴とする請求項11に記載のメモリ・システム。
- 前記SSDに保存されたデータの有効性如何は、前記SSDを一定の区域に区分したときの単位区域に含まれるデータを基準とすることを特徴とする請求項11に記載のメモリ・システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2009-0094047 | 2009-10-01 | ||
KR1020090094047A KR101603099B1 (ko) | 2009-10-01 | 2009-10-01 | 불안정 메모리 셀 산포를 검출하는 메모리 시스템 및 상기 불안정 메모리 셀 산포 검출방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011076706A JP2011076706A (ja) | 2011-04-14 |
JP5678302B2 true JP5678302B2 (ja) | 2015-03-04 |
Family
ID=43796936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010223992A Active JP5678302B2 (ja) | 2009-10-01 | 2010-10-01 | 不安定メモリセル散布を検出するメモリ・システム及びその検出方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8122295B2 (ja) |
JP (1) | JP5678302B2 (ja) |
KR (1) | KR101603099B1 (ja) |
CN (1) | CN102033785B (ja) |
DE (1) | DE102010037290A1 (ja) |
TW (1) | TWI515742B (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8370719B2 (en) | 2010-05-21 | 2013-02-05 | Intel Corporation | Persistent moving read reference |
JP5682466B2 (ja) * | 2011-06-14 | 2015-03-11 | 日本電気株式会社 | 電子装置、フラッシュメモリ交換管理システム、方法およびプログラム |
CN102841831A (zh) * | 2011-06-24 | 2012-12-26 | 鸿富锦精密工业(深圳)有限公司 | 服务器的内存测试系统及方法 |
US8406053B1 (en) * | 2011-09-21 | 2013-03-26 | Sandisk Technologies Inc. | On chip dynamic read for non-volatile storage |
US8824203B2 (en) * | 2012-07-13 | 2014-09-02 | Micron Technology, Inc. | Multiple step programming in a memory device |
WO2014051550A1 (en) * | 2012-09-25 | 2014-04-03 | Hewlett-Packard Development Company, L.P. | Notification of address range including non-correctable error |
JP2014086062A (ja) * | 2012-10-29 | 2014-05-12 | Sony Corp | 記憶制御装置、記憶装置、情報処理システム、および、記憶制御方法 |
KR102081581B1 (ko) | 2012-11-02 | 2020-02-26 | 삼성전자 주식회사 | 메모리 장치 구동 방법 |
KR102002385B1 (ko) * | 2012-11-14 | 2019-07-23 | 에스케이하이닉스 주식회사 | 데이터 저장 장치의 동작 방법 |
US9032271B2 (en) | 2012-12-07 | 2015-05-12 | Western Digital Technologies, Inc. | System and method for lower page data recovery in a solid state drive |
KR102048765B1 (ko) * | 2013-01-15 | 2020-01-22 | 삼성전자주식회사 | 메모리 시스템의 동작 방법 및 메모리 시스템 |
KR102050896B1 (ko) | 2013-02-19 | 2019-12-02 | 삼성전자주식회사 | 메모리 컨트롤러 및 그것의 동작 방법 |
KR102174030B1 (ko) * | 2014-05-13 | 2020-11-05 | 삼성전자주식회사 | 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 읽기 방법 |
US9939865B2 (en) * | 2014-06-13 | 2018-04-10 | Seagate Technology Llc | Selective storage resource powering for data transfer management |
KR20200099441A (ko) * | 2019-02-14 | 2020-08-24 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 이의 동작 방법 |
CN111104061A (zh) * | 2019-11-21 | 2020-05-05 | 深圳忆联信息系统有限公司 | 避免固体存储设备因异常掉电导致数据丢失的方法、装置、计算机设备及存储介质 |
KR20220034332A (ko) * | 2020-09-11 | 2022-03-18 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그 동작 방법 |
CN112216333B (zh) * | 2020-09-30 | 2024-02-06 | 深圳市宏旺微电子有限公司 | 芯片测试方法及装置 |
CN114595090A (zh) * | 2020-12-03 | 2022-06-07 | 华为技术有限公司 | 一种纠错方法及装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0944416A (ja) | 1995-08-03 | 1997-02-14 | Shinko Electric Co Ltd | コンピュータによるデータ処理システムの停電時のデータ保護方法と停電時のデータ保護機能を備えたデータ処理システム |
JP2001331382A (ja) | 2000-05-19 | 2001-11-30 | Matsushita Electric Ind Co Ltd | 不揮発性メモリの管理方法および管理装置 |
US6678192B2 (en) * | 2001-11-02 | 2004-01-13 | Sandisk Corporation | Error management for writable tracking storage units |
JP4133166B2 (ja) | 2002-09-25 | 2008-08-13 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
US7568135B2 (en) * | 2006-05-15 | 2009-07-28 | Apple Inc. | Use of alternative value in cell detection |
KR100736103B1 (ko) | 2006-06-27 | 2007-07-06 | 삼성전자주식회사 | 비휘발성 메모리, 상기 비휘발성 메모리의 데이터 유효성을판단하는 장치 및 방법 |
JP5177991B2 (ja) * | 2006-10-25 | 2013-04-10 | 株式会社東芝 | 不揮発性半導体記憶装置 |
CA2678025A1 (en) | 2007-02-23 | 2008-08-28 | Pixeloptics, Inc. | Ophthalmic dynamic aperture |
US8006166B2 (en) * | 2007-06-12 | 2011-08-23 | Micron Technology, Inc. | Programming error correction code into a solid state memory device with varying bits per cell |
KR100882841B1 (ko) * | 2007-06-19 | 2009-02-10 | 삼성전자주식회사 | 읽기 디스터번스로 인한 비트 에러를 검출할 수 있는메모리 시스템 및 그것의 읽기 방법 |
KR101397549B1 (ko) * | 2007-08-16 | 2014-05-26 | 삼성전자주식회사 | 고속 프로그램이 가능한 불휘발성 반도체 메모리 시스템 및그것의 독출 방법 |
KR101425958B1 (ko) * | 2007-09-06 | 2014-08-04 | 삼성전자주식회사 | 멀티-비트 데이터를 저장하는 메모리 시스템 및 그것의읽기 방법 |
KR101466698B1 (ko) * | 2008-02-19 | 2014-11-28 | 삼성전자주식회사 | 메모리 장치 및 메모리 데이터 읽기 방법 |
KR101678909B1 (ko) * | 2009-09-17 | 2016-11-23 | 삼성전자주식회사 | 플래시 메모리 시스템 및 그것의 소거 리프레쉬 방법 |
US8473809B2 (en) * | 2009-11-20 | 2013-06-25 | Sandisk Technologies Inc. | Data coding for improved ECC efficiency |
-
2009
- 2009-10-01 KR KR1020090094047A patent/KR101603099B1/ko active IP Right Grant
-
2010
- 2010-05-05 US US12/774,340 patent/US8122295B2/en active Active
- 2010-09-02 DE DE102010037290A patent/DE102010037290A1/de not_active Withdrawn
- 2010-09-26 CN CN201010293364.5A patent/CN102033785B/zh active Active
- 2010-09-29 TW TW099133069A patent/TWI515742B/zh active
- 2010-10-01 JP JP2010223992A patent/JP5678302B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
CN102033785B (zh) | 2016-05-25 |
CN102033785A (zh) | 2011-04-27 |
KR101603099B1 (ko) | 2016-03-28 |
US20110083039A1 (en) | 2011-04-07 |
TW201129982A (en) | 2011-09-01 |
US8122295B2 (en) | 2012-02-21 |
KR20110036398A (ko) | 2011-04-07 |
DE102010037290A1 (de) | 2011-04-28 |
TWI515742B (zh) | 2016-01-01 |
JP2011076706A (ja) | 2011-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5678302B2 (ja) | 不安定メモリセル散布を検出するメモリ・システム及びその検出方法 | |
US8909982B2 (en) | System and method for detecting copyback programming problems | |
US8271515B2 (en) | System and method for providing copyback data integrity in a non-volatile memory system | |
US9836392B2 (en) | Storage control apparatus to control pre-processing operations | |
US8621266B2 (en) | Nonvolatile memory system and related method of performing erase refresh operation | |
TWI419308B (zh) | 半導體儲存裝置、非揮發性半導體記憶體測試方法、及媒體 | |
JP5138319B2 (ja) | メモリーシステム及び該動作方法。 | |
JP5376872B2 (ja) | マルチ−ビットデータを格納するメモリシステム及びその読み出し方法 | |
KR102381218B1 (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
US7613982B2 (en) | Data processing apparatus and method for flash memory | |
US10613943B2 (en) | Method and system for improving open block data reliability | |
US20160118132A1 (en) | Low Impact Read Disturb Handling | |
US20100002506A1 (en) | Memory device and memory programming method | |
KR20170120741A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
US10210041B2 (en) | Systems and methods for low latency copy operations in non-volatile memory | |
KR20110097446A (ko) | 메모리 시스템 및 그것의 데이터 처리 방법 | |
JP2009037619A (ja) | メモリシステム及びその読み出し方法 | |
US20210034251A1 (en) | Memory controllers for performing state shaping operation, memory systems including the memory controllers, and methods of operating the same | |
US20160188213A1 (en) | Memory management method, memory storage device and memory controlling circuit unit | |
JP2012038410A (ja) | フラッシュメモリ装置及びフラッシュメモリ装置の読み取り方法 | |
TW201423757A (zh) | 記憶體修復方法、記憶體控制器與記憶體儲存裝置 | |
US8924774B2 (en) | Semiconductor memory device and method for operating the same | |
US10490234B2 (en) | Recovering from data access errors by controlling access to neighboring memory units | |
US20170235635A1 (en) | Solid state storage device and data processing method thereof | |
EP4369184A1 (en) | Storage device and method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130805 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140327 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140930 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141023 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141209 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5678302 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |