KR20130021199A - 비휘발성 메모리 소자 및 그 구동 방법 - Google Patents

비휘발성 메모리 소자 및 그 구동 방법 Download PDF

Info

Publication number
KR20130021199A
KR20130021199A KR1020110083580A KR20110083580A KR20130021199A KR 20130021199 A KR20130021199 A KR 20130021199A KR 1020110083580 A KR1020110083580 A KR 1020110083580A KR 20110083580 A KR20110083580 A KR 20110083580A KR 20130021199 A KR20130021199 A KR 20130021199A
Authority
KR
South Korea
Prior art keywords
current
reset
memory cell
voltage
unit memory
Prior art date
Application number
KR1020110083580A
Other languages
English (en)
Inventor
장만
김영배
이동수
이창범
이승렬
김창정
이명재
김경민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110083580A priority Critical patent/KR20130021199A/ko
Priority to US13/523,429 priority patent/US8947905B2/en
Publication of KR20130021199A publication Critical patent/KR20130021199A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory

Abstract

비휘발성 메모리 소자의 각 레벨에 대한 전류값 산포를 개선하기 위한 구동 방법 및 상기 구동 방법이 적용된 비휘발성 메모리 소자를 개시한다. 개시된 비휘발성 메모리 소자의 구동 방법은, 단위 셀에 리셋 전압을 인가하는 단계, 단위 셀의 리셋 전류를 읽는 단계, 리셋 전류가 제 1 전류범위 내에 있는 지를 확인하여 제 1 전류범위 내에 있지 않으면 리셋 전압을 변경하여 다시 리셋 전압을 인가하거나 또는 셋 전압을 인가한 후 다시 리셋 전압을 인가하는 단계, 리셋 전류가 제 1 전류범위 내에 있으면 현재의 리셋 전류와 직전의 셋 전류와의 차이가 제 2 전류범위 내에 있는 지를 확인하여 제 2 전류범위 내에 있지 않으면 리셋 전압를 다시 인가하거나 또는 셋 전압을 인가한 후 다시 리셋 전압을 인가하는 단계를 포함할 수 있다.

Description

비휘발성 메모리 소자 및 그 구동 방법{Nonvolatile resistive memory device and method of driving the same}
개시된 실시예들은 비휘발성 메모리 소자 및 그 구동 방법에 관한 것으로, 더욱 상세하게는 비휘발성 저항변화 메모리 소자(RRAM; resistance random access memory)의 각 레벨에 대한 전류값 산포를 개선하기 위한 구동 방법 및 상기 구동 방법이 적용된 비휘발성 저항변화 메모리 소자에 관한 것이다.
비휘발성 메모리소자로는 예를 들어, MRAM(magnetic random access memory), FRAM(ferroelectric random access memory), PRAM(phase-change random access memory) 및 ReRAM(resistive random access memory) 등이 있다. 여기서 ReRAM, 즉, 저항변화 메모리 소자는 전류/전압의 인가에 따라 저항이 변화하는 특성을 이용하여 데이터를 저장하는 메모리 소자이다.
예를 들어, TaOx와 같은 저항변화 물질에 셋 전압(set voltage)이 인가되면 저항변화 물질의 저항이 낮아지는데, 통상적으로 이때를 온(ON) 상태라고 부른다. 또한, 저항변화 물질에 리셋 전압(reset voltage)이 인가되면 저항변화 물질의 저항이 높아지는데, 통상적으로 이때를 오프(OFF) 상태라고 부른다. 저항변화 메모리 소자는 이러한 온 상태와 오프 상태 사이의 스위칭을 이용하여 데이터를 저장할 수 있다. 한편, 기록된 데이터를 읽을 때는 저항변화 물질의 저항을 변화시키지 않는 읽기 전압(read voltage)을 저항변화 물질에 인가할 수 있다. 저항변화 메모리 소자의 단위 메모리 셀은 이러한 저항변화 물질층을 포함하는 스토리지 노드(storage node)와 스토리지 노드에 전기 신호를 인가하는 스위칭 소자를 포함한다. 스위칭 소자는 저항변화 물질에 상술한 셋 전압, 리셋 전압 또는 읽기 전압과 같은 다양한 전압을 인가하는 역할을 할 수 있다.
최근에는 단위 메모리 셀 내의 저항변화 물질 및 그 구조를 개선하여, 단일 비트의 정보뿐만 아니라 2비트 이상의 정보를 저장할 수 있는 멀티 레벨 셀(MLC; multi level cell)이 개발되고 있다. 예를 들어, 2비트의 정보를 기억할 수 있는 멀티 레벨 셀의 경우, 하나의 셋 상태(레벨 "00")와 3개의 리셋 상태(레벨 "01", "10", "11")를 갖는다. 3개의 리셋 상태는 각각 상이한 리셋 전압을 가지며, 각각의 리셋 상태에서 저항변화 물질은 각각 다른 저항을 갖는다. 따라서 각 레벨에서 저항변화 물질과 전극 사이에 흐르는 전류가 달라지므로, 이러한 전류값을 측정함으로써 메모리 셀에 저장된 데이터를 읽을 수 있다.
비휘발성 메모리 소자의 각 레벨에 대한 전류값 산포를 개선하기 위한 구동 방법을 제공한다.
또한, 전류값 산포가 개선된 비휘발성 메모리 소자를 제공한다.
본 발명의 일 실시예에 따르면, 단위 메모리 셀에 제 1 리셋 전압을 인가하고 현재의 리셋 전류를 읽는 단계; 현재의 리셋 전류와 직전 사이클의 셋 전류를 비교하는 단계; 현재 리셋 전류와 직전 셋 전류의 차이가 미리 정해진 최저값보다 작으면, 단위 메모리 셀에 제 2 리셋 전압을 인가하는 단계; 및 현재 리셋 전류와 직전 셋 전류의 차이가 미리 정해진 최고값보다 크면, 단위 메모리 셀에 셋 전압을 인가하여 셋 상태로 스위칭한 후, 다시 제 1 리셋 전압을 인가하는 단계;를 포함하는 비휘발성 메모리 소자의 구동 방법이 제공된다.
상기 비휘발성 메모리 소자의 구동 방법은, 현재 리셋 전류와 직전 셋 전류의 차이가 미리 정해진 전류값 범위 내에 있으면, 단위 메모리 셀에 셋 전압을 인가하고 셋 전류를 읽는 다음의 사이클을 계속하는 단계를 더 포함할 수 있다.
일 실시예에서, 상기 단위 메모리 셀은 멀티 레벨 셀이며, 상기 비휘발성 메모리 소자의 구동 방법은 상기 단위 메모리 셀에 제 1 리셋 전압을 인가하고 현재의 리셋 전류를 읽는 단계와 상기 현재의 리셋 전류와 직전 사이클의 셋 전류를 비교하는 단계 사이에, 상기 단위 메모리 셀이 원하는 레벨 상태로 스위칭되었는 지를 결정하는 단계를 더 포함할 수 있다.
상기 단위 메모리 셀에 제 1 리셋 전압을 인가하고 현재의 리셋 전류를 읽는 단계에서, 제 1 리셋 전압은 스위칭될 레벨 상태에 따라 서로 다른 3개의 제 1 리셋 전압 중에서 어느 하나가 선택될 수 있다.
상기 단위 메모리 셀이 원하는 레벨 상태로 스위칭되었는 지를 결정하는 단계는, 현재의 리셋 전류가 원하는 레벨 상태에 대응하는 전류값 범위 내에 있는 지를 확인하는 단계를 포함할 수 있다.
상기 비휘발성 메모리 소자의 구동 방법은, 현재의 리셋 전류가 원하는 레벨 상태에 대응하는 전류값 범위를 초과하면, 제 1 리셋 전압을 제 3 리셋 전압으로 변경하여 상기 단위 메모리 셀에 변경된 제 3 리셋 전압을 인가하는 단계를 더 포함할 수 있다.
예를 들어, 상기 제 3 리셋 전압은 제 1 리셋 전압과 같거나 그보다 작을 수 있다.
상기 비휘발성 메모리 소자의 구동 방법은, 현재의 리셋 전류가 원하는 레벨 상태에 대응하는 전류값 범위보다 작으면, 상기 단위 메모리 셀에 셋 전압을 인가하여 셋 상태로 스위칭한 후, 다시 제 1 리셋 전압을 인가하는 단계;를 포함할 수 있다.
일 실시예에서, 상기 단위 메모리 셀은 멀티 레벨 셀이며, 상기 현재의 리셋 전류와 직전 사이클의 셋 전류를 비교하는 단계는, 상기 현재 리셋 전류와 직전 셋 전류의 차이가 스위칭될 레벨 상태에 따라 서로 다른 3개의 미리 정해진 전류값 범위 중 어느 하나의 범위 내에 있는 지를 확인하는 단계를 포함할 수 있다.
예를 들어, 상기 직전 사이클의 셋 전류는 직전의 셋 사이클에서 읽은 후 버퍼 내에 저장될 수 있다.
예를 들어, 상기 제 2 리셋 전압은 제 1 리셋 전압과 같거나 그보다 작을 수 있다.
또한, 본 발명의 다른 유형에 따르면, 단위 메모리 셀에 제 1 셋 전압을 인가하고 현재의 셋 전류를 읽는 단계; 현재의 셋 전류와 직전 사이클의 리셋 전류를 비교하는 단계; 현재 셋 전류와 직전 리셋 전류의 차이가 미리 정해진 최저값보다 작으면, 단위 메모리 셀에 제 2 셋 전압을 인가하는 단계; 및 현재 셋 전류와 직전 리셋 전류의 차이가 미리 정해진 최고값보다 크면, 단위 메모리 셀에 리셋 전압을 인가하여 리셋 상태로 스위칭한 후, 다시 제 1 셋 전압을 인가하는 단계;를 포함하는 비휘발성 메모리 소자의 구동 방법이 제공될 수 있다.
상기 비휘발성 메모리 소자의 구동 방법은, 현재 셋 전류와 직전 리셋 전류의 차이가 미리 정해진 전류값 범위 내에 있으면, 단위 메모리 셀에 리셋 전압을 인가하고 리셋 전류를 읽는 다음의 사이클을 계속하는 단계를 더 포함할 수 있다.
일 실시예에서, 상기 단위 메모리 셀은 멀티 레벨 셀이며, 상기 현재의 셋 전류와 직전 사이클의 리셋 전류를 비교하는 단계는, 상기 현재 셋 전류와 직전 리셋 전류의 차이가 직전 사이클의 레벨 상태에 따라 서로 다른 3개의 미리 정해진 전류값 범위 중 어느 하나의 범위 내에 있는 지를 확인하는 단계를 포함할 수 있다.
예를 들어, 상기 제 2 셋 전압은 제 1 셋 전압과 같거나 그보다 작을 수 있다.
예를 들어, 상기 직전 사이클의 리셋 전류는 직전의 리셋 사이클에서 읽은 후 버퍼 내에 저장될 수 있다.
한편, 본 발명의 또 다른 유형에 따르면, 행과 열을 따라 매트릭스 형태로 배열된 다수의 단위 메모리 셀들을 갖는 메모리 셀 어레이; 상기 메모리 셀 어레이 내의 단위 메모리 셀들을 한 행씩 순차적으로 활성화시키는 로우 디코더; 상기 메모리 셀 어레이 내의 단위 메모리 셀들을 한 열씩 순차적으로 활성화시키는 컬럼 디코더; 상기 컬럼 디코더로부터 출력된 전류값을 증폭시키는 감지 증폭기; 상기 감지 증폭기로부터 증폭된 직전 사이클의 전류값을 저장하는 버퍼; 상기 버퍼에 저장된 직전 사이클의 전류값과 상기 감지 증폭기로부터 출력되는 현재의 전류값을 비교하는 비교기; 상기 로우 디코더와 컬럼 디코더를 통해 활성화된 단위 메모리 셀에 셋/리셋 전압을 인가하는 기록 회로; 및 상기 버퍼, 비교기 및 기록 회로의 동작을 제어하는 제어 회로;를 포함하는 비휘발성 메모리 소자가 제공될 수 있다.
예를 들어, 상기 버퍼는 상기 제어 회로의 제어에 따라, 직전 사이클에서 저장된 전류값을 상기 비교기에 제공하는 동시에, 다음 사이클에서의 비교를 위해 상기 감지 증폭기로부터 제공되는 현재의 전류값을 저장할 수 있다.
상기 비교기는 상기 버퍼로부터 제공된 직전 사이클의 전류값과 상기 감지 증폭기로부터 제공되는 현재의 전류값을 비교하여, 그 결과를 상기 제어 회로에 제공할 수 있다.
리셋 동작을 수행하는 동안, 상기 제어 회로는, 상기 비교기에서 비교된 현재의 리셋 전류와 직전 사이클의 셋 전류의 차이가 미리 정해진 최저값보다 작으면, 상기 기록 회로를 제어하여 단위 메모리 셀에 리셋 전압을 다시 인가하는 단계; 및 상기 비교기에서 비교된 현재 리셋 전류와 직전 사이클의 셋 전류의 차이가 미리 정해진 최고값보다 크면, 상기 기록 회로를 제어하여 단위 메모리 셀에 셋 전압을 인가한 후 다시 리셋 전압을 인가하는 단계;를 수행할 수 있다.
셋 동작을 수행하는 동안, 상기 제어 회로는, 상기 비교기에서 비교된 현재의 셋 전류와 직전 사이클의 리셋 전류의 차이가 미리 정해진 최저값보다 작으면, 상기 기록 회로를 제어하여 단위 메모리 셀에 셋 전압을 다시 인가하는 단계; 및 상기 비교기에서 비교된 현재 셋 전류와 직전 사이클의 리셋 전류의 차이가 미리 정해진 최고값보다 크면, 상기 기록 회로를 제어하여 단위 메모리 셀에 리셋 전압을 인가한 후 다시 셋 전압을 인가하는 단계;를 수행할 수 있다.
예를 들어, 상기 기록 회로는 상기 메모리 셀 어레이에 대한 데이터 기입, 판독 및 소거를 위한 복수 유형의 펄스들을 발생시켜 상기 로우 디코더와 컬럼 디코더에 각각 제공하는 펄스 발생기를 포함할 수 있다.
개시된 실시예들에 따르면, 비휘발성 메모리 소자의 리셋 전류값의 산포를 감소시킴으로써 셋 상태와 리셋 상태의 구별이 용이하여 안정적인 소자 동작을 확보할 수 있다. 특히, 멀티 레벨 셀에서, 각 레벨들에 대한 다수의 리셋 전류값들의 산포를 감소시킴으로써, 이웃 레벨들 사이의 구별이 용이하게 될 수 있다.
도 1은 단일 레벨 셀(single-level cell; SLC)을 갖는 비휘발성 메모리 소자에서 일 실시예에 따른 일련의 리셋(RESET) 동작을 개념적으로 보이는 그래프이다.
도 2는 멀티 레벨 셀(multi level cell; MLC)을 갖는 비휘발성 메모리 소자에서 일 실시예에 따른 일련의 리셋 동작을 개념적으로 보이는 그래프이다.
도 3은 일 실시예에 따른 리셋 동작의 수행 과정을 보다 상세히 보이는 흐름도이다.
도 4는 도 3에 도시된 흐름도에 따라 리셋 동작을 수행하는 과정을 예시적으로 보이는 그래프이다.
도 5는 비휘발성 메모리 소자에서 일 실시예에 따른 일련의 셋(SET) 동작을 개념적으로 보이는 그래프이다.
도 6은 일 실시예에 따른 셋 동작의 수행 과정을 보다 상세히 보이는 흐름도이다.
도 7 및 도 8은 단일 레벨 셀을 갖는 비휘발성 메모리 소자에서 본 실시예들에 따른 셋/리셋 동작이 적용되지 않은 경우(도 7)와 적용된 경우(도 8)를 비교하여 보이는 그래프이다.
도 9 내지 도 11은 멀티 레벨 셀을 갖는 비휘발성 메모리 소자에서 본 실시예들에 따른 셋/리셋 동작이 적용되지 않은 경우(도 9)와 적용된 경우(도 10 및 도 11)를 비교하여 보이는 그래프이다.
도 12는 본 실시예들에 따른 셋/리셋 동작을 구현하기 위한 비휘발성 메모리 소자의 구조를 개략적으로 보이는 블록도이다.
이하, 첨부된 도면들을 참조하여, 비휘발성 메모리 소자 및 그 구동 방법에 대해 상세하게 설명한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다.
비휘발성 메모리 소자, 그 중에서도 특히 저항변화 메모리 소자(ReRAM)는 일반적으로 다양한 전이 금속(transition metal)을 포함하는 이성분계 산화물(binary oxide)을 저항변화 물질로서 이용한다. 이러한 비휘발성 메모리 소자의 동작은 리셋(Reset)→읽기(Read)→셋(Set)→읽기(Read)를 반복하는 방식으로 이루어질 수 있다. 또한, 각각의 리셋(Reset), 읽기(Read), 셋(Set) 동작은 그에 해당하는 펄스 신호(전압)를 저항변화 물질에 인가함으로써 구현될 수 있다. 따라서, 비휘발성 메모리 소자의 동작은 리셋(Reset), 읽기(Read), 셋(Set)에 해당하는 펄스 신호를 저항변화 물질에 반복적으로 인가함으로써 이루어진다고 볼 수 있다.
비휘발성 메모리 소자의 신뢰성은 이러한 반복되는 펄스 사이클에서 얻어지는 ON/OFF 전류값의 산포에 의해 주로 결정될 수 있다. 여기서, ON 전류값은 셋 전압의 인가 후에 저항변화 물질에 읽기 전압을 인가하였을 때의 전류값(이하, ISET)이며, OFF 전류값은 리셋 전압의 인가 후에 저항변화 물질에 읽기 전압을 인가하였을 때의 전류값(이하, IRESET)이다. 전류값의 산포 특성은, 단일 레벨 셀(SLC)의 경우 "0"과 "1"을 구분하기 위한 중요한 요소이며, 멀티 레벨 셀(MLC)의 경우 "00", "01", "10", "11"을 구분하기 위한 요소이다. 따라서, 각각의 레벨에 대한 전류값의 산포를 억제하여 각각의 레벨에서 가능한 일정한 전류값을 갖도록 하는 것이 비휘발성 메모리 소자의 신뢰성 향상에 유리하다.
이러한 전류값의 산포를 개선하기 위하여, 본 실시예에서는 각 레벨의 전류값이 특정 범위를 만족할 때까지 리셋 전압 또는 셋 전압을 추가적으로 인가한다. 예를 들어, 도 1은 단일 레벨 셀(SLC)을 갖는 비휘발성 메모리 소자에서 일련의 리셋 동작을 개념적으로 보이는 그래프이다. 도 1을 참조하면, 비휘발성 메모리 소자는 반복되는 펄스 사이클에 의해 ON 상태와 OFF 상태 사이에서 스위칭되고 있다. 이때, 본 실시예에 따르면, ON 상태에서 저항변화 물질에 리셋 전압(VRESET)을 인가하여 OFF 상태로 스위칭한 후, OFF 상태의 전류값을 읽는다. 만약 전류값이 원하는 특정 범위 내에 있으면 다음 사이클 동작을 수행한다(② Pass).
그러나, 전류값이 특정 범위보다 크다면 리셋 전압을 다시 인가한다(① VRESET 추가). 이 경우, 다시 인가되는 리셋 전압은 원래의 리셋 전압(VRESET)과 같거나 또는 그보다는 작을 수도 있다. 저항변화 물질의 현재 저항이 목표 저항보다 조금 낮은 상태이므로, 원래의 리셋 전압보다 약간 작은 리셋 전압을 저항변화 물질에 인가하더라도 저항변화 물질의 저항는 목표 저항에 가깝게 변할 수 있다. 반면, 전류값이 특정 범위보다 작다면 셋 전압을 인가하여 ON 상태로 전환한 후 다시 리셋 전압을 인가한다(③ VSET+VRESET 추가). 이 경우, 저항변화 물질의 현재 저항이 목표 저항보다 더 높아진 상태이므로, 여기서 다시 인가되는 셋 전압은 원래의 셋 전압(VSET)과 같거나 그보보다 클 수도 있다. 이러한 방식으로 전류값이 원하는 범위 내에 들어올 때까지, ① VRESET 추가 또는 ③ VSET+VRESET 추가 동작을 반복할 수 있다.
후술하겠지만, 본 실시예에 따르면, 전류값이 특정 범위를 만족하는 지를 판단할 때, 직전 사이클의 전류값과 비교할 수 있다. 예를 들어, 리셋 동작을 수행하고 있다면 직전의 ON 상태에서의 전류값 ISET과 현재의 OFF 상태에서의 전류값 IRESET을 비교할 수 있으며, 셋 동작을 수행하고 있다면 직전의 IRESET과 현재의 ISET을 비교할 수 있다.
한편, 도 2는 멀티 레벨 셀(MLC)을 갖는 비휘발성 메모리 소자에서 일련의 리셋 동작을 개념적으로 보이는 그래프이다. 도 2를 참조하면, "00"의 정보를 기록하고 있는 ON 상태로부터 리셋 전압의 크기에 따라 3개의 OFF 상태 중 어느 하나의 상태(예를 들어, "01"의 정보를 기록하는 OFF1 상태, "10"의 정보를 기록하는 OFF2 상태, "11"의 정보를 기록하는 OFF3 상태)로 스위칭될 수 있으며, 그 후 셋 전압의 인가에 의해 다시 ON 상태로 스위칭될 수 있다. 상술한 단일 레벨 셀의 동작과 마찬가지로, 이러한 반복되는 펄스 사이클에서, 전류값이 특정 범위에 내에 들어올 때까지 VRESET 추가 또는 VSET+VRESET 추가 동작을 반복할 수 있다. 예를 들어, OFF1 상태로 스위칭하고자 하는 경우, 측정된 IRESET1이 원하는 범위 내에 있다면 다음 사이클의 동작을 수행한다. 그러나, 측정된 IRESET1이 원하는 범위보다 크다면 VRESET1을 다시 인가하고, 원하는 범위보다 작다면 VSET의 인가 후에 다시 VRESET1을 다시 인가할 수 있다.
도 3은 상술한 일 실시예에 따른 리셋 동작의 수행 과정을 보다 상세히 보이는 흐름도이며, 도 4는 도 3에 도시된 흐름도에 따라 n번째 리셋 사이클을 수행하는 과정을 예시적으로 보이는 그래프이다. 도 3을 참조하면, 먼저 단위 메모리 셀 내의 저항변화 물질에 리셋 전압(VRESET)을 인가한다(S10). 만약, 단위 메모리 셀이 단일 레벨 셀이라면 리셋 전압은 고정되어 있지만, 멀티 레벨 셀이라면 3개의 OFF 상태 중에서 이동하고자 하는 특정 OFF 상태에 따라 3개의 상이한 리셋 전압 중에서 하나가 선택되어 인가될 수 있다. 예컨대, "01"을 기록하는 OFF1 상태로 이동하고자 하는 경우에는 제 1 리셋 전압(VRESET1)을 인가하며, "10"을 기록하는 OFF2 상태로 이동하고자 하는 경우에는 제 1 리셋 전압(VRESET1)보다 큰 제 2 리셋 전압(VRESET2)을 인가하고, "11"을 기록하는 OFF3 상태로 이동하고자 하는 경우에는 제 2 리셋 전압(VRESET2)보다 큰 제 3 리셋 전압(VRESET3)을 인가할 수 있다.
다음으로, 단위 메모리 셀로부터 현재의 리셋 전류값(IRESET)을 읽는다(S11). 그런 후, 단위 메모리 셀이 원하는 레벨 상태로 스위칭되었는 지를 결정하기 위하여, 단위 메모리 셀로부터 읽은 현재의 리셋 전류값(IRESET)이 원하는 레벨에 맞는 제 1 전류값 범위 내에 있는 지를 확인한다(S12). 제 1 전류값 범위는 3개의 OFF 상태, OFF1, OFF2, 및 OFF3에 따라 달라질 수 있다. 예를 들어, 현재의 리셋 전류값(IRESET)이 제 1 전류값 범위의 상한인 제 1 상한값보다 크다면, 리셋 전압을 변경한 후(S13), 단위 메모리 셀에 변경된 리셋 전압을 인가한다(S14). 도 4를 참조하면, 단위 메모리 셀이 n-1번째 사이클의 셋 상태로부터 n번째 사이클의 리셋 상태로 스위칭될 때, A로 표시된 상태로 스위칭되었다면, 적어도 D, E, F로 표시된 상태 중에서 하나의 상태로 스위칭되도록 리셋 전압을 조절하여 다시 인가한다. 여기서, 저항변화 물질의 현재 저항이 목표 저항보다 조금 낮은 상태이므로, 단계(S13)에서 조절된 리셋 전압은 단계(S10)에서 인가된 원래의 리셋 전압(VRESET)(즉, 리셋 동작시 최초 인가되는 리셋 전압)과 같거나 그보다는 작을 수 있다. 예를 들어, 현재의 리셋 전류값(IRESET)과 제 1 상한값과의 차이에 따라, 저항변화 물질에 인가되는 전압의 값이 결정될 수 있다.
반면, 측정된 현재의 리셋 전류값(IRESET)이 제 1 전류값 범위의 하한인 제 1 하한값보다 작다면, 다시 리셋 전압을 인가하더라도 리셋 전류값(IRESET)이 더 높아지지는 않는다. 따라서, 셋 전압을 인가하여 단위 메모리 셀을 일단 셋 상태로 스위칭한 후(S15), 리셋 전압을 다시 인가한다(S10). 예를 들어, 도 4를 참조하면, 셀이 n-1번째 사이클의 셋 상태로부터 n번째 사이클의 리셋 상태로 스위칭될 때, B로 표시된 상태로 스위칭되었다면, 셋 전압을 인가하여 C로 표시된 상태로 스위칭한 후에, 다시 리셋 전압을 인가한다. 여기서, 저항변화 물질의 현재 저항이 목표 저항보다 더 높아진 상태이므로, 단계(S15)에서 인가되는 셋 전압은 원래의 셋 전압(VSET)(즉, 셋 동작시 최초 인가되는 셋 전압)과 같거나 그보다 더 클 수도 있다. 예를 들어, 단계(S15)에서 인가되는 셋 전압은 리셋 전류값(IRESET)과 제 1 하한값과의 차이에 따라 결정될 수 있다.
이러한 방식으로 단위 메모리 셀이 적어도 D, E, F로 표시된 상태 중에서 하나의 상태로 스위칭될 때까지 상술한 단계(S10, S11, S12, S13, S14, S15)들을 반복할 수 있다. 여기서, 메모리 셀의 상태가 원하는 레벨에 도달하였는 지를 결정하는 상술한 단계들은 메모리 셀이 멀티 레벨 셀인 경우에만 적용될 수 있다. 따라서, 메모리 셀이 단일 레벨 셀인 경우에는, 단계(S12~S15)는 생략될 수도 있다. 한편, 제 1 전류값 범위, 제 1 상한값 및 제 1 하한값은 비휘발성 메모리 소자의 구조 및 재료에 따라 달라질 수 있으며, 측정을 통해 미리 정해진 값일 수 있다.
메모리 셀의 상태가 원하는 레벨에 도달하였는 지를 결정한 후에는, 산포를 개선하여 인접 레벨과의 구분을 더욱 확실하게 하기 위하여, 현재의 리셋 전류값(IRESET)이 제 1 전류값 범위보다 더 좁은 다른 전류값 범위 내에 있는 지를 확인할 수 있다. 이를 위해, 본 실시예에서는 현재의 리셋 전류값(IRESET)과 직전의 셋 상태에서의 셋 전류값(ISET)을 비교한다(S16). 그 결과, 현재의 리셋 전류값(IRESET)과 직전의 셋 전류값(ISET)의 차이가 제 2 전류값 범위 내에 있다면, 메모리 셀이 정확하게 스위칭된 것으로 판단한다. 직전의 셋 전류값(ISET)은 예를 들어 직전의 셋 사이클에서 읽은 후 비휘발성 메모리 소자의 버퍼 내에 저장될 수 있다.
만약 현재의 리셋 전류값(IRESET)과 직전의 셋 전류값(ISET)의 차 |IRESET - ISET|가 제 2 전류값 범위의 하한인 제 2 하한값보다 작다면(예컨대, 도 4에서 D로 표시된 상태), 현재의 리셋 전류값(IRESET)과 직전의 셋 전류값(ISET)의 차 |IRESET - ISET|가 제 2 전류값 범위 내에 들 때(예컨대, 도 4에서 E로 표시된 상태)까지 메모리 셀에 리셋 전압을 다시 인가하고(S17), 변화된 현재의 리셋 전류값(IRESET)을 다시 확인한다(S18). 여기서, 단계(S17)에서 인가되는 리셋 전압은 단계(S10)에서 인가되는 원래의 리셋 전압과 같거나 그보다 작을 수도 있다. 다만, 단계(S17)에서 리셋 전압이 조절되는 폭은 레벨 결정을 위한 단계(S13)에서 리셋 전압이 조절되는 폭보다는 작을 수 있다.
또한, 만약 현재의 리셋 전류값(IRESET)과 직전의 셋 전류값(ISET)의 차 |IRESET - ISET|가 제 2 전류값 범위의 상한인 제 2 상한값보다 크다면(예를 들어, 도 4에서 F로 표시된 상태), 다시 리셋 전압을 인가하더라도 리셋 전류값(IRESET)이 더 높아지지는 않는다. 따라서, 셋 전압을 인가하여 메모리 셀을 일단 셋 상태(도 4에서 G로 표시된 상태)로 스위칭한 후, 현재의 리셋 전류값(IRESET)과 직전의 셋 전류값(ISET)의 차 |IRESET - ISET|가 제 2 전류값 범위 내에 들어오도록(예를 들어, 도 4에서 H로 표시된 상태) 메모리 셀에 리셋 전압을 다시 인가하고(S19), 변화된 현재의 리셋 전류값(IRESET)을 다시 확인한다(S20). 여기서도, 단계(S19)에서 인가되는 셋 전압은 원래의 셋 전압(VSET)(즉, 셋 동작시 최초 인가되는 셋 전압)과 같거나 그보다 더 클 수도 있다.
멀티 레벨 셀의 경우, 상기 제 2 전류값 범위의 상한값과 하한값은 3개의 OFF 상태 각각에 대해 상이할 수 있다. 예를 들어, OFF1 상태에 대한 제 2 전류값 범위의 상한값과 하한값은 OFF2 상태에 대한 제 2 전류값 범위의 상한값과 하한값보다 작을 수 있으며, OFF2 상태에 대한 제 2 전류값 범위의 상한값과 하한값은 OFF3 상태에 대한 제 2 전류값 범위의 상한값과 하한값보다 작을 수 있다. 한편, 제 2 전류값 범위, 제 2 상한값 및 제 2 하한값도 역시 비휘발성 메모리 소자의 구조 및 재료에 따라 달라질 수 있으며, 측정을 통해 미리 정해진 값일 수 있다.
그런 후에는, 다음의 n+1번째 사이클에 따라 메모리 셀에 셋 전압을 인가하고(S21), 메모리 셀로부터 셋 전류값(ISET)을 읽는 다음의 사이클 단계(S22)가 계속될 수 있다.
상술한 본 실시예의 원리는 리셋 동작뿐만 아니라 셋 동작에도 동일하게 적용될 수 있다. 도 5는 비휘발성 메모리 소자에서 일 실시예에 따른 일련의 셋(SET) 동작을 개념적으로 보이는 그래프이다. 도 5를 참조하면, 비휘발성 메모리 소자는 반복되는 펄스 사이클에 의해 OFF 상태와 ON 상태 사이에서 스위칭되고 있다. 이때, 본 실시예에 따르면, OFF 상태에서 저항변화 물질에 셋 전압(VSET)을 인가하여 ON 상태로 스위칭한 후, ON 상태의 전류값을 읽는다. 만약 전류값이 원하는 특정 범위 내에 있으면 다음 사이클의 동작을 수행한다(② Pass).
그러나, 전류값이 특정 범위보다 작다면 셋 전압을 다시 인가한다(① VSET 추가). 여기서, 저항변화 물질의 현재 저항은 목표 저항보다 약간 높은 상태이므로, 다시 인가되는 셋 전압은 원래의 셋 전압(VSET)과 같거나 그보다 작을 수도 있다. 예를 들어, 현재의 전류값과 목표 전류값과의 차이에 따라, 상기 다시 인가되는 셋 전압의 값이 결정될 수 있다. 또한, 전류값이 특정 범위보다 크다면 리셋 전압을 인가하여 OFF 상태로 전환한 후, 다시 셋 전압을 인가한다(③ VRESET+VSET 추가). 이 경우, 저항변화 물질의 현재 저항이 많이 낮아진 상태이므로, 다시 인가되는 리셋 전압은 원래의 리셋 전압(VRESET)(즉, 리셋 동작시 최초 인가되는 리셋 전압)과 같거나 그보다 더 커질 수 있다. 위와 같이 전류값이 원하는 범위 내에 들어올 때까지 VSET 추가 또는 VRESET+VSET 추가 동작을 반복할 수 있다.
도 6은 상술한 실시예에 따른 셋 동작의 수행 과정을 보다 상세히 보이는 흐름도이다. 도 6을 참조하면, 먼저 메모리 셀 내의 저항변화 물질에 셋 전압(VSET)을 인가한다(S30). 그리고, 메모리 셀로부터 현재의 셋 전류값(ISET)을 읽는다(S31). 그런 후, 산포를 개선하여 인접 레벨과의 구분을 확실하게 하기 위하여, 현재의 셋 전류값(ISET)이 소정의 전류값 범위 내에 있는 지를 확인할 수 있다. 이를 위해, 본 실시예에서는 현재의 셋 전류값(ISET)과 직전의 리셋 상태에서의 리셋 전류값(IRESET)을 비교한다(S32). 그 결과, 현재의 셋 전류값(ISET)과 직전의 리셋 전류값(IRESET)의 차이가 제 3 전류값 범위 내에 있다면, 메모리 셀이 정확하게 셋 상태로 스위칭된 것으로 판단한다. 직전의 리셋 전류값(IRESET)은 예를 들어 직전의 리셋 사이클에서 읽은 후 비휘발성 메모리 소자의 버퍼 내에 저장될 수 있다.
현재의 셋 전류값(ISET)과 직전의 리셋 전류값(IRESET)의 차 |ISET - IRESET|가 제 3 전류값 범위의 하한인 제 3 하한값보다 작다면, 셋 전압을 변경한 후(S33), 단위 메모리 셀에 변경된 셋 전압을 다시 인가한다(S34). 여기서, 저항변화 물질의 현재 저항은 목표 저항보다 약간 높은 상태이므로, 다시 인가되는 셋 전압은 원래의 셋 전압(VSET)(즉, 셋 동작시 최초로 인가되는 셋 전압)과 같거나 그보다 작아질 수도 있다. 예를 들어, 현재의 전류값과 목표 전류값과의 차이에 따라, 상기 다시 인가되는 셋 전압의 값이 결정될 수도 있다. 현재의 셋 전류값(ISET)과 직전의 리셋 전류값(IRESET)의 차 |ISET - IRESET|가 제 3 전류값 범위 내에 들 때까지, 상술한 단계(S31~S34)를 반복할 수 있다.
또한, 현재의 셋 전류값(ISET)과 직전의 리셋 전류값(IRESET)의 차 |ISET - IRESET|가 제 3 전류값 범위의 상한인 제 3 상한값보다 크다면, 다시 셋 전압을 인가하더라도 셋 전류값(ISET)이 더 낮아지지는 않는다. 따라서, 리셋 전압을 인가하여 메모리 셀을 일단 리셋 상태로 스위칭한 후(S35), 현재의 셋 전류값(ISET)과 직전의 리셋 전류값(IRESET)의 차 |ISET - IRESET|가 제 3 전류값 범위 내에 들어오도록 메모리 셀에 셋 전압을 다시 인가한다(S30). 여기서, 저항변화 물질의 현재 저항이 많이 낮아진 상태이므로, 다시 인가되는 리셋 전압은 원래의 리셋 전압(VRESET)(즉, 리셋 동작시 최초 인가되는 리셋 전압)과 같거나 그보다 더 커질 수 있다.
상술한 단계를 통해, 현재의 셋 전류값(ISET)과 직전의 리셋 전류값(IRESET)의 차 |ISET - IRESET|가 제 3 전류값 범위 내에 들게 되면, 다음의 사이클에 따라 메모리 셀에 리셋 전압을 인가하고(S36), 메모리 셀로부터 리셋 전류값(IRESET)을 읽는 다음의 사이클 단계(S37)가 계속될 수 있다.
멀티 레벨 셀의 경우, 상기 제 3 전류값 범위의 상한값과 하한값은 직전의 리셋 상태에 따라 달라질 수 있다. 예를 들어, 직전에 OFF1 상태에 있을 경우의 제 3 전류값 범위의 상한값과 하한값은 직전에 OFF2 상태에 있을 경우의 제 3 전류값 범위의 상한값과 하한값보다 작을 수 있으며, 직전에 OFF2 상태에 있을 경우의 제 3 전류값 범위의 상한값과 하한값은 직전에 OFF3 상태에 있을 경우의 제 3 전류값 범위의 상한값과 하한값보다 작을 수 있다. 한편, 제 3 전류값 범위, 제 3 상한값 및 제 3 하한값도 역시 비휘발성 메모리 소자의 구조 및 재료에 따라 달라질 수 있으며, 측정을 통해 미리 정해진 값일 수 있다. 또한, 동일 레벨에 대해 제 3 전류값 범위와 제 2 전류값 범위는 동일하게 설정될 수도 있다. 예를 들어, 셋 상태에서 "10" 레벨로 리셋될 때의 제 2 전류값 범위와 "10" 레벨에서 "00" 상태로 셋될 때의 제 3 전류값 범위는 서로 같을 수도 있다.
최근에는, 비휘발성 메모리 소자 내의 저항변화 물질의 재료와 구조를 개선하여 ON 상태에서는 셋 전류값 ISET가 거의 산포 없이 고정되도록 하는 기술이 개발되고 있다. 그러나, 아직까지 OFF 상태에서의 리셋 전류값 IRESET의 산포는 여전히 비교적 큰 편이다. 따라서, 셋 전류값을 일정하게 고정시키는 기술과 본 실시예에 따른 구동 방법을 결합할 경우, 셋 전류값 ISET이 일정하게 고정되어 있기 때문에 셋 전류값 ISET과 비교되는 리셋 전류값 IRESET도 역시 특정 범위 내에서(예를 들어, 제 2 전류 범위 내에서) 거의 산포 없이 고정될 수 있다. 결과적으로, ON 상태와 OFF 상태에 관계 없이 전류값의 산포가 크게 개선될 수 있다.
도 7 및 도 8은 단일 레벨 셀(SLC)을 갖는 비휘발성 메모리 소자에서 본 실시예들에 따른 셋/리셋 동작이 적용되지 않은 경우(도 7)와 적용된 경우(도 8)를 비교하여 보이는 그래프이다. 셋과 리셋을 반복하는, 도 7 및 도 8에 도시된 P/E 사이클(program/erase cycle)에서 리셋 전압은 3.5V, 셋 전압은 -3.0V이며, 각 전압의 인가 시간(펄스 폭)은 100ns였다. 본 실시예가 적용되지 않은 도 7을 참조하면, OFF 상태에서 전류값 산포가 억제되지 않아서 감지 실패(sensing fail)이 발생하기 쉽다. 반면 도 8의 그래프는, 직전의 셋 전류값 ISET과 현재의 리셋 전류값 IRESET의 차이가 log(|ISET - IRESET|) > 2.5를 만족하도록 최저값만 설정한 경우이다. 본 실시예가 적용된 도 8을 참조하면, OFF 상태에서 전류값이 점선으로 표시된 기준 전류값보다 항상 낮게 되기 때문에, 감지 실패가 거의 발생하지 않을 수 있다.
또한, 도 9 내지 도 11은 멀티 레벨 셀(MLC)을 갖는 비휘발성 메모리 소자에서 본 실시예들에 따른 셋/리셋 동작이 적용되지 않은 경우(도 9)와 적용된 경우(도 10 및 도 11)를 비교하여 보이는 그래프이다. 본 실시예가 적용되지 않은 도 9를 참조하면, 각 레벨에서의 전류값 산포로 인해 각각의 레벨을 서로 구분하기 어렵다. 특히, 도 9에서 박스로 표시된 바와 같이 "01"과 "10"은 거의 구분되지 않고 있다. 반면, 도 10의 그래프는, 예를 들어, 직전의 셋 전류값 ISET과 현재의 리셋 전류값 IRESET의 차이가 log(|ISET - IRESET|) > 2.5를 만족하도록 최저값만 설정한 경우이다. 도 9에 도시된 예와 비교하여, 레벨 간의 구분이 훨씬 용이하게 될 수 있음을 알 수 있다. 또한, 도 11의 그래프는, 3.5 > log(|ISET - IRESET|) > 2.5를 만족하도록 최저값과 최고값을 모두 설정한 경우이다. 도 11을 참조하면, 각 레벨에서 전류값의 산포가 더욱 감소하여 레벨의 구분이 더욱 용이하게 되었음을 알 수 있다.
도 12는 상술한 본 실시예들에 따른 셋/리셋 동작을 구현하기 위한 비휘발성 메모리 소자의 구조를 개략적으로 보이는 블록도이다. 도 12를 참조하면, 비휘발성 메모리 소자(100)는, 행과 열을 따라 매트릭스 형태로 배열된 다수의 단위 메모리 셀들을 갖는 메모리 셀 어레이(101), 한 행씩 순차적으로 메모리 셀 어레이(101) 내의 단위 메모리 셀들을 활성화시키는 로우 디코더(102), 한 열씩 순차적으로 메모리 셀 어레이(101) 내의 단위 메모리 셀들을 활성화시키는 컬럼 디코더(103), 상기 컬럼 디코더(103)로부터 출력되는 전류값을 증폭시키기 위한 감지 증폭기(sense AMP)(104), 상기 감지 증폭기(104)로부터 증폭된 직전 사이클의 전류값을 저장하는 버퍼(105), 상기 버퍼(105)에 저장된 직전 사이클의 전류값과 감지 증폭기(104)로부터 출력되는 현재의 전류값을 비교하는 비교기(106), 상기 로우 디코더(102)와 컬럼 디코더(103)를 통해 활성화된 단위 메모리 셀에 셋/리셋 신호를 인가하는 기록 회로(108), 및 상기 버퍼(105), 비교기(106)및 기록 회로(108)의 동작을 제어하는 제어 회로(107)를 포함할 수 있다. 또한, 기록 회로(108)는 셀 어레이(101)에 대한 데이터 기입, 판독 및 소거를 위한 복수 유형의 펄스들을 발생시켜 로우 디코더(102)와 컬럼 디코더(103)에 각각 제공하는 펄스 발생기(109)를 포함할 수 있다.
예를 들어, 리셋 동작시에, 로우 디코더(102)는 메모리 셀 어레이(101)의 어느 한 행을 활성화시킨다. 그리고, 컬럼 디코더(103)는 활성화된 행 내의 단위 메모리 셀들을 한 열씩 활성화시키면서 리셋 신호를 인가하고 OFF 상태의 전류값을 읽어들일 수 있다. 리셋 신호는 기록 회로(108)의 제어에 따라 펄스 발생기(109)가 발생시킬 수 있다. 컬럼 디코더(103)에서 읽은 전류값은 감지 증폭기(104)에 의해 증폭 및 검증판독(verify read)된 후, 비교기(106)와 버퍼(105)에 제공될 수 있다. 버퍼(105)는 제어 회로(107)의 제어에 따라 직전 사이클에서 저장된 직전 전류값을 비교기(106)에 제공하는 동시에, 다음 사이클에서의 비교를 위해 현재의 전류값을 저장한다. 비교기(106)는 버퍼(105)로부터 제공된 직전 전류값과 감지 증폭기(104)로부터 제공된 현재 전류값을 비교하여, 그 결과를 제어 회로(107)에 제공할 수 있다.
제어 회로(107)는 상술한 본 실시예에 따른 구동 방법을 구현하도록 동작한다. 예를 들어, 리셋 동작에서의 비교 결과, 어느 단위 메모리 셀에서 현재의 리셋 전류값과 직전 셋 전류값과의 차이가 지나치게 크다면 기록 회로(108)를 제어하여, 그 단위 메모리 셀에 셋 전압과 리셋 전압을 순차적으로 다시 인가하도록 할 수 있다. 그리고, 어느 단위 메모리 셀에서 현재의 리셋 전류값과 직전 셋 전류값과의 차이가 지나치게 작다면, 기록 회로(108)를 제어하여 그 단위 메모리 셀에 리셋 전압을 다시 인가하도록 할 수 있다. 또한, 셋 동작에서의 비교 결과, 어느 단위 메모리 셀에서 현재의 셋 전류값과 직전 리셋 전류값과의 차이가 지나치게 크다면 기록 회로(108)를 제어하여, 그 단위 메모리 셀에 리셋 전압과 셋 전압을 순차적으로 다시 인가하도록 할 수 있다. 그리고, 어느 단위 메모리 셀에서 현재의 셋 전류값과 직전 리셋 전류값과의 차이가 지나치게 작다면, 기록 회로(108)를 제어하여 그 단위 메모리 셀에 셋 전압을 다시 인가하도록 할 수 있다.
지금까지, 본 발명의 이해를 돕기 위하여 비휘발성 메모리 소자 및 그 구동 방법에 대한 예시적인 실시예가 설명되고 첨부된 도면에 도시되었다. 그러나, 이러한 실시예는 단지 본 발명을 예시하기 위한 것이고 이를 제한하지 않는다는 점이 이해되어야 할 것이다. 그리고 본 발명은 도시되고 설명된 설명에 국한되지 않는다는 점이 이해되어야 할 것이다. 이는 다양한 다른 변형이 본 기술분야에서 통상의 지식을 가진 자에게 일어날 수 있기 때문이다.
100.....비휘발성 메모리 소자 101.....메모리 셀 어레이
102.....로우 디코더 103.....컬럼 디코더
104.....감지 증폭기 105.....버퍼
106.....비교기 107.....제어 회로
108.....기록 회로 109.....펄스 발생기

Claims (22)

  1. 단위 메모리 셀에 제 1 리셋 전압을 인가하고 현재의 리셋 전류를 읽는 단계;
    현재의 리셋 전류와 직전 사이클의 셋 전류를 비교하는 단계;
    현재 리셋 전류와 직전 셋 전류의 차이가 미리 정해진 최저값보다 작으면, 단위 메모리 셀에 제 2 리셋 전압을 인가하는 단계; 및
    현재 리셋 전류와 직전 셋 전류의 차이가 미리 정해진 최고값보다 크면, 단위 메모리 셀에 셋 전압을 인가하여 셋 상태로 스위칭한 후, 다시 제 1 리셋 전압을 인가하는 단계;를 포함하는 비휘발성 메모리 소자의 구동 방법.
  2. 제 1 항에 있어서,
    현재 리셋 전류와 직전 셋 전류의 차이가 미리 정해진 전류값 범위 내에 있으면, 단위 메모리 셀에 셋 전압을 인가하고 셋 전류를 읽는 다음의 사이클을 계속하는 단계를 더 포함하는 비휘발성 메모리 소자의 구동 방법.
  3. 제 1 항에 있어서,
    상기 단위 메모리 셀은 멀티 레벨 셀이며,
    상기 단위 메모리 셀에 제 1 리셋 전압을 인가하고 현재의 리셋 전류를 읽는 단계와 상기 현재의 리셋 전류와 직전 사이클의 셋 전류를 비교하는 단계 사이에, 상기 단위 메모리 셀이 원하는 레벨 상태로 스위칭되었는 지를 결정하는 단계를 더 포함하는 비휘발성 메모리 소자의 구동 방법.
  4. 제 3 항에 있어서,
    상기 단위 메모리 셀에 제 1 리셋 전압을 인가하고 현재의 리셋 전류를 읽는 단계에서, 제 1 리셋 전압은 스위칭될 레벨 상태에 따라 서로 다른 3개의 제 1 리셋 전압 중에서 어느 하나가 선택되는 비휘발성 메모리 소자의 구동 방법.
  5. 제 3 항에 있어서,
    상기 단위 메모리 셀이 원하는 레벨 상태로 스위칭되었는 지를 결정하는 단계는, 현재의 리셋 전류가 원하는 레벨 상태에 대응하는 전류값 범위 내에 있는 지를 확인하는 단계를 포함하는 비휘발성 메모리 소자의 구동 방법.
  6. 제 5 항에 있어서,
    현재의 리셋 전류가 원하는 레벨 상태에 대응하는 전류값 범위를 초과하면, 제 1 리셋 전압을 제 3 리셋 전압으로 변경하여 상기 단위 메모리 셀에 변경된 제 3 리셋 전압을 인가하는 단계를 더 포함하는 비휘발성 메모리 소자의 구동 방법.
  7. 제 6 항에 있어서,
    상기 제 3 리셋 전압은 제 1 리셋 전압과 같거나 그보다 작은 비휘발성 메모리 소자의 구동 방법.
  8. 제 5 항에 있어서,
    현재의 리셋 전류가 원하는 레벨 상태에 대응하는 전류값 범위보다 작으면, 상기 단위 메모리 셀에 셋 전압을 인가하여 셋 상태로 스위칭한 후, 다시 제 1 리셋 전압을 인가하는 단계;를 포함하는 비휘발성 메모리 소자의 구동 방법.
  9. 제 1 항에 있어서,
    상기 단위 메모리 셀은 멀티 레벨 셀이며,
    상기 현재의 리셋 전류와 직전 사이클의 셋 전류를 비교하는 단계는, 상기 현재 리셋 전류와 직전 셋 전류의 차이가 스위칭될 레벨 상태에 따라 서로 다른 3개의 미리 정해진 전류값 범위 중 어느 하나의 범위 내에 있는 지를 확인하는 단계를 포함하는 비휘발성 메모리 소자의 구동 방법.
  10. 제 1 항에 있어서,
    상기 직전 사이클의 셋 전류는 직전의 셋 사이클에서 읽은 후 버퍼 내에 저장되어 있는 비휘발성 메모리 소자의 구동 방법.
  11. 제 1 항에 있어서,
    상기 제 2 리셋 전압은 제 1 리셋 전압과 같거나 그보다 작은 비휘발성 메모리 소자의 구동 방법.
  12. 단위 메모리 셀에 제 1 셋 전압을 인가하고 현재의 셋 전류를 읽는 단계;
    현재의 셋 전류와 직전 사이클의 리셋 전류를 비교하는 단계;
    현재 셋 전류와 직전 리셋 전류의 차이가 미리 정해진 최저값보다 작으면, 단위 메모리 셀에 제 2 셋 전압을 인가하는 단계; 및
    현재 셋 전류와 직전 리셋 전류의 차이가 미리 정해진 최고값보다 크면, 단위 메모리 셀에 리셋 전압을 인가하여 리셋 상태로 스위칭한 후, 다시 제 1 셋 전압을 인가하는 단계;를 포함하는 비휘발성 메모리 소자의 구동 방법.
  13. 제 12 항에 있어서,
    현재 셋 전류와 직전 리셋 전류의 차이가 미리 정해진 전류값 범위 내에 있으면, 단위 메모리 셀에 리셋 전압을 인가하고 리셋 전류를 읽는 다음의 사이클을 계속하는 단계를 더 포함하는 비휘발성 메모리 소자의 구동 방법.
  14. 제 12 항에 있어서,
    상기 단위 메모리 셀은 멀티 레벨 셀이며,
    상기 현재의 셋 전류와 직전 사이클의 리셋 전류를 비교하는 단계는, 상기 현재 셋 전류와 직전 리셋 전류의 차이가 직전 사이클의 레벨 상태에 따라 서로 다른 3개의 미리 정해진 전류값 범위 중 어느 하나의 범위 내에 있는 지를 확인하는 단계를 포함하는 비휘발성 메모리 소자의 구동 방법.
  15. 제 12 항에 있어서,
    상기 제 2 셋 전압은 제 1 셋 전압과 같거나 그보다 작은 비휘발성 메모리 소자의 구동 방법.
  16. 제 12 항에 있어서,
    상기 직전 사이클의 리셋 전류는 직전의 리셋 사이클에서 읽은 후 버퍼 내에 저장되어 있는 비휘발성 메모리 소자의 구동 방법.
  17. 행과 열을 따라 매트릭스 형태로 배열된 다수의 단위 메모리 셀들을 갖는 메모리 셀 어레이;
    상기 메모리 셀 어레이 내의 단위 메모리 셀들을 한 행씩 순차적으로 활성화시키는 로우 디코더;
    상기 메모리 셀 어레이 내의 단위 메모리 셀들을 한 열씩 순차적으로 활성화시키는 컬럼 디코더;
    상기 컬럼 디코더로부터 출력된 전류값을 증폭시키는 감지 증폭기;
    상기 감지 증폭기로부터 증폭된 직전 사이클의 전류값을 저장하는 버퍼;
    상기 버퍼에 저장된 직전 사이클의 전류값과 상기 감지 증폭기로부터 출력되는 현재의 전류값을 비교하는 비교기;
    상기 로우 디코더와 컬럼 디코더를 통해 활성화된 단위 메모리 셀에 셋/리셋 전압을 인가하는 기록 회로; 및
    상기 버퍼, 비교기 및 기록 회로의 동작을 제어하는 제어 회로;를 포함하는 비휘발성 메모리 소자.
  18. 제 17 항에 있어서,
    상기 버퍼는 상기 제어 회로의 제어에 따라, 직전 사이클에서 저장된 전류값을 상기 비교기에 제공하는 동시에, 다음 사이클에서의 비교를 위해 상기 감지 증폭기로부터 제공되는 현재의 전류값을 저장하는 비휘발성 메모리 소자.
  19. 제 18 항에 있어서,
    상기 비교기는 상기 버퍼로부터 제공된 직전 사이클의 전류값과 상기 감지 증폭기로부터 제공되는 현재의 전류값을 비교하여, 그 결과를 상기 제어 회로에 제공하는 비휘발성 메모리 소자.
  20. 제 19 항에 있어서,
    리셋 동작을 수행하는 동안, 상기 제어 회로는:
    상기 비교기에서 비교된 현재의 리셋 전류와 직전 사이클의 셋 전류의 차이가 미리 정해진 최저값보다 작으면, 상기 기록 회로를 제어하여 단위 메모리 셀에 리셋 전압을 다시 인가하는 단계; 및
    상기 비교기에서 비교된 현재 리셋 전류와 직전 사이클의 셋 전류의 차이가 미리 정해진 최고값보다 크면, 상기 기록 회로를 제어하여 단위 메모리 셀에 셋 전압을 인가한 후 다시 리셋 전압을 인가하는 단계;를 수행하는 비휘발성 메모리 소자.
  21. 제 19 항에 있어서,
    셋 동작을 수행하는 동안, 상기 제어 회로는:
    상기 비교기에서 비교된 현재의 셋 전류와 직전 사이클의 리셋 전류의 차이가 미리 정해진 최저값보다 작으면, 상기 기록 회로를 제어하여 단위 메모리 셀에 셋 전압을 다시 인가하는 단계; 및
    상기 비교기에서 비교된 현재 셋 전류와 직전 사이클의 리셋 전류의 차이가 미리 정해진 최고값보다 크면, 상기 기록 회로를 제어하여 단위 메모리 셀에 리셋 전압을 인가한 후 다시 셋 전압을 인가하는 단계;를 수행하는 비휘발성 메모리 소자.
  22. 제 17 항에 있어서,
    상기 기록 회로는 상기 메모리 셀 어레이에 대한 데이터 기입, 판독 및 소거를 위한 복수 유형의 펄스들을 발생시켜 상기 로우 디코더와 컬럼 디코더에 각각 제공하는 펄스 발생기를 포함하는 비휘발성 메모리 소자.
KR1020110083580A 2011-08-22 2011-08-22 비휘발성 메모리 소자 및 그 구동 방법 KR20130021199A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110083580A KR20130021199A (ko) 2011-08-22 2011-08-22 비휘발성 메모리 소자 및 그 구동 방법
US13/523,429 US8947905B2 (en) 2011-08-22 2012-06-14 Nonvolatile memory devices and methods of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110083580A KR20130021199A (ko) 2011-08-22 2011-08-22 비휘발성 메모리 소자 및 그 구동 방법

Publications (1)

Publication Number Publication Date
KR20130021199A true KR20130021199A (ko) 2013-03-05

Family

ID=47743584

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110083580A KR20130021199A (ko) 2011-08-22 2011-08-22 비휘발성 메모리 소자 및 그 구동 방법

Country Status (2)

Country Link
US (1) US8947905B2 (ko)
KR (1) KR20130021199A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101689732B1 (ko) * 2015-07-21 2016-12-26 윈본드 일렉트로닉스 코포레이션 저항성 메모리 장치 및 저항성 메모리 장치의 기록 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5268481B2 (ja) * 2008-07-31 2013-08-21 株式会社東芝 不揮発性半導体記憶装置
KR102140785B1 (ko) 2014-06-27 2020-08-03 삼성전자주식회사 저항성 메모리 장치 및 상기 저항성 메모리 장치의 동작 방법
JP6273384B2 (ja) 2014-08-19 2018-01-31 サビック グローバル テクノロジーズ ビー．ブイ． マルチレベル動作を有する不揮発性強誘電体メモリセル
US9767879B2 (en) * 2015-02-17 2017-09-19 Texas Instruments Incorporated Setting of reference voltage for data sensing in ferroelectric memories
US10276227B2 (en) * 2017-04-28 2019-04-30 Taiwan Semiconductor Manufacturing Company Limited Write algorithm for memory to reduce failure rate of write operations
KR102040103B1 (ko) * 2017-05-25 2019-11-05 한국화학연구원 가변 저항 메모리 장치 및 그것의 동작 방법
CN109427392B (zh) * 2017-09-01 2021-01-12 华邦电子股份有限公司 电阻式存储装置及其写入方法
TWI629682B (zh) * 2017-09-01 2018-07-11 華邦電子股份有限公司 電阻式記憶體儲存裝置及其寫入方法
US10468100B1 (en) * 2018-07-26 2019-11-05 Winbond Electronics Corp. Detecting method for a resistive random access memory cell
CN111785311B (zh) * 2019-04-03 2022-07-19 华邦电子股份有限公司 非易失性存储器及其重置方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6914809B2 (en) * 2003-07-07 2005-07-05 Hewlett-Packard Development Company, L.P. Memory cell strings
KR20050118331A (ko) 2004-06-14 2005-12-19 삼성전자주식회사 반도체 메모리에서의 저항 산포 측정회로
JP4524455B2 (ja) 2004-11-26 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置
US8243542B2 (en) 2005-11-30 2012-08-14 Samsung Electronics Co., Ltd. Resistance variable memory devices and read methods thereof
US8134866B2 (en) 2006-04-06 2012-03-13 Samsung Electronics Co., Ltd. Phase change memory devices and systems, and related programming methods
US20080043513A1 (en) 2006-08-21 2008-02-21 Heinz Hoenigschmid Intergrated circuit having memory with resistive memory cells
KR100755409B1 (ko) 2006-08-28 2007-09-04 삼성전자주식회사 저항 메모리 소자의 프로그래밍 방법
KR100801082B1 (ko) 2006-11-29 2008-02-05 삼성전자주식회사 멀티 레벨 가변 저항 메모리 장치의 구동 방법 및 멀티레벨 가변 저항 메모리 장치
KR100888469B1 (ko) 2007-03-20 2009-03-12 한국과학기술원 원자 힘 현미경과 텅스텐 히터 팁을 이용한 상변화메모리의 피로 측정 시스템 및 그 제어방법
JP5060191B2 (ja) 2007-07-18 2012-10-31 株式会社東芝 抵抗変化メモリ装置のデータ書き込み方法
US7646632B2 (en) 2007-12-21 2010-01-12 Qimonda Ag Integrated circuit for setting a memory cell based on a reset current distribution
JP5127661B2 (ja) 2008-10-10 2013-01-23 株式会社東芝 半導体記憶装置
KR101559445B1 (ko) 2009-04-23 2015-10-13 삼성전자주식회사 상변화 메모리 장치 및 메모리 시스템
KR101097435B1 (ko) 2009-06-15 2011-12-23 주식회사 하이닉스반도체 멀티 레벨을 갖는 상변화 메모리 장치 및 그 구동방법
US8351251B2 (en) 2009-08-27 2013-01-08 International Business Machines Corporation Multilevel programming of phase change memory
US8213213B2 (en) 2009-11-09 2012-07-03 National Tsing Hua University Reference current generator for resistance type memory and method thereof
KR20130026803A (ko) 2011-09-06 2013-03-14 삼성전자주식회사 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101689732B1 (ko) * 2015-07-21 2016-12-26 윈본드 일렉트로닉스 코포레이션 저항성 메모리 장치 및 저항성 메모리 장치의 기록 방법

Also Published As

Publication number Publication date
US20130051164A1 (en) 2013-02-28
US8947905B2 (en) 2015-02-03

Similar Documents

Publication Publication Date Title
KR20130021199A (ko) 비휘발성 메모리 소자 및 그 구동 방법
KR101460954B1 (ko) 저항성 메모리의 안정화
KR101622817B1 (ko) 저항 메모리 센싱 방법 및 디바이스
KR102188061B1 (ko) 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법
US11735262B2 (en) Adaptive memory cell write conditions
US8891323B2 (en) Semiconductor memory device capable of measuring write current and method for measuring write current
KR102140787B1 (ko) 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
KR102251814B1 (ko) 메모리 장치, 그것의 동작 및 제어 방법
KR102178832B1 (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
KR102245129B1 (ko) 멀티레벨 셀을 포함하는 크로스 포인트 메모리 장치 및 크로스 포인트 메모리 장치의 동작방법
KR100905170B1 (ko) 상 변화 메모리 장치의 구동 방법
KR20140024304A (ko) 멀티비트 메모리 셀의 조건부 프로그래밍
KR20110035744A (ko) 기준전압 생성 회로 및 방법, 이를 이용한 상변화 메모리 장치 및 리드 방법
KR20160049872A (ko) 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
KR20140100616A (ko) 비휘발성 메모리 장치 및 그것의 쓰기 방법
JP2019102117A (ja) メモリ装置及びその動作方法
TWI569270B (zh) 記憶體操作方法及相關的記憶體裝置
US20180204617A1 (en) Determining first write strength
KR20180054969A (ko) 불휘발성 메모리 장치
KR20090016194A (ko) 상 변화 메모리 장치의 동작방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid