KR20140100616A - 비휘발성 메모리 장치 및 그것의 쓰기 방법 - Google Patents

비휘발성 메모리 장치 및 그것의 쓰기 방법 Download PDF

Info

Publication number
KR20140100616A
KR20140100616A KR1020130013035A KR20130013035A KR20140100616A KR 20140100616 A KR20140100616 A KR 20140100616A KR 1020130013035 A KR1020130013035 A KR 1020130013035A KR 20130013035 A KR20130013035 A KR 20130013035A KR 20140100616 A KR20140100616 A KR 20140100616A
Authority
KR
South Korea
Prior art keywords
resistance
target
memory cell
data
resistance value
Prior art date
Application number
KR1020130013035A
Other languages
English (en)
Other versions
KR102079370B1 (ko
Inventor
이광우
하대원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130013035A priority Critical patent/KR102079370B1/ko
Priority to US14/162,991 priority patent/US9208875B2/en
Publication of KR20140100616A publication Critical patent/KR20140100616A/ko
Application granted granted Critical
Publication of KR102079370B1 publication Critical patent/KR102079370B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명에 따른 비휘발성 메모리 장치의 쓰기 방법은: 데이터, 타겟 시간, 및 타겟 저항을 입력 받는 단계; 메모리 셀에 데이터를 쓰는 단계; 적어도 2개의 시간들에서 읽혀진 상기 메모리 셀의 저항값들을 근거로 하여 저항 드리프트 계수를 계산하는 단계; 상기 저항 드리프트 계수를 이용하여 상기 타겟 시간에서 상기 메모리 셀의 저항값을 계산하는 단계; 및 상기 계산된 저항값이 상기 타겟 저항을 만족하는 지를 판별하는 단계를 포함한다.

Description

비휘발성 메모리 장치 및 그것의 쓰기 방법{NONVOLATILE MEMORY DEVICE AND WRITING METHOD THEREOF}
본 발명은 비휘발성 메모리 장치 및 그것의 쓰기 방법에 관한 것이다.
저항체(resistance material)를 이용한 메모리 장치에는 상변화 메모리 장치(PRAM: phase change random access memory), 저항성 메모리 장치(RRAM: Resistive RAM), 강유전체 메모리 장치(FRAM: Ferroelectric RAM), 자기 메모리 장치(MRAM: Magnetic RAM) 등 있다. 동적 메모리 장치(DRAM: Dynamic RAM)나 플래시 메모리 장치는 전하(charge)를 이용하여 데이터를 저장하는 반면, 저항체를 이용한 비휘발성 메모리 장치는 캘코제나이드합금(chalcogenide alloy)과 같은 상변화 물질의 상태 변화(PRAM), 가변 저항체의 저항 변화(RRAM), 강유전체 물질의 분극 현상(FRAM), 강자성체의 자화상태에 따른 MTJ(Magnetic Tunnel Junction) 박막의 저항 변화(MRAM) 등을 이용하여 데이터를 저장한다.
본 발명의 목적은 데이터의 신뢰성을 향상시키는 비휘발성 메모리 장치 및 그것의 쓰기 방법을 제공하는데 있다.
본 발명의 실시 예에 따른 비휘발성 메모리 장치의 쓰기 방법은: 데이터, 타겟 시간, 및 타겟 저항을 입력 받는 단계; 메모리 셀에 데이터를 쓰는 단계; 적어도 2개의 시간들에서 읽혀진 상기 메모리 셀의 저항값들을 근거로 하여 저항 드리프트 계수를 계산하는 단계; 상기 저항 드리프트 계수를 이용하여 상기 타겟 시간에서 상기 메모리 셀의 저항값을 계산하는 단계; 및 상기 계산된 저항값이 상기 타겟 저항을 만족하는 지를 판별하는 단계를 포함한다.
실시 예에 있어서, 상기 메모리 셀은 저항체를 포함한다.
실시 예에 있어서, 상기 메모리 셀의 저항값(R)은 아래의 수학식을
Figure pat00001
만족하며, 여기서 R0는 초기 저항값, t0는 초기 시간, t는 시간, d는 상기 저항 드리프트 계수이다.
실시 예에 있어서, 상기 메모리 셀은 상변화 메모리 셀이다.
실시 예에 있어서, 상기 데이터를 쓰는 단계는, 상기 메모리 셀의 저항값을 복수의 데이터 상태들 중에서 상기 데이터에 대응하는 어느 하나의 데이터 상태로 만드는 단계를 포함하고, 상기 복수의 데이터 상태들을 구분하기 위하여 기준 셀의 적어도 하나의 기준 저항 상태가 사용된다.
실시 예에 있어서, 상기 타겟 저항을 만족하는 지를 판별하는 단계는 상기 계산된 저항값이 상기 타겟 저항을 기준으로 사전에 결정된 범위 내에 존재하는 지를 판별하는 단계를 포함한다.
실시 예에 있어서, 상기 계산된 저항값이 상기 타겟 저항을 만족하지 않을 때, 쓰기 루프의 횟수가 최대값인 지를 판별하는 단계를 더 포함한다.
실시 예에 있어서, 상기 쓰기 루프의 횟수가 상기 최대값이 아니라면, 상기 계산된 저항값이 상기 타겟 저항보다 작은 지를 판별하는 단계를 더 포함한다.
실시 예에 있어서, 상기 계산된 저항값이 상기 타겟 저항보다 작지 않다면, 상기 메모리 셀에 인가되는 전압 혹은 전류를 사전에 결정된 값만큼 감소시키고 상기 데이터를 쓰는 단계로 진입하는 단계를 더 포함한다.
실시 예에 있어서, 상기 계산된 저항값이 상기 타겟 저항보다 작으면, 상기 메모리 셀에 인가되는 전압 혹은 전류를 사전에 결정된 값만큼 증가시키고 상기 데이터를 쓰는 단계로 진입하는 단계를 더 포함한다.
본 발명의 실시 예에 따른 비휘발성 메모리 장치는, 워드라인들과 비트라인들에 연결된 메모리 셀들을 갖는 메모리 셀 어레이; 상기 비트라인들을 사전에 결정된 개수를 선택하는 비트라인 선택회로; 쓰기 동작시 상기 워드라인들 중 선택된 워드라인에 연결된 메모리 셀들로 입력된 데이터에 대응하는 비트라인 전압 혹은 전류를 상기 선택된 비트라인들로 전송하는 쓰기 드라이버 회로; 검증 동작시 타겟 상태들에 대응하는 기준 셀들을 이용하여 상기 선택된 워드라인에 연결된 상기 메모리 셀들로부터 상기 선택된 비트라인들을 통하여 쓰여진 데이터를 읽는 감지 증폭 회로; 및 상기 쓰기 동작 혹은 상기 검증 동작시 상기 비트라인 선택 회로, 상기 쓰기 드라이버 회로, 상기 감지 증폭 회로를 제어하는 제어 로직을 포함하고, 상기 제어 로직은 상기 쓰기 동작시 상기 메모리 셀들과 상기 기준 셀들 각각의 저항값을 타겟 시간에서 타겟 저항으로 수렴시킨다.
실시 예에 있어서, 상기 기준 셀들은 상기 선택된 워드라인에 연결된다.
실시 예에 있어서, 상기 쓰기 동작시 상기 타겟 시간 및 상기 타겟 저항은 외부로부터 입력된다.
실시 예에 있어서, 상기 쓰기 동작시 타겟 저항 드리프트 계수가 외부로부터 입력되고, 상기 제어 로직은 쓰기 동작시 상기 메모리 셀들 각각의 저항 드리프트 계수를 상기 타겟 저항 드리프트 계수로 만든다.
본 발명의 다른 실시 예에 따른 비휘발성 메모리 장치의 쓰기 방법은: 메모리 셀에 데이터를 쓰는 단계; 상기 메모리 셀로부터 서로 다른 시간들에서 저항값들을 읽고, 상기 읽혀진 저항값들을 이용하여 상기 메모리 셀에 대한 제 1 검증 동작을 수행하는 단계; 및 상기 제 1 검증 결과값을 통하여 상기 메모리 셀의 미래의 저항값을 예측하고, 상기 예측된 저항값을 이용하여 상기 메모리 셀에 대한 제 2 검증 동작을 수행하는 단계를 포함한다.
상술한 바와 같이 본 발명에 따른 비휘발성 메모리 장치는 쓰기 동작시 미래의 타겟 시간에서 타겟 저항을 기준으로 검증 동작을 수행함으로써, 데이터의 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 실시 예에 따른 비휘발성 메모리 장치를 예시적으로 보여주는 도면이다.
도 2a, 2b, 및 2c는 본 발명의 실시 예에 따른 메모리 셀(MC)에 대한 실시 예들을 보여주는 도면들이다.
도 3은 기준 셀 스킴에 따라 도 1에 도시된 메모리 셀(MC)이 2 비트 데이터를 저장할 때 저항 산포를 예시적으로 보여주는 도면이다.
도 4는 본 발명에 따른 비휘발성 메모리 장치에서 시간에 따른 프로그램 상태들의 변화를 예시적으로 보여주는 도면이다.
도 5는 본 발명의 실시 예에 따른 비휘발성 메모리 장치의 쓰기 동작을 예시적으로 보여주는 흐름도이다.
도 6은 본 발명의 실시 예에 따른 비휘발성 메모리 장치는 쓰기 동작에 대한 다른 실시 예를 예시적으로 보여주는 흐름도이다.
도 7은 본 발명에 다른 실시 예에 따른 비휘발성 메모리 장치를 예시적으로 보여주는 도면이다.
도 8은 본 발명의 실시 예에 따른 메모리 시스템을 예시적으로 보여주는 블록도이다.
아래에서는 도면들을 이용하여 본 발명의 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 본 발명의 내용을 명확하고 상세하게 기재할 것이다.
도 1은 본 발명의 실시 예에 따른 비휘발성 메모리 장치를 예시적으로 보여주는 도면이다. 도 1을 참조하면, 비휘발성 메모리 장치(100)는 메모리 셀 어레이(110), 어드레스 디코더(120), 비트라인 선택 회로(130), 쓰기 드라이버 회로(140), 감지 증폭기(150), 데이터 입출력 회로(160) 및 제어 로직(170)을 포함한다.
메모리 셀 어레이(110)는 워드라인들(WLs)을 통해 어드레스 디코더(120)에 연결되고, 비트라인들(BLs)을 통해 비트라인 선택 회로(130)에 연결된다. 메모리 셀 어레이(110)는 복수의 메모리 셀들을 포함한다. 도 1에 도시된 바와 같이 메모리 셀(MC)은 워드라인(WL)과 비트라인(BL) 사이에 연결될 수 있다. 메모리 셀(MC)은 저항체(resistance material)를 이용하여 적어도 하나의 비트를 저장할 수 있다.
어드레스 디코더(120)는 워드라인들(WLs)을 통해 메모리 셀 어레이(110)에 연결된다. 어드레스 디코더(120)는 제어 로직(170)의 제어에 응답하여 동작하도록 구성된다. 어드레스 디코더(120)는 외부로부터 어드레스(ADDR)를 수신한다.
어드레스 디코더(120)는 입력된 어드레스(ADDR) 중 행 어드레스를 디코딩하도록 구성된다. 디코딩된 행 어드레스를 이용하여, 어드레스 디코더(120)는 워드라인(WL)을 선택한다. 어드레스 디코더(120)는 전달된 어드레스(ADDR) 중 열 어드레스를 디코딩하도록 구성된다. 디코딩된 열 어드레스는 비트라인 선택 회로(130)에 전달된다. 예시적으로, 어드레스 디코더(120)는 행 디코더, 열 디코더, 어드레스 버퍼 등과 같은 구성 요소들을 포함한다.
비트라인 선택 회로(130)는 비트라인들(BLs)을 통해 메모리 셀 어레이(110)에 연결되고, 쓰기 드라이버 회로(140) 및 감지 증폭기(150)에 연결된다. 비트라인 선택 회로(130)는 제어 로직(170)의 제어에 응답하여 동작한다. 비트라인 선택 회로(130)는 어드레스 디코더(120)로부터 디코딩된 열 어드레스를 수신하도록 구성된다. 비트라인 선택 회로(1230)는 디코딩된 열 어드레스를 이용하여 비트라인들(BLs)을 선택한다. 예를 들어, 프로그램 동작 시, 비트라인 선택 회로(1230)는 비트라인들(BLs)을 쓰기 드라이버 회로(140)와 연결한다. 읽기 동작 시, 비트라인 선택 회로(1230)는 비트라인들(BLs)을 감지 증폭기(150)와 연결한다.
쓰기 드라이버 회로(140)는 제어 로직(170)의 제어에 따라 동작한다. 쓰기 드라이버 회로(140)는 비트라인 선택 회로(130)에 의해 선택된 비트라인들과 어드레스 디코더(120)에 의해 선택된 워드라인에 연결된 메모리 셀들을 프로그램하도록 구성된다. 쓰기 드라이버 회로(140)는 데이터 입출력 회로(160)로부터 입력되는 데이터에 따라 전류 혹은 전압을 발생하여 선택된 비트라인들로 출력할 수 있다.
감지 증폭기(150)는 제어 로직(170)의 제어에 따라 동작한다. 감지 증폭기(150)는 비트라인 선택 회로(130)에 의해 선택된 비트라인들과 어드레스 디코더(120)에 의해 선택된 워드라인에 연결된 메모리 셀들을 읽도록 구성된다. 감지 증폭기(150)는 선택된 비트라인들을 통해 흐르는 전류 또는 선택된 비트라인들에 인가된 전압을 감지하여, 메모리 셀들을 읽을 수 있다. 감지 증폭기(150)는 읽어진 데이터를 데이터 입출력 회로(160)로 출력할 수 있다.
데이터 입출력 회로(160)는 제어 로직(170)의 제어에 따라 동작한다. 데이터 입출력 회로(160)는 외부로부터 입력되는 데이터를 쓰기 드라이버 회로(140)로 전달하고, 감지 증폭기(150)로부터 입력되는 데이터를 외부로 출력할 수 있다.
제어 로직(170)은 비휘발성 메모리 장치(100)의 제반 동작을 제어할 수 있다. 제어 로직(170)은 외부로부터 입력되는 명령 혹은 제어 신호들에 응답하여 동작할 수 있다.
제어 로직(170)은 멀티 비트 쓰기 동작이 가능하도록 구현될 것이다. 멀티 비트 쓰기 동작시 제어 로직(170)은 타겟 저항(RTGT) 및 타겟 시간(TTGT)을 외부로부터 입력 받는다. 제어 로직(170)은 멀티 쓰기 동작시 타겟 시간(TTGT)에서 메모리 셀의 저항값이 타겟 저항(RTGT)을 만족하는 지를 검증한다. 다른 말로, 제어 로직(170)은 멀티 쓰기 동작시 타겟 시간(TTGT)에서 메모리 셀의 저항값이 타겟 저항(RTGT)으로 수렴되도록 한다.
실시 예에 있어서, 타겟 시간(TTGT)에서 메모리 셀의 저항값은 사전에 결정된 저항 드리프트 함수(resistance drift function)에 의하여 계산된 값이다. 여기서 저항 드리프트 함수는 저항과 시간에 관련된 것일 수 있다. 예를 들어, 저항 드리프트 함수(R)는 아래의 수식을 만족할 수 있다.
Figure pat00002
여기서, R0는 초기 저항값, t0는 초기 시간, t는 시간, d는 저항 드리프트 계수이다.
실시 예에 있어서, 저항 드리프트 계수(d)는 서로 다른 적어도 2개의 시각(시간)들에서 메모리 셀의 저항값을 읽음으로써 계산될 수 있다.
일반적인 비휘발성 메모리 장치는 시간이 지남에 따라 메모리 셀의 저항값이 드리프트됨으로써 메모리 셀의 저항값 산포를 확장시킨다. 이에 따라 메모리 셀에 저장된 데이터의 신뢰성에 문제가 발생될 수 있다.
반면에, 본 발명의 실시 예에 따른 비휘발성 메모리 장치(100)는 타겟 시간(TTGT)에서 메모리 셀의 저항값이 타겟 저항(RTGT)을 만족하는 지를 검증함으로써, 시간과 관련된 저항값의 드리프트를 반영한 쓰기 동작을 수행한다. 이로써, 본 발명의 비휘발성 메모리 장치(100)는 종래의 그것과 비교하여 메모리 셀에 저장된 데이터의 신뢰성을 향상시킬 수 있다.
도 1에 도시된 메모리 셀(MC)은 가변 저항(variable resistance)을 포함할 수 있다. 도 2a, 2b, 및 2c는 본 발명에 따른 메모리 셀(MC)에 대한 실시 예들을 보여주는 도면들이다.
도 2a를 참조하면, 메모리 셀(MC)은 가변 저항(R)과 다이오드(D)로 구성된다. 실시 예에 있어서, 가변 저항(R)은 상변화(phase-change) 물질일 수 있다. 예를 들어, 상변화 물질은 GST(Ge-Sb-Te) 물질일 수 있다. 도 2b를 참조하면, 메모리 셀(MC)은 가변 저항(R)과 쌍방향 다이오드(BD, bidirectional diode)로 구성된다. 도 2c를 참조하면, 메모리 셀(MC)은 가변 저항(R)과 트랜지스터(T)로 구성된다. 여기서 트랜지스터(T)의 게이트에 워드라인(WL)이 연결된다. 한편, 본 발명의 메모리 셀(MC)의 구조는 도 2a, 2b 및 2c에 제한되지 않을 것이다.
본 발명의 실시 예에 따른 비휘발성 메모리 장치(100)는 쓰기/읽기 동작을 위하여 기준 셀 스킴(reference cell scheme)을 이용할 수 있다. 기준 셀 스킴에 대한 자세한 것은 삼성전자에서 출원하였으며, 이 출원의 참고 문헌으로 결합된 미국 등록 특허 US 8,050,084, US 8,174,865, US 8,116,117에서 설명될 것이다.
도 3은 기준 셀 스킴에 따라 도 1에 도시된 메모리 셀(MC)이 2 비트 데이터를 저장할 때 저항 산포를 예시적으로 보여주는 도면이다. 도 3을 참조하면, 저항 산포는 4개의 데이터 상태('00', '01', '10', '11') 및 각 데이터 상태를 구분하기 위한 3개의 기준 저항 상태들('REF1', 'REF2', 'REF3')로 구성된다. 즉, 2 비트 데이터를 표현하기 위하여 총 7개의 프로그램 상태가 사용된다.
도 4는 본 발명에 따른 비휘발성 메모리 장치(100)에서 시간에 따른 프로그램 상태들의 변화를 예시적으로 보여주는 도면이다. 도 4를 참조하면, 프로그램 상태들('00', '01', '10', '11', 'REF1', 'REF2', 'REF3') 각각의 저항 값이 타겟 시간(TTGT)까지 도달할 때까지 수렴하였다가, 타겟 시간(TTGT) 이후에 발산할 것이다.
실시 예에 있어서, 쓰기 시간(tWTR)에서 프로그램 상태들('00', '01', '10', '11', 'REF1', 'REF2', 'REF3') 각각의 저항값이 구분될 수 있다.
실시 예에 있어서, 타겟 시간(TTGT)에 도달할 때까지 프로그램 상태들('00', '01', '10', '11', 'REF1', 'REF2', 'REF3') 각각의 저항값이 수렴할 것이다.
실시 예에 있어서, 타겟 시간(TTGT) 이후에 프로그램 상태들('00', '01', '10', '11', 'REF1', 'REF2', 'REF3') 각각의 저항값이 발산할 것이다.
실시 예에 있어서, 수명 시간(lifetime)에서 프로그램 상태들('00', '01', '10', '11', 'REF1', 'REF2', 'REF3') 각각의 저항값이 구분될 수 있다.
본 발명의 메모리 셀(MC)이 상변화 물질(GST)일 경우 시간에 따라 저항값이 수렴될 가능성이 높다. 상변화 물질(GST)을 갖는 메모리 셀(MC)의 경우 전체 저항값은 아래의 수학식을 만족할 것이다.
Figure pat00003
여기서,
Figure pat00004
만이 드리프트 특성을 보인다. 쓰기 시간(tWTR)이 충분히 짧을 때는 RPARA가 큰 비중을 차지하지만, 충분한 시간 후에는 RPARA보다 RGST가 대부분의 저항값(RTotal)을 차지한다. 따라서, 일반적인 쓰기 및 검증 방법을 사용하면, RPARA 변화에 의해 시간 증가에 따라 저항 간극이 커진다. 반면에 본 발명에 따른 쓰기 및 검증 방법을 사용하면, 저항이 오버랩(overlap)되는 시간을 제어함으로써 시간 증가에 따라 저항이 수렴되도록 구현될 수 있다.
본 발명의 실시 예에 따른 비휘발성 메모리 장치(100)는 도 4에 도시된 바와 같이 프로그램 상태들('00', '01', '10', '11', 'REF1', 'REF2', 'REF3') 각각의 저항값이 변화되도록 쓰기 동작을 수행할 것이다. 즉, 본 발명의 실시 예에 따른 비휘발성 메모리 장치(100)는 타겟 시간(TTGT)까지 저항값이 수렴되고, 타겟 시간(TTGT) 이후에 저항값이 발산되도록 쓰기 동작을 수행할 것이다.
도 5는 본 발명의 실시 예에 따른 비휘발성 메모리 장치(100)의 쓰기 동작을 예시적으로 보여주는 흐름도이다. 도 1 내지 도 5를 참조하면, 쓰기 동작은 다음과 같이 진행된다.
외부로부터 쓰기 명령 및 어드레스와 함께 쓰여질 데이터, 타겟 저항(RTGT), 및 타겟 시간(TTGT)이 입력된다(S110). 쓰여질 데이터에 대응하는 전압 혹은 전류를 선택된 비트라인으로 인가하고 입력된 어드레스에 의해 선택된 워드라인으로 전압 혹은 전류를 인가함으로써, 선택된 워드라인에 연결된 메모리 셀들에 쓰기 데이터가 저장될 것이다(S120). 이때, 선택된 워드라인에 연결된 메모리 셀들 각각은 데이터 상태들(도 3 참조, '00', '01', '10', '11')로 프로그램되고, 동시에 선택된 워드라인에 연결된 기준 셀들 각각은 기준 저항 상태들(REF1, REF2, REF3)로 프로그램될 것이다.
이후, 쓰여진 메모리 셀들에 대하여 적어도 2개의 다른 시간들에서 검증 읽기 동작이 수행된다(S130). 이러한 검증 읽기 동작으로부터 적어도 2개의 서로 다른 시간들에서 측정한 서로 다른 저항 값들이 얻어진다.
이후, 수학식 1에 따라 적어도 2개의 서로 다른 시간에서 측정한 서로 다른 저항 값들을 이용하여 저항 드리프트 계수(d)가 계산되고 및 저항 드리프트 계수(d)를 이용하여 타겟 시간(TTGT)에서 저항값(R)이 예측(혹은, 계산)된다. 여기서 저항 드리프트 계수(d) 및 저항값(R)은 비휘발성 메모리 장치(100) 내부에서 계산되거나 혹은 외부(메모리 제어기)에서 계산될 수 있다(S140).
제어 로직(도 1 참조, 170)은 타겟 시간(TTGT)에서 예측된 저항값(R)이 타겟 저항(RTGT)을 만족하는지를 판별할 것이다(S150). 여기서 예측된 저항값(R)이 타겟 저항(RTGT)을 중심으로 소정의 범위 안에 존재하는 지가 판별될 것이다. 예측된 저항값(R)이 타겟 저항(RTGT)을 중심으로 소정의 범위 안에 존재하지 않으면, 쓰기 루프의 회수가 최대인지 판별된다(S160). 만일, 쓰기 루프의 회수가 최대보다 크면, 쓰기 동작이 실패했다고 처리된다. 반면에, 쓰기 루프의 회수가 최대가 아니라면, 쓰기 루프의 회수가 하나 증가되고, 예측된 저항값(R)이 타겟 저항(RTGT)보다 작은지 판별된다(S170).
만일, 예측된 저항값(R)이 타겟 저항(RTGT)을 작으면, 선택된 워드라인에 인가되는 전압 혹은 전류가 일정 레벨만큼 증가될 것이다(S180). 반면에, 예측된 저항값(R)이 타겟 저항(RTGT)을 작지 않으면, 선택된 워드라인에 인가되는 전압 혹은 전류가 일정 레벨만큼 감소될 것이다(S190). S180 및 S190 단계 이후에 S120 단계로 다시 진입할 것이다.
한편, S150 단계에서 예측된 저항값(R)이 타겟 저항(RTGT)을 중심으로 소정의 범위 안에 존재하면, 쓰기 동작은 완료된다.
본 발명의 실시 예에 따른 쓰기 방법은, 타겟 시간(TTGT)에서 예측된 저항값(R)이 타겟 저항(RTGT)을 중심으로 소정의 범위 존재하도록 쓰기 루프를 진행할 것이다.
한편, 본 발명의 실시 예에 따른 비휘발성 메모리 장치(100)는 쓰기 동작시 미래의 저항값을 근거로 하여 검증 동작을 수행한다고 볼 수 있다. 이 경우 쓰기 동작은 다음과 같이 표현될 수 있다.
도 6은 본 발명의 실시 예에 따른 비휘발성 메모리 장치(100)는 쓰기 동작에 대한 다른 실시 예를 예시적으로 보여주는 흐름도이다. 도 1 내지 도 4 및 도 6를 참조하면, 쓰기 동작은 다음과 같이 진행된다. 메모리 셀들에 데이터에 대응하는 쓰기 동작이 수행된다(S210). 쓰기 동작이 수행된 메모리 셀들에 대하여 적어도 서로 다른 시간들에서 적어도 2번의 저항값들을 읽음으로써 제 1 검증 동작이 수행된다(S220). 제 1 검증 동작 결과들을 이용하여 특정 시간(혹은, 타겟 시간(TTGT))의 미래의 저항값(R)이 예측되고, 예측된 저항값(R)이 타겟 저항(RTGT)은 만족하는 지를 판별함으로써 제 2 검증 동작이 수행된다(S230).
본 발명의 실시 예에 따른 비휘발성 메모리 장치(100)의 쓰기 방법은, 미래의 저항값을 근거로 검증 동작을 수행한다.
도 1 내지 도 6에서 쓰기 동작은 저항 드리프트 계수(d)가 조절됨으로써 타겟 저항(RTGT)을 만족시키도록 구현되었다. 하지만, 본 발명이 반드시 여기에 제한될 필요는 없다. 본 발명의 쓰기 동작은 저항 드리프트 계수를 조절함으로써 타켓 저항 드리프트 계수(dTGT)를 만족시키도록 구현될 수도 있다.
도 7은 본 발명에 따른 비휘발성 메모리 장치(200)에 대한 다른 실시 예를 보여주는 블록도이다. 도 7을 참조하면, 비휘발성 메모리 장치(200)는 메모리 셀 어레이(210), 어드레스 디코더(220), 비트라인 선택 회로(230), 쓰기 드라이버 회로(240), 감지 증폭기(250), 데이터 입출력 회로(260) 및 제어 로직(270)을 포함한다. 제어 로직(270)은, 쓰기 동작시 도 1에 도시된 비휘발성 메모리 장치(100)의 제어 로직(170)에서 타켓 저항(RTGT) 및 타켓 시간(TTGT)을 입력 받는 것과 달리, 타겟 저항 드리프트 계수(dTGT)를 입력 받는다. 제어 로직(270)은 쓰기 동작시 적어도 2개의 서로 다른 시간에서 계산된 저항값들을 이용하여 계산된 저항 드리프트 계수(d)가 타겟 저항 드리프트 계수(dTGT)를 만족하는 지를 판별할 것이다.
도 8은 본 발명의 실시 예에 따른 메모리 시스템(1000)을 예시적으로 보여주는 블록도이다. 도 8을 참조하면, 메모리 시스템(1000)은 적어도 하나의 비휘발성 메모리 장치(1100) 및 메모리 제어기(1200)를 포함한다. 비휘발성 메모리 장치(1100)는 도 1 내지 도 7에서 설명된 쓰기 동작을 수행하도록 구현될 것이다. 메모리 제어기(1200)는 복수의 채널들을 통하여 비휘발성 메모리 장치(1100)에 연결된다. 메모리 제어기(1200)는 적어도 하나의 프로세서(1210), 버퍼 메모리(1220), 에러 정정회로(1230), 코드 메모리(1240), 호스트 인터페이스(1250) 및 메모리 인터페이스(1260)를 포함한다.
본 발명의 실시 예에 따른 메모리 시스템(1000)은, 쓰기 동작시 미래에 변경된 저항값을 기준으로 검증 동작을 수행함으로써, 데이터의 신뢰성을 향상시킬 수 있다.
한편, 상술 된 본 발명의 내용은 발명을 실시하기 위한 구체적인 실시 예들에 불과하다. 본 발명은 구체적이고 실제로 이용할 수 있는 수단 자체뿐 아니라, 장차 기술로 활용할 수 있는 추상적이고 개념적인 아이디어인 기술적 사상을 포함할 것이다.
100, 200: 비휘발성 메모리 장치
110, 210: 메모리 셀 어레이
120, 220: 어드레스 디코더
130, 230: 비트라인 선택 회로
140, 240: 쓰기 드라이버 회로
150, 250: 감지 증폭회로
160, 260: 데이터 입출력 회로
170, 270: 제어 로직
MC: 메모리 셀
R: 저항
d: 저항 드리프트 계수
RTGT: 타겟 저항
TTGT: 타겟 시간
dTGT: 타겟 저항 드리프트 계수

Claims (10)

  1. 비휘발성 메모리 장치의 쓰기 방법에 있어서:
    데이터, 타겟 시간, 및 타겟 저항을 입력 받는 단계;
    메모리 셀에 데이터를 쓰는 단계;
    적어도 2개의 시간들에서 읽혀진 상기 메모리 셀의 저항값들을 근거로 하여 저항 드리프트 계수를 계산하는 단계;
    상기 저항 드리프트 계수를 이용하여 상기 타겟 시간에서 상기 메모리 셀의 저항값을 계산하는 단계; 및
    상기 계산된 저항값이 상기 타겟 저항을 만족하는 지를 판별하는 단계를 포함하는 쓰기 방법.
  2. 제 1 항에 있어서,
    상기 메모리 셀은 저항체를 포함하고,
    상기 메모리 셀의 저항값(R)은 아래의 수학식을
    Figure pat00005

    만족하며, 여기서 R0는 초기 저항값, t0는 초기 시간, t는 시간, d는 상기 저항 드리프트 계수인 쓰기 방법.
  3. 제 2 항에 있어서,
    상기 메모리 셀은 상변화 메모리 셀이고,
    상기 데이터를 쓰는 단계는,
    상기 메모리 셀의 저항값을 복수의 데이터 상태들 중에서 상기 데이터에 대응하는 어느 하나의 데이터 상태로 만드는 단계를 포함하고,
    상기 복수의 데이터 상태들을 구분하기 위하여 기준 셀의 적어도 하나의 기준 저항 상태가 사용되는 쓰기 방법.
  4. 제 1 항에 있어서,
    상기 타겟 저항을 만족하는 지를 판별하는 단계는
    상기 계산된 저항값이 상기 타겟 저항을 기준으로 사전에 결정된 범위 내에 존재하는 지를 판별하는 단계를 포함하는 쓰기 방법.
  5. 제 2 항에 있어서,
    상기 계산된 저항값이 상기 타겟 저항을 만족하지 않을 때, 쓰기 루프의 횟수가 최대값인 지를 판별하는 단계;
    상기 쓰기 루프의 횟수가 상기 최대값이 아니라면, 상기 계산된 저항값이 상기 타겟 저항보다 작은 지를 판별하는 단계; 및
    상기 계산된 저항값이 상기 타겟 저항보다 작지 않다면, 상기 메모리 셀에 인가되는 전압 혹은 전류를 사전에 결정된 값만큼 감소시키고 상기 데이터를 쓰는 단계로 진입하는 단계를 더 포함하는 쓰기 방법.
  6. 제 5 항에 있어서,
    상기 계산된 저항값이 상기 타겟 저항보다 작으면, 상기 메모리 셀에 인가되는 전압 혹은 전류를 사전에 결정된 값만큼 증가시키고 상기 데이터를 쓰는 단계로 진입하는 단계를 더 포함하는 쓰기 방법.
  7. 워드라인들과 비트라인들에 연결된 메모리 셀들을 갖는 메모리 셀 어레이;
    상기 비트라인들을 사전에 결정된 개수를 선택하는 비트라인 선택회로;
    쓰기 동작시 상기 워드라인들 중 선택된 워드라인에 연결된 메모리 셀들로 입력된 데이터에 대응하는 비트라인 전압 혹은 전류를 상기 선택된 비트라인들로 전송하는 쓰기 드라이버 회로;
    검증 동작시 타겟 상태들에 대응하는 기준 셀들을 이용하여 상기 선택된 워드라인에 연결된 상기 메모리 셀들로부터 상기 선택된 비트라인들을 통하여 쓰여진 데이터를 읽는 감지 증폭 회로; 및
    상기 쓰기 동작 혹은 상기 검증 동작시 상기 비트라인 선택 회로, 상기 쓰기 드라이버 회로, 상기 감지 증폭 회로를 제어하는 제어 로직을 포함하고,
    상기 제어 로직은 상기 쓰기 동작시 상기 메모리 셀들과 상기 기준 셀들 각각의 저항값을 타겟 시간에서 타겟 저항으로 수렴시키는 비휘발성 메모리 장치.
  8. 제 7 항에 있어서,
    상기 기준 셀들은 상기 선택된 워드라인에 연결되는 비휘발성 메모리 장치.
  9. 제 7 항에 있어서,
    상기 쓰기 동작시 상기 타겟 시간 및 상기 타겟 저항은 외부로부터 입력되는 비휘발성 메모리 장치.
  10. 제 7 항에 있어서,
    상기 쓰기 동작시 타겟 저항 드리프트 계수가 외부로부터 입력되고,
    상기 제어 로직은 쓰기 동작시 상기 메모리 셀들 각각의 저항 드리프트 계수를 상기 타겟 저항 드리프트 계수로 만드는 비휘발성 메모리 장치.
KR1020130013035A 2013-02-05 2013-02-05 비휘발성 메모리 장치 및 그것의 쓰기 방법 KR102079370B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130013035A KR102079370B1 (ko) 2013-02-05 2013-02-05 비휘발성 메모리 장치 및 그것의 쓰기 방법
US14/162,991 US9208875B2 (en) 2013-02-05 2014-01-24 Resistive nonvolatile memory device having cells programmed to achieve a target resistance value at a target time and writing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130013035A KR102079370B1 (ko) 2013-02-05 2013-02-05 비휘발성 메모리 장치 및 그것의 쓰기 방법

Publications (2)

Publication Number Publication Date
KR20140100616A true KR20140100616A (ko) 2014-08-18
KR102079370B1 KR102079370B1 (ko) 2020-02-20

Family

ID=51259098

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130013035A KR102079370B1 (ko) 2013-02-05 2013-02-05 비휘발성 메모리 장치 및 그것의 쓰기 방법

Country Status (2)

Country Link
US (1) US9208875B2 (ko)
KR (1) KR102079370B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160029529A (ko) * 2014-09-05 2016-03-15 에스케이하이닉스 주식회사 전자장치 및 그 제조방법
US9552863B1 (en) * 2014-10-01 2017-01-24 Everspin Technologies, Inc. Memory device with sampled resistance controlled write voltages
US10346097B2 (en) * 2015-11-26 2019-07-09 Samsung Electronics Co., Ltd. Nonvolatile memory device and storage device including nonvolatile memory device
US10147475B1 (en) * 2017-05-09 2018-12-04 Micron Technology, Inc. Refresh in memory based on a set margin
US10910051B1 (en) 2019-11-17 2021-02-02 Winbond Electronics Corp. Method and electronic circuit for verifying operation performed by cell of RRAM
CN113129965B (zh) * 2019-12-30 2023-12-29 华邦电子股份有限公司 验证执行于存储单元上的操作的方法和电子电路
US11430524B2 (en) * 2020-10-30 2022-08-30 International Business Machines Corporation Method for designing an initialization function for programming a memory element

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100182825A1 (en) * 2009-01-20 2010-07-22 Ovonyx, Inc. Programmable resistance memory
US20100182826A1 (en) * 2009-01-20 2010-07-22 Wolodymyr Czubatyj Reduction of Drift in Phase-Change Memory via Thermally-Managed Programming
KR20110104303A (ko) * 2010-03-16 2011-09-22 삼성전자주식회사 가변 저항 메모리 장치 및 그것의 쓰기 방법
KR20120094644A (ko) * 2011-02-17 2012-08-27 에스케이하이닉스 주식회사 비휘발성 메모리 시스템 및 이를 위한 프로그램 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2249351B1 (en) 2005-06-03 2013-05-01 STMicroelectronics Srl Method for multilevel programming of phase change memory cells using a percolation algorithm
JP2007080311A (ja) 2005-09-12 2007-03-29 Sony Corp 記憶装置及び半導体装置
KR100735750B1 (ko) 2005-12-15 2007-07-06 삼성전자주식회사 복수개의 균일한 기준 데이터들을 생성하는 기준 셀 블록및 감지증폭 유니트들을 구비하는 반도체 소자들 및 이를채택하는 시스템들
US7423901B2 (en) * 2006-03-03 2008-09-09 Marvell World Trade, Ltd. Calibration system for writing and reading multiple states into phase change memory
KR100816752B1 (ko) 2006-09-15 2008-03-25 삼성전자주식회사 프로그램 루프 동작을 수행하는 상 변화 메모리 장치 및그것의 프로그램 방법
KR100801082B1 (ko) 2006-11-29 2008-02-05 삼성전자주식회사 멀티 레벨 가변 저항 메모리 장치의 구동 방법 및 멀티레벨 가변 저항 메모리 장치
US7940552B2 (en) 2007-04-30 2011-05-10 Samsung Electronics Co., Ltd. Multiple level cell phase-change memory device having pre-reading operation resistance drift recovery, memory systems employing such devices and methods of reading memory devices
JP5060191B2 (ja) * 2007-07-18 2012-10-31 株式会社東芝 抵抗変化メモリ装置のデータ書き込み方法
KR100895387B1 (ko) 2007-10-16 2009-04-30 주식회사 하이닉스반도체 상 변화 메모리 장치
TWI347607B (en) 2007-11-08 2011-08-21 Ind Tech Res Inst Writing system and method for a phase change memory
KR20090126587A (ko) 2008-06-04 2009-12-09 삼성전자주식회사 상 변화 메모리 장치 및 그것의 읽기 방법
US7929338B2 (en) 2009-02-24 2011-04-19 International Business Machines Corporation Memory reading method for resistance drift mitigation
US7916515B2 (en) 2009-03-10 2011-03-29 Seagate Technology Llc Non-volatile memory read/write verify
KR101038992B1 (ko) 2009-04-14 2011-06-03 주식회사 하이닉스반도체 비휘발성 반도체 메모리 회로
JP2012069199A (ja) 2010-09-22 2012-04-05 Toshiba Corp 半導体記憶装置
US8854872B2 (en) * 2011-12-22 2014-10-07 International Business Machines Corporation Drift mitigation for multi-bits phase change memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100182825A1 (en) * 2009-01-20 2010-07-22 Ovonyx, Inc. Programmable resistance memory
US20100182826A1 (en) * 2009-01-20 2010-07-22 Wolodymyr Czubatyj Reduction of Drift in Phase-Change Memory via Thermally-Managed Programming
KR20110104303A (ko) * 2010-03-16 2011-09-22 삼성전자주식회사 가변 저항 메모리 장치 및 그것의 쓰기 방법
KR20120094644A (ko) * 2011-02-17 2012-08-27 에스케이하이닉스 주식회사 비휘발성 메모리 시스템 및 이를 위한 프로그램 방법

Also Published As

Publication number Publication date
US9208875B2 (en) 2015-12-08
US20140219014A1 (en) 2014-08-07
KR102079370B1 (ko) 2020-02-20

Similar Documents

Publication Publication Date Title
US9728252B2 (en) Resistive memory device with temperature compensation, resistive memory system, and operating method thereof
KR102079370B1 (ko) 비휘발성 메모리 장치 및 그것의 쓰기 방법
US9368201B2 (en) Nonvolatile memory device having resistive memory cell and method sensing data in same
US8077496B2 (en) Nonvolatile memory device and method of driving the same
US8031517B2 (en) Memory device, memory system having the same, and programming method of a memory cell
KR102188061B1 (ko) 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법
KR101367659B1 (ko) 읽기 에러를 줄일 수 있는 멀티 레벨 상 변화 메모리 장치및 그것의 읽기 방법
US9558821B2 (en) Resistive memory device and method of operating the same
CN105632558B (zh) 包括多电平单元的存储器件及其操作方法
KR102251814B1 (ko) 메모리 장치, 그것의 동작 및 제어 방법
US9899081B2 (en) Resistive memory device and a memory system including the same
US20080123389A1 (en) Method of driving multi-level variable resistive memory device and multi-level variable resistive memory device
US9514813B2 (en) Resistive memory device, resistive memory system, and operating method thereof
KR102187116B1 (ko) 비휘발성 메모리 장치와 이를 포함하는 메모리 시스템, 및 비휘발성 메모리 장치의 구동 방법
KR20140090879A (ko) 불휘발성 메모리 장치 및 그것의 읽기 방법
KR20150144177A (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 동작방법
KR20130021199A (ko) 비휘발성 메모리 소자 및 그 구동 방법
KR102055375B1 (ko) 저항체를 이용한 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
CN107148651A (zh) 非易失性存储装置及非易失性存储装置的控制方法
US8902633B2 (en) Resistive memory device comprising selectively disabled write driver
KR101993180B1 (ko) 비휘발성 메모리 장치의 동작 방법
KR20100013125A (ko) 반도체 장치, 이를 포함하는 반도체 시스템, 및 저항성메모리 셀의 프로그램 방법
US20130033919A1 (en) Nonvolatile memory system and program method thereof
KR20160030925A (ko) 반도체 장치, 이를 포함하는 반도체 시스템, 및 저항성 메모리 셀의 프로그램 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant