KR100816752B1 - 프로그램 루프 동작을 수행하는 상 변화 메모리 장치 및그것의 프로그램 방법 - Google Patents

프로그램 루프 동작을 수행하는 상 변화 메모리 장치 및그것의 프로그램 방법 Download PDF

Info

Publication number
KR100816752B1
KR100816752B1 KR1020060089681A KR20060089681A KR100816752B1 KR 100816752 B1 KR100816752 B1 KR 100816752B1 KR 1020060089681 A KR1020060089681 A KR 1020060089681A KR 20060089681 A KR20060089681 A KR 20060089681A KR 100816752 B1 KR100816752 B1 KR 100816752B1
Authority
KR
South Korea
Prior art keywords
program
loop
phase change
memory cell
stored
Prior art date
Application number
KR1020060089681A
Other languages
English (en)
Other versions
KR20080024918A (ko
Inventor
박준민
김두응
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060089681A priority Critical patent/KR100816752B1/ko
Priority to US11/853,955 priority patent/US7573758B2/en
Publication of KR20080024918A publication Critical patent/KR20080024918A/ko
Application granted granted Critical
Publication of KR100816752B1 publication Critical patent/KR100816752B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Abstract

본 발명은 프로그램 루프 동작을 수행하는 상 변화 메모리 장치에 관한 것이다. 본 발명에 따른 상 변화 메모리 장치는 테스트 셀을 갖는 메모리 셀 어레이; 프로그램 펄스를 입력받고, 상기 메모리 셀 어레이에 프로그램 전류를 제공하는 쓰기 드라이버; 상기 메모리 셀 어레이에 프로그램된 데이터를 읽고, 프로그램 검증을 하기 위한 감지 증폭 및 검증 회로; 및 테스트 동작 시에 각각의 프로그램 루프마다 상기 테스트 셀에 대한 프로그램 검증 결과를 저장하고, 노말 동작 시에 상기 프로그램 검증 결과에 따라 상기 프로그램 펄스를 발생함으로 프로그램 루프의 시작을 조절하는 프로그램 루프 제어 유닛을 포함한다. 본 발명에 따른 상 변화 메모리 장치에 의하면, 불필요한 프로그램 루프 동작을 수행하지 않음으로, 프로그램 시간을 단축하고 프로그램 전류 소비를 줄일 수 있다.

Description

프로그램 루프 동작을 수행하는 상 변화 메모리 장치 및 그것의 프로그램 방법{PHASE CHANGE MEMORY DEVICE PERFORMING PROGRAM LOOP OPERATION AND PROGRAM METHOD THEREOF}
도 1은 상 변화 메모리 장치의 메모리 셀을 보여준다.
도 2는 상 변화 메모리 장치의 또 다른 메모리 셀을 보여준다.
도 3은 상 변화 물질의 특성을 설명하기 위한 그래프이다.
도 4는 본 발명에 따른 상 변화 메모리 장치를 보여주는 블록도이다.
도 5 및 도 6은 도 4에 도시된 루프 저장 회로를 보여주는 블록도이다.
도 7은 도 4에 도시된 상 변화 메모리 장치의 동작을 설명하기 위한 순서도이다.
도 8은 테스트 동작 시의 프로그램 루프 동작을 보여주는 타이밍도이다.
도 9는 노말 동작 시의 프로그램 루프 동작을 보여주는 타이밍도이다.
<도면의 주요 부분에 대한 부호 설명>
100; 상 변화 메모리 장치 110; 메모리 셀 어레이
120; 어드레스 디코더 130; 비트 라인 선택회로
140; 쓰기 드라이버 150; 감지 증폭 및 검증 회로
160; 프로그램 루프 회로 170; 루프 저장 회로
171; 루프 저장 레지스터 172, 173; 루프 셋팅 유닛
180; 루프 컨트롤러 190; 모드 레지스터 셋
200; 스위치
본 발명은 반도체 메모리 장치에 관한 것으로서, 더욱 상세하게는 프로그램 루프 동작을 수행하는 상 변화 메모리 장치 및 그것의 프로그램 방법에 관한 것이다.
반도체 메모리 장치는 데이터를 저장해 두고 필요할 때 꺼내어 읽어볼 수 있는 기억장치이다. 반도체 메모리 장치는 크게 RAM(Random Access Memory)과 ROM(Read Only Memory)으로 나눌 수 있다. ROM은 전원이 끊어지더라도 저장된 데이터가 소멸하지 않는 불 휘발성 메모리(nonvolatile memory)이다. ROM에는 PROM(Programmable ROM), EPROM(Erasable PROM), EEPROM(Electrically EPROM), 플래시 메모리(Flash Memory) 등이 있다. 플래시 메모리는 크게 노어(NOR) 플래시 메모리와 낸드(NAND) 플래시 메모리로 구분된다. RAM은 전원이 끊어지면 저장된 데이터가 소멸하는 소위 휘발성 메모리(volatile memory)이다. RAM에는 Dynamic RAM(DRAM)과 Static RAM(SRAM) 등이 있다.
그 외에 DRAM의 커패시터를 불휘발성을 지닌 물질로 대체한 반도체 메모리 장치가 등장하고 있다. 강유전체 커패시터를 이용한 강유전체 램(ferroelectric RAM; FRAM), 티엠알(TMR; tunneling magneto-resistive) 막을 이용한 마그네틱 램(magnetic RAM; MRAM), 그리고 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 메모리 장치(phase change memory device) 등이 있다. 특히 상 변화 메모리 장치는 온도 변화에 따른 상 변화(phase change), 즉 저항 변화를 이용한 불휘발성 메모리 장치이다. 상 변화 메모리 장치는 그 제조과정이 비교적 간단하고, 저가로 대용량의 메모리를 구현할 수 있다.
도 1은 상 변화 메모리 장치의 메모리 셀을 보여준다. 도 1을 참조하면, 메모리 셀(10)은 기억 소자(memory element, 11)와 선택 소자(select element, 12)를 포함한다. 기억 소자(11)는 비트 라인(BL)과 선택 소자(12) 사이에 연결되며, 선택 소자(12)는 기억 소자(11)와 접지 사이에 연결된다.
기억 소자(11)는 상 변화 물질(GST)을 포함한다. 상 변화 물질(GST)은 Ge-Sb-Te와 같이 온도에 따라 저항이 변하는 가변 저항 소자이다. 상 변화 물질(GST)은 온도에 따라 2개의 안정된 상태, 즉 결정 상태(crystal state) 및 비정질 상태(amorphous state) 중 어느 하나를 갖는다. 상 변화 물질(GST)은 비트 라인(BL)을 통해 공급되는 전류에 따라 결정 상태(crystal state) 또는 비정질 상태(amorphous state)로 변한다. 상 변화 메모리 장치는 상 변화 물질(GST)의 이러한 특성을 이용하여 데이터를 프로그램한다.
선택 소자(12)는 NMOS 트랜지스터(NT)로 구성된다. NMOS 트랜지스터(NT)의 게이트에는 워드 라인(WL)이 연결된다. 워드 라인(WL)에 소정의 전압이 인가되면, NMOS 트랜지스터(NT)는 턴 온(turn on) 된다. NMOS 트랜지스터(NT)가 턴 온(turn on) 되면, 기억 소자(11)는 비트 라인(BL)을 통해 전류를 공급받는다. 도 1에서는 기억 소자(11)가 비트 라인(BL)과 선택 소자(12) 사이에 연결되어 있다. 그러나 선택 소자(12)가 비트 라인(BL)과 기억 소자(11) 사이에 연결될 수도 있다.
도 2는 상 변화 메모리 장치의 또 다른 메모리 셀을 보여준다. 도 2를 참조하면, 메모리 셀(20)은 기억 소자(21)와 선택 소자(22)를 포함한다. 기억 소자(21)는 비트 라인(BL)과 선택 소자(22) 사이에 연결되며, 선택 소자(22)는 기억 소자(21)와 접지 사이에 연결된다. 기억 소자(21)는 도 1의 기억 소자(11)와 동일하다.
선택 소자(22)는 다이오드(D)로 구성된다. 다이오드(D)의 애노드(Anode)에는 기억 소자(21)가 연결되며, 캐소드(Cathode)에는 워드 라인(WL)이 연결된다. 다이오드(D)의 애노드와 캐소드 사이의 전압 차가 다이오드(D)의 문턱 전압보다 높아지면, 다이오드(D)는 턴 온(turn on) 된다. 다이오드(D)가 턴 온 되면, 기억 소자(21)는 비트 라인(BL)을 통해 전류를 공급받는다.
도 3은 도 1 및 도 2에 도시된 상 변화 물질(GST)의 특성을 설명하기 위한 그래프이다. 도 3에서, 참조 번호 1은 상 변화 물질(GST)이 비정질 상태(amorphous state)로 되기 위한 조건을 나타내며, 참조 번호 2는 결정 상태(crystal state)로 되기 위한 조건을 나타낸다.
도 3을 참조하면, 상 변화 물질(GST)은 전류 공급에 의해 T1 동안 용융 온도(melting temperature; Tm)보다 높은 온도로 가열한 뒤 급속히 냉각(quenching)하면 비정질 상태(amorphous state)로 된다. 비정질 상태는 보통 리셋 상태(reset state)라고 부르며, 데이터 '1'을 저장한다. 이와는 달리, 상 변화 물질은 결정화 온도(crystallization temperature; Tc)보다 높고 용융 온도(Tm)보다는 낮은 온도에서 T1 보다 긴 T2 동안 가열한 뒤 서서히 냉각하면 결정 상태(crystal state)로 된다. 결정 상태는 보통 셋 상태(set state)라고도 부르며, 데이터 '0'을 저장한다. 메모리 셀은 상 변화 물질의 비정질 양(amorphous volume)에 따라 저항(resistance)이 달라진다. 메모리 셀의 저항은 비정질 상태일 때 높고, 결정 상태일 때 낮다.
상 변화 메모리 장치는 프로그램 동작 시에 상 변화 물질(GST)에 프로그램 전류(program current)를 공급하기 위해 쓰기 드라이버 회로(Write Driver Circuit)를 포함한다. 쓰기 드라이버 회로는 외부에서 제공된 전원전압(예를 들면, 2.5V 이상)을 이용하여, 메모리 셀에 프로그램 전류 즉, 셋 전류 또는 리셋 전류를 공급한다. 여기에서, 셋 전류(set current)란 메모리 셀의 상 변화 물질(GST)을 셋 상태로 만들기 위한 전류이며, 리셋 전류(reset current)는 리셋 상태로 만들기 위한 전류이다.
상 변화 메모리 장치는 프로그램 동작 시에 프로그램 검증 동작을 수행함으로, 프로그램 데이터에 대한 신뢰성을 높일 수 있다. 일반적으로, 상 변화 메모리 장치는 프로그램 전류를 단계적으로 증가하면서 프로그램 동작 및 프로그램 검증 동작을 수행한다. 여기에서, 각각의 프로그램 동작 및 프로그램 검증 동작을 합하여 프로그램 루프 동작(program loop operation)이라 한다.
각각의 프로그램 루프 동작에서, 프로그램 동작을 수행한 다음에 프로그램 검증 동작이 수행된다. 프로그램 검증 결과, 프로그램 폐일(Fail) 이면 프로그램 전류를 증가하고, 다음 단계의 프로그램 루프 동작이 수행된다. 그러나 프로그램 패스(Pass)이면 프로그램 루프 동작을 종료한다.
프로그램 루프 동작은 프로그램 데이터의 신뢰성을 높일 수 있고, 메모리 칩의 수율(yield)을 좋게 할 수 있는 장점을 갖는다. 반면에, 프로그램 루프 동작은 프로그램 시간을 증가하고, 반복적인 프로그램 동작으로 인해 수명 시간을 단축하고, 프로그램 전류를 많이 소모하는 단점을 갖는다.
본 발명은 상술한 문제점을 해결하기 위하여 제안된 것으로, 본 발명의 목적은 프로그램 루프 동작을 수행하되, 프로그램 시간을 줄이고 프로그램 전류 소모를 줄이는 상 변화 메모리 장치 및 그것의 프로그램 방법을 제공하는 데 있다.
본 발명에 따른 상 변화 메모리 장치는 프로그램 루프 동작을 수행한다. 본 발명에 따른 상 변화 메모리 장치는 테스트 셀을 갖는 메모리 셀 어레이; 프로그램 펄스를 입력받고, 상기 메모리 셀 어레이에 프로그램 전류를 제공하는 쓰기 드라이버; 상기 메모리 셀 어레이에 프로그램된 데이터를 읽고, 프로그램 검증을 하기 위한 감지 증폭 및 검증 회로; 및 테스트 동작 시에 각각의 프로그램 루프마다 상기 테스트 셀에 대한 프로그램 검증 결과를 저장하고, 노말 동작 시에 상기 프로그램 검증 결과에 따라 상기 프로그램 펄스를 발생함으로 프로그램 루프의 시작을 조절하는 프로그램 루프 제어 유닛을 포함한다.
실시예로서, 상기 프로그램 루프 제어 유닛은 상기 감지 증폭 및 검증 회로의 프로그램 검증 결과에 따라, 상기 쓰기 드라이버로 상기 프로그램 펄스를 제공하는 프로그램 루프 회로; 테스트 동작 시에, 상기 각각의 프로그램 루프에 대한 프로그램 검증 결과를 저장하는 루프 저장 회로; 및 노말 동작 시에, 상기 루프 저장 회로에 저장된 프로그램 검증 결과에 따라 상기 프로그램 루프의 시작을 조절하는 프로그램 루프 컨트롤러를 포함한다.
다른 실시예로서, 상기 프로그램 루프 컨트롤러는 상기 루프 저장 회로에 저장된 프로그램 검증 결과에 따라 상기 프로그램 루프의 종료를 조절한다. 상기 루프 저장 회로에 저장된 프로그램 검증 결과를 외부로 내보내기 위한 스위치를 더 포함한다.
또 다른 실시예로서, 상기 루프 저장 회로는 상기 각각의 프로그램 루프에 대한 프로그램 검증 결과를 임시로 저장하기 위한 루프 저장 레지스터; 및 상기 레지스터에 저장된 프로그램 검증 결과를 저장하기 위한 루프 셋팅 유닛을 포함한다. 상기 루프 셋팅 유닛은 불휘발성 메모리 셀을 포함하며, 상기 프로그램 검증 결과는 상기 불휘발성 메모리 셀에 저장된다. 상기 불휘발성 메모리 셀은 상 변화 물질을 갖는 기억 소자; 및 상기 불휘발성 메모리 셀을 선택하기 위한 선택 소자를 포함한다. 한편, 상기 루프 셋팅 유닛은 퓨즈 박스를 포함하며, 상기 프로그램 검증 결과는 상기 퓨즈 박스에 저장된다.
또 다른 실시예로서, 상기 루프 저장 회로는 칩 제조 단계에서 상기 각각의 프로그램 루프에 대한 프로그램 검증 결과를 저장한다. 상기 테스트 동작 또는 상 기 노말 동작은 모드 레지스터 셋팅(MRS)에 의해 제어된다. 상기 메모리 셀 어레이는 복수의 메모리 셀을 포함하며, 각각의 메모리 셀은 상 변화 물질을 갖는 기억 소자; 및 상기 메모리 셀을 선택하기 위한 선택 소자를 포함한다. 상기 선택 소자는 다이오드이다.
본 발명의 다른 일면은 프로그램 루프 동작을 수행하는 상 변화 메모리 장치의 프로그램 방법에 관한 것이다. 상기 상 변화 메모리 장치는 메모리 셀 어레이; 프로그램 루프에 따라, 상기 메모리 셀 어레이에 단계적으로 증가하는 프로그램 전류를 제공하는 쓰기 드라이버 회로; 및 각각의 프로그램 루프에서, 상기 메모리 셀 어레이에 프로그램된 데이터를 읽고, 프로그램 검증을 하기 위한 감지 증폭 및 검증 회로를 포함한다. 상기 상 변화 메모리 장치의 프로그램 방법은, 상기 각각의 프로그램 루프에 대한 프로그램 검증 결과를 저장하는 테스트 동작 단계; 및 상기 저장된 프로그램 검증 결과에 따라 상기 프로그램 루프의 시작을 조절하는 노말 동작 단계를 포함한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부된 도면을 참조하여 설명한다.
도 4는 본 발명의 실시예에 따른 상 변화 메모리 장치를 보여주는 블록도이다. 도 4를 참조하면, 상 변화 메모리 장치(100)는 메모리 셀 어레이(110), 어드레스 디코더(120), 비트 라인 선택회로(130), 쓰기 드라이버(140), 감지 증폭 및 검증 회로(150), 그리고 프로그램 루프 제어 유닛을 포함한다. 프로그램 루프 제어 유닛은 프로그램 루프 회로(160), 루프 저장 회로(170), 그리고 프로그램 루프 컨트롤러(180)를 포함한다. 본 발명에 따른 상 변화 메모리 장치(100)에 의하면, 불필요한 프로그램 루프가 생략되기 때문에 프로그램 속도는 빨라지고, 전류 소모는 줄어든다.
메모리 셀 어레이(110)는 복수의 메모리 셀(도시되지 않음)로 구성된다. 각각의 메모리 셀은 기억 소자(memory element)와 선택 소자(select element)로 구성된다. 기억 소자는 상 변화 물질(GST)을 포함하며, 선택 소자는 NMOS 트랜지스터(도 1 참조, NT) 또는 다이오드(도 2 참조, D)로 구현된다.
메모리 셀 어레이(110)에는 테스트 셀들(111)을 포함한다. 테스트 셀들(111)은 테스트 동작 시에 사용하기 위한 것이다. 테스트 셀들(111)은 메모리 셀 어레이(110) 내의 모든 메모리 셀 중에서 선택되며, 모든 메모리 셀을 대표한다. 본 발명에 따른 상 변화 메모리 장치(100)는 테스트 셀들(111)을 사용하여 불필요한 프로그램 루프를 찾아낸다.
어드레스 디코더(120)는 워드 라인(WL)을 통해 메모리 셀 어레이(110)와 연결된다. 어드레스 디코더(120)는 외부에서 입력된 어드레스(ADDR)를 디코딩하고, 선택된 워드 라인으로 바이어스 전압을 제공한다. 또한, 어드레스 디코더(120)는 비트 라인(BL)을 선택하기 위한 선택 신호(Yi)를 발생한다. 선택 신호(Yi)는 비트 라인 선택 회로(130)에 제공된다. 어드레스 디코더(120)는 테스트 동작 시에 테스트 셀들(111)을 선택하기 위한 어드레스(ADDR)를 입력받는다.
비트 라인 선택 회로(130)는 비트 라인(BL)을 통해 메모리 셀 어레이(110)와 연결된다. 비트 라인 선택 회로(130)는 어드레스 디코더(120)로부터 제공되는 선택신호(Yi)에 응답하여 비트 라인을 선택한다. 비트 라인 선택 회로(130)는 복수의 NMOS 트랜지스터(도시되지 않음)를 포함한다. 여기에서, NMOS 트랜지스터는 선택 신호(Yi)에 응답하여 비트 라인(BL)과 데이터 라인(DL)을 전기적으로 연결한다.
쓰기 드라이버(140)는 프로그램 펄스(P_PGM) 및 데이터(DATA)를 입력받고, 데이터 라인(DL)으로 프로그램 전류(I_PGM)를 제공한다. 여기에서, 프로그램 펄스(P_PGM)는 프로그램 루프 회로(160)로부터 제공되며, 셋 펄스(P_SET) 및 리셋 펄스(P_RST)를 포함한다. 프로그램 전류(I_PGM)는 셋 전류(I_SET) 및 리셋 전류(I_RST)를 포함한다. 쓰기 드라이버(140)는 데이터 '0'이 입력되는 경우에는 셋 펄스(P_SET)에 응답하여 셋 전류(I_SET)를 제공하고, 데이터 '1'이 입력되는 경우에는 리셋 펄스(P_RST)에 응답하여 리셋 전류(I_RST)를 제공한다.
감지 증폭 및 검증 회로(150)는 읽기 동작 또는 프로그램 검증 동작 시에, 메모리 셀에 저장된 데이터를 읽어낸다. 감지 증폭 및 검증 회로(150)는 프로그램 검증 동작 시에 메모리 셀에 저장된 데이터를 읽고 프로그램 검증(program verify) 동작을 수행한다. 데이터가 메모리 셀에 정상적으로 프로그램되었으면 패스 신호(Pass; P)가 발생하고, 정상적으로 프로그램되지 않았으면 폐일 신호(Fail; F)가 발생한다.
감지 증폭 및 검증 회로(150)는 패스/폐일 체커(P/F Checher)를 포함한다. 패스/폐일 체커(P/F Checher)는 프로그램 검증 결과에 따라 패스 신호(Pass; P) 또는 폐일 신호(Fail; F)를 발생한다. 패스/폐일 신호(P/F)는 프로그램 루프 회 로(160)로 제공된다.
일반적으로, 상 변화 메모리 장치(100)는 프로그램 동작 시에 동시에 인가되는 프로그램 전류를 줄이기 위해서, 데이터 패드(PAD)를 통해 입력되는 16_비트 데이터를 동시에 프로그램하지 않는다. 예를 들면, 16_비트 데이터가 2_비트 단위로 8번에 걸쳐 순차적으로 프로그램되거나, 4_비트 단위로 4번에 걸쳐 순차적으로 프로그램된다. 이러한 프로그램 방식은 보통 x2 입출력 방식, x4 입출력 방식이라 한다. 여기에서, 2_비트 또는 4_비트 데이터는 하나의 프로그램 펄스에 응답하여 동시에 프로그램된다. x2 입출력 방식에 의하면 한번에 인가되는 프로그램 전류가 1/4로 줄어들며, x4 입출력 방식에 의하면 1/2로 줄어든다. 이하에서는 x2 입출력 방식에 의한 프로그램 동작(도 8 및 도 9 참조)이 설명될 것이다.
한편, 본 발명에 따른 상 변화 메모리 장치(100)는 프로그램 루프 동작(program loop operation)을 수행한다. 각각의 프로그램 루프에서는 x2 입출력 방식에 의한 프로그램 동작 및 프로그램 검증이 수행된다. 현재 프로그램 루프에 대한 프로그램 검증 동작을 수행한 결과, 프로그램 폐일(F)이면 프로그램 전류(I_PGM)를 증가하고 다음 프로그램 루프를 수행한다. 그러나 현재 프로그램 루프에 대한 프로그램 검증 동작을 수행한 결과, 프로그램 패스(P)이면 프로그램 동작을 종료한다.
프로그램 루프 동작을 수행하는 장치로는, 상 변화 메모리 장치 이외에 플래시 메모리 장치도 있다. 플래시 메모리 장치는 각각의 메모리 셀마다 플로팅 게이트를 갖는다. 플래시 메모리 장치는 프로그램 루프가 수행될 때마다, 플로팅 게 이트에 전자를 축적한다. 따라서 플래시 메모리 장치는 프로그램 전압을 단계적으로 증가하면서 프로그램 동작을 수행한다.
그러나 상 변화 메모리 장치는 이전 프로그램 루프의 결과가 메모리 셀에 축적되지 않는다. 즉, 상 변화 메모리 장치는 이전 프로그램 루프의 결과가 현재 프로그램 루프에 영향을 미치지 않는다. 예를 들어, 제 1 프로그램 루프를 수행한 결과 프로그램 폐일이면, 제 2 프로그램 루프가 수행된다. 이때 제 2 프로그램 루프는 제 1 프로그램 루프 동안에 메모리 셀로 제공된 프로그램 전류의 영향을 받지 않는다. 즉, 제 2 프로그램 루프는 제 2 프로그램 루프 동안에 제공된 프로그램 전류에 의해 프로그램 동작을 수행하게 된다.
본 발명에 따른 상 변화 메모리 장치(100)는 이러한 특성을 이용하여, 불필요한 프로그램 루프를 생략함으로 프로그램 시간을 줄이고, 프로그램 전류의 소모를 줄일 수 있도록 한 것이다. 이를 위해 본 발명에 따른 상 변화 메모리 장치(100)는 프로그램 루프 제어 유닛, 즉 프로그램 루프 회로(160), 루프 저장 회로(170), 그리고 프로그램 루프 컨트롤러(180)를 포함한다.
프로그램 루프 회로(160)는 쓰기 인에이블 신호(nWE)에 응답하여 동작하며, 쓰기 드라이버(140)로 프로그램 펄스(P_PGM)를 제공한다. 프로그램 루프 회로(160)는 테스트 동작 시에, 제 1 모드 신호(MOD1)에 응답하여 프로그램 루프 동작을 수행한다. 여기에서, 제 1 모드 신호(MOD1)는 모드 레지스터 셋(MRS, 190)으로부터 제공된다.
프로그램 루프 회로(160)는 각각의 프로그램 루프마다 감지 증폭 및 검증 회로(150)로부터 패스 신호(P) 또는 폐일 신호(F)를 입력받는다. 폐일 신호(F)가 입력되면, 프로그램 루프 회로(160)는 루프 카운트(loop count)를 증가하고 다음 프로그램 루프를 수행한다. 그러나 패스 신호(P)가 입력되면, 현재 프로그램 루프에 대한 루프 정보(LINF)를 루프 저장 회로(170)로 제공한다.
한편, 프로그램 루프 회로(160)는 프로그램 루프 컨트롤러(180)로부터 루프 시작 신호(L_STRT) 또는 루프 종료 신호(L_FNSH)를 입력받는다. 여기에서, 루프 시작 신호(L_STRT)는 프로그램 루프의 시작을 알리는 신호이고, 루프 종료 신호(L_FNSH)는 프로그램 루프의 종료를 알리는 신호이다. 루프 시작 신호(L_STRT) 및 루프 종료 신호(L_FNSH)는 도 8 및 도 9를 참조하여 자세히 설명된다.
루프 저장 회로(170)는 루프 정보(LINF)에 응답하여 각각의 프로그램 루프에 대한 프로그램 검증 결과를 저장한다. 루프 저장 회로(170)는 프로그램 검증 결과를 저장하기 위한 루프 저장 레지스터(도 5 및 도 6 참조, 171)를 포함한다. 루프 저장 레지스터(171)는 복수의 레지스터(R1~Rn)를 포함한다. 각각의 레지스터에는 각각의 프로그램 루프에 대한 프로그램 검증 결과가 저장된다.
예를 들면, 제 1 레지스터(R1)에는 제 1 프로그램 루프(Loop1)의 프로그램 검증 결과가 저장되고, 제 2 레지스터(R2)에는 제 2 프로그램 루프(Loop2)의 검증 결과가 저장된다. 각각의 레지스터는 디폴트(default)로 데이터 '0'을 저장하고 있으며, 프로그램 패스(P)인 경우에 해당 레지스터에 데이터 '1'이 저장된다.
본 발명에 따른 상 변화 메모리 장치(100)는 루프 저장 회로(170)에 저장된 루프 데이터(LDAT)에 따라 프로그램 루프의 시작 또는 종료를 조절한다. 위의 예에 서, 제 1 레지스터(R1)에 '0'이 저장되고 제 2 레지스터(R1)에 '1'이 저장되어 있으면, 상 변화 메모리 장치(100)는 제 1 프로그램 루프(Loop1)를 생략하고, 제 2 프로그램 루프(Loop2)부터 프로그램 루프 동작을 시작한다. 이는 도 9를 참조하여 상세하게 설명된다.
루프 저장 회로(170)는 제 1 모드 신호(MOD1)에 응답하여 동작한다. 여기에서, 제 1 모드 신호(MOD1)는 테스트 모드 신호로서, 테스트 동작 시에 루프 저장 회로(170)에 루프 정보(LINF)를 저장하기 위한 신호이다. 제 1 모드 신호(MOD1)는 모드 레지스터 셋(MRS, 190)으로부터 제공된다. 루프 저장 회로(170)는 테스트 모드에서 루프 저장 레지스터(171)에 루프 정보(LINF)를 저장한다. 그리고 루프 저장 회로(170)는 노말 모드에서 루프 데이터(LDAT)를 프로그램 루프 컨트롤러(180)로 제공한다. 테스트 모드는 도 8을 참조하여 설명되고, 노말 모드는 도 9를 참조하여 설명된다.
루프 저장 회로(170)는 테스트 모드 시에, 제 1 모드 신호(MOD1)에 응답하여 각각의 프로그램 루프에 대한 프로그램 검증 결과를 저장한다. 여기에서, 테스트 동작은 웨이퍼 테스트 동작 또는 칩 테스트 동작을 포함한다. 즉, 루프 저장 회로(170)는 칩 제조 단계에서, 각각의 프로그램 루프에 대한 프로그램 검증 결과를 저장한다. 이로써, 각각의 칩마다 서로 다른 프로그램 검증 결과가 저장될 수 있다.
루프 저장 회로(170)는 노말 모드 시에, 루프 데이터(LDAT)를 프로그램 루프 컨트롤러(180)로 제공한다. 루프 정보(LINF)는 루프 저장 레지스터(LINF)로 제 공되는 프로그램 검증 결과이고, 루프 데이터(LDAT)는 루프 셋팅 유닛(도 5 및 도 6 참조)에 저장된 데이터이다. 루프 저장 회로(170)의 구성 및 동작은 도 5 및 도 6을 참조하여 상세히 설명된다.
프로그램 루프 컨트롤러(180)는 노말 모드 시에 루프 저장 회로(170)에 저장된 루프 데이터(LDAT)에 따라 프로그램 루프 동작을 수행한다. 프로그램 루프 컨트롤러(160)는 루프 데이터(LDAT)에 따라 루프 시작 신호(L_STRT) 또는 루프 종료 신호(L_FNSH)를 프로그램 루프 회로(160)로 제공한다.
본 발명에 따른 상 변화 메모리 장치(100)는 루프 저장 회로(170)에 저장된 루프 정보(LINF) 또는 루프 데이터(LDAT)를 외부로 내보내기 위한 스위치(200)를 더 포함한다. 스위치(200)는 제 1 및 제 2 모드 신호(MOD1, MOD2)에 응답하여 온 또는 오프 된다. 여기에서, 제 1 및 제 2 모드 신호(MOD1, MOD2)는 모드 레지스터 셋(MRS, 200)으로부터 제공된다. 제 2 모드 신호(MOD2)는 루프 저장 회로(170)에 저장된 루프 정보(LINF)를 패드(101)를 통해 읽어보고자 할 때 발생한다. 예를 들면, 루프 저장 레지스터(도 6 참조, 171)에 저장된 루프 정보(LINF)를 패드(101)를 통해 읽고, 읽은 루프 정보를 사용하여 루프 셋팅 유닛(도 6 참조, 173) 내의 퓨즈를 컷팅(cutting)한다.
도 4에 도시된 상 변화 메모리 장치(100)는 테스트 동작 시에 테스트 셀(111)을 사용하여 프로그램 루프 동작을 수행하고, 각 프로그램 루프에 대한 프로그램 검증 결과를 루프 저장 회로(170)에 저장한다. 그리고 노말 동작 시에는 루프 저장 회로(170)에 저장된 프로그램 검증 결과에 근거하여 프로그램 루프 동작을 수행함으로, 불필요한 프로그램 루프가 생략되도록 한다. 본 발명에 따른 상 변화 메모리 장치(100)에 의하면, 불필요한 프로그램 루프가 생략됨으로 프로그램 시간이 단축되고, 전류 소모가 줄어든다.
도 5 및 도 6은 도 4에 도시된 루프 저장 회로를 예시적으로 보여주는 블록도이다. 도 5 및 도 6을 참조하면, 루프 저장 회로(170)는 루프 저장 레지스터(171) 및 루프 셋팅 유닛(172, 173)을 포함한다. 루프 셋팅 유닛은 불휘발성 메모리 셀(172) 또는 퓨즈 박스(173) 등으로 구현된다. 루프 저장 회로(170)는 제 1 모드 신호(MOD1)에 응답하여 동작하며, 루프 정보(LINF)를 입력받고, 루프 데이터(LDAT)를 출력한다.
루프 저장 레지스터(171)는 테스트 동작 시에 각각의 프로그램 루프에 대한 프로그램 검증 결과, 즉 루프 정보(LINF)를 임시로 저장한다. 그러나 루프 저장 레지스터(171)는 파워 오프 시에 루프 정보(LINF)를 잃을 수 있다. 루프 세팅 유닛(172, 173)은 파워 오프 시에 루프 정보(LINF)를 보존하기 위한 것이다.
예를 들면, 루프 저장 레지스터(171)는 도 5 및 도 6에서 보는 바와 같이 11개의 레지스터(R1~R11)를 포함한다. 제 1 내지 제 11 레지스터(R1~R11)에는 각각의 프로그램 루프에 대한 루프 정보(LINF)가 저장된다. 즉, 제 1 레지스터(R1)에는 제 1 프로그램 루프(Loop1)에 대한 루프 정보가 저장되고, 제 11 레지스터(R11)에는 제 11 프로그램 루프(Loop11)에 대한 루프 정보가 저장된다.
도 5 및 도 6을 참조하면, 제 2 내지 제 9 레지스터(R2~R9)에는 데이터 '1'이 저장되어 있고, 나머지 레지스터(R1, R10, R11)에는 데이터 '0'이 저장되어 있 다. 이는 각각의 프로그램 루프에 대한 프로그램 검증 결과, 제 2 내지 제 9 프로그램 루프에서 프로그램 패스가 적어도 한 번 발생한 것을 의미한다. 위 예에서, 상 변화 메모리 장치(100)는 노말 동작 시에 제 2 프로그램 루프(Loop2)에서 프로그램 동작을 시작하고, 제 9 프로그램 루프(Loop9)에서 종료한다.
루프 셋팅 유닛은 불휘발성 메모리 셀(도 5 참조, 172) 또는 퓨즈 박스(도 6 참조, 173)를 포함한다. 루프 저장 레지스터(171)에 저장된 루프 정보(LINF)는 불휘발성 메모리 셀(172) 또는 퓨즈 박스(173)에 다시 저장된다. 여기에서, 불휘발성 메모리 셀은 상 변화 메모리 셀로 구성될 수 있다. 상 변화 메모리 셀은 상 변화 물질(GST)을 갖는 기억 소자 및 상 변화 메모리 셀을 선택하기 위한 선택 소자를 포함한다. 루프 셋팅 유닛(172, 173)은 루프 데이터(LDAT)를 프로그램 루프 컨트롤러(180)로 제공한다.
한편, 도 6에서 퓨즈 박스(173)에 루프 데이터(LDAT)를 저장하기 위해서는 루프 저장 레지스터(171)에 저장된 루프 정보(LINF)를 패드(도 4 참조, 101)를 통해 읽어봐야 한다. 본 발명에 따른 상 변화 메모리 장치(100)는 이를 위해 스위치(도 4 참조, 200)를 포함한다. 스위치(200)는 제 1 및 제 2 모드 신호(MOD1, MOD2)에 응답하여, 루프 정보(LINF)를 패드(101)로 전송한다. 사용자(user)는 패드(101)를 통해 루프 정보(LINF)를 읽고, 퓨즈를 컷팅함으로 루프 데이터(LDAT)를 루프 셋팅 유닛(173)에 저장한다.
도 7은 도 4에 도시된 상 변화 메모리 장치의 동작을 설명하기 위한 순서도이다. 이하에서 도 4 및 도 7을 참조하여, 본 발명에 따른 상 변화 메모리 장 치(100)의 동작이 설명된다.
S110 단계는 테스트 모드로 진입하는 단계이다. 모드 레지스터 셋(190)은 테스트 동작 시에 제 1 모드 신호(MOD1)를 발생한다. 제 1 모드 신호(MOD1)는 프로그램 루프 회로(160) 및 루프 저장 회로(170)로 제공된다.
S120 단계 및 S130 단계에서는 테스트 셀(111)을 선택하기 위한 어드레스(ADDR0)가 입력된다. 예를 들면, 어드레스(ADDR0)에 의해 처음 16_비트 테스트 셀이 선택된다.
S140 단계에서는 선택된 테스트 셀에 대한 테스트 루프 동작이 수행된다. 처음 16_비트 테스트 셀에 대한 프로그램 루프 동작이 수행된다. 예를 들면, 제 1 프로그램 루프(Loop1)부터 제 11 프로그램 루프(Loop11)까지 단계적으로 프로그램 전류(I_PGM)를 증가해가면서 프로그램 및 프로그램 검증 동작을 수행한다. 그리고 각각의 프로그램 루프에 대한 루프 정보(LINF)는 루프 저장 레지스터(171)에 저장된다.
S150 단계에서 모든 테스트 셀에 대한 프로그램 루프 동작이 수행되었는지를 판단한다. 모든 테스트 셀에 대한 프로그램 루프 동작이 수행되지 않았으면, 어드레스를 변경하고(S155) 다른 테스트 셀에 대한 프로그램 루프 동작을 수행한다. 이때 S130 단계 내지 S150 단계가 반복된다. 예를 들면, 어드레스(ADDR1)를 입력받고, 다음 16_비트 테스트 셀에 대한 프로그램 루프 동작이 수행된다. 제 1 프로그램 루프(Loop1)부터 제 11 프로그램 루프(Loop11)까지 단계적으로 프로그램 루프 동작을 수행하고, 각각의 프로그램 루프에 대한 루프 정보(LINF)를 저장한다.
반면, 모든 테스트 셀에 대한 프로그램 루프 동작이 수행되었으면, S160 단계에서 루프 저장 레지스터(171)에 저장된 루프 정보(LINF)는 루프 셋팅 유닛(172, 173)에 저장된다.
S170 단계는 노말 모드로 진입하는 단계이다. 180 단계에서는 루프 셋팅 유닛(172, 173)에 저장된 루프 데이터(LDAT)에 근거하여 노말 루프 동작이 수행된다. 예를 들면, 제 1 프로그램 루프(Loop1)를 생략하고 제 2 프로그램 루프(Loop2)부터 프로그램 루프 동작을 수행한다. 그리고 제 9 프로그램 루프(Loop9)에서 프로그램 루프 동작을 종료한다.
도 8은 테스트 동작 시의 프로그램 루프 동작을 보여주는 타이밍도이고, 도 9는 노말 동작 시의 프로그램 루프 동작을 보여주는 타이밍도이다. 도 8 및 도 9에서, 상 변화 메모리 장치(도 4 참조, 100)는 11번의 프로그램 루프를 갖는다고 가정한다. 그리고 프로그램 전류(I_PGM)는 0.5mA부터 0.05mA씩 단계적으로 증가한다고 가정한다. 도 8 및 도 9에서, nWE는 외부 쓰기 인에이블 신호이고, CLK는 외부 쓰기 인에이블 신호에 의해 발생한 내부 쓰기 인에이블 신호이다. 데이터는 내부 쓰기 인에이블 신호(CLK)에 응답하여 x2 입출력 방식에 의해 프로그램된다.
도 8을 참조하면, 상 변화 메모리 장치(100)는 처음 16_비트 데이터에 대한 프로그램 루프 동작을 수행한다. 여기서, 처음 16_비트 데이터는 테스트 셀(111)에 저장될 데이터이며, 어드레스(ADDR0)에 의해 저장될 위치가 선택된다. 제 1 프로그램 루프(Loop1)에서는 0.5mA의 프로그램 전류(I_PGM)가 테스트 셀로 제공되고, 제 2 프로그램 루프(Loop2)에서는 0.55mA의 프로그램 전류가 제공된다. 만약, 제 2 프 로그램 루프(Loop2)의 프로그램 검증 결과, 패스(Pass)이면 루프 저장 회로(170)의 제 2 레지스터(R2)에 루프 정보 '1'이 저장된다.
이어서, 다음 16_비트 데이터에 대한 프로그램 루프 동작을 수행한다. 여기에서, 다음 16_비트 데이터는 어드레스 ADDR1(도시되지 않음)에 의해 저장될 테스트 셀이 선택된다. 만약, 제 4 프로그램 루프(Loop_4)의 프로그램 검증 결과, 패스(Pass)이면 제 4 레지스터(R4)에 루프 정보 '1'이 저장된다. 이와 같은 동작이 모든 테스트 셀에 대해서 반복되며, 루프 저장 레지스터(171)에 루프 정보를 저장한다. 이하에서는, 테스트 모드 동작 결과, 제 2 내지 제 9 레지스터(R2~R9)에 루프 정보 '1'이 저장된다고 가정한다.
도 9를 참조하면, 상 변화 메모리 장치(100)는 노말 동작 시에 루프 셋팅 유닛(172, 173)에 저장된 루프 데이터(LDAT)에 근거하여 프로그램 루프 동작을 수행한다. 상 변화 메모리 장치(100)는 도 8의 테스트 동작의 결과에 따라, 루프 시작 신호(L_STRT)에 응답하여 제 2 프로그램 루프(Loop_2)부터 프로그램 루프 동작을 수행한다. 그리고 상 변화 메모리 장치(100)는 루프 종료 신호(L_FNSH)에 응답하여 제 9 프로그램 루프(Loop_9)에서 프로그램 루프 동작을 종료한다. 제 2 프로그램 루프(Loop_2)에서는 0.55mA의 프로그램 전류가 메모리 셀로 제공되고, 제 9 프로그램 루프(Loop_9)에서는 0.9mA의 프로그램 전류가 제공된다.
본 발명에 따른 상 변화 메모리 장치(100)에 의하면, 불필요한 프로그램 루프를 생략함으로, 프로그램 시간을 단축하고, 프로그램 전류 소비를 줄일 수 있다.
이상에서, 본 발명은 구체적인 실시예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음 물론이다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다.
본 발명에 따른 상 변화 메모리 장치에 의하면, 불필요한 프로그램 루프 동작을 생략함으로, 프로그램 시간을 단축하고 프로그램 전류 소비를 줄일 수 있다.

Claims (20)

  1. 프로그램 루프 동작을 수행하는 상 변화 메모리 장치에 있어서:
    테스트 셀을 갖는 메모리 셀 어레이;
    프로그램 펄스를 입력받고, 상기 메모리 셀 어레이에 프로그램 전류를 제공하는 쓰기 드라이버;
    상기 메모리 셀 어레이에 프로그램된 데이터를 읽고, 프로그램 검증을 하기 위한 감지 증폭 및 검증 회로; 및
    테스트 동작 시에 각각의 프로그램 루프마다 상기 테스트 셀에 대한 프로그램 검증 결과를 저장하고, 노말 동작 시에 상기 프로그램 검증 결과에 따라 상기 프로그램 펄스를 발생함으로 프로그램 루프의 시작을 조절하는 프로그램 루프 제어 유닛을 포함하는 상 변화 메모리 장치.
  2. 제 1 항에 있어서,
    상기 프로그램 루프 제어 유닛은
    상기 감지 증폭 및 검증 회로의 프로그램 검증 결과에 따라, 상기 쓰기 드라이버로 상기 프로그램 펄스를 제공하는 프로그램 루프 회로;
    테스트 동작 시에, 상기 각각의 프로그램 루프에 대한 프로그램 검증 결과를 저장하는 루프 저장 회로; 및
    노말 동작 시에, 상기 루프 저장 회로에 저장된 프로그램 검증 결과에 따라 상기 프로그램 루프의 시작을 조절하는 프로그램 루프 컨트롤러를 포함하는 상 변화 메모리 장치.
  3. 제 2 항에 있어서,
    상기 프로그램 루프 컨트롤러는 상기 루프 저장 회로에 저장된 프로그램 검증 결과에 따라 상기 프로그램 루프의 종료를 조절하는 상 변화 메모리 장치.
  4. 제 2 항에 있어서,
    상기 루프 저장 회로에 저장된 프로그램 검증 결과를 패드로 내보내기 위한 스위치를 더 포함하는 상 변화 메모리 장치.
  5. 제 2 항에 있어서,
    상기 루프 저장 회로는
    상기 각각의 프로그램 루프에 대한 프로그램 검증 결과를 임시로 저장하기 위한 루프 저장 레지스터; 및
    상기 레지스터에 저장된 프로그램 검증 결과를 저장하기 위한 루프 셋팅 유닛을 포함하는 상 변화 메모리 장치.
  6. 제 5 항에 있어서,
    상기 루프 셋팅 유닛은 불휘발성 메모리 셀을 포함하며,
    상기 프로그램 검증 결과는 상기 불휘발성 메모리 셀에 저장되는 상 변화 메모리 장치.
  7. 제 6 항에 있어서,
    상기 불휘발성 메모리 셀은
    상 변화 물질을 갖는 기억 소자; 및
    상기 불휘발성 메모리 셀을 선택하기 위한 선택 소자를 포함하는 상 변화 메모리 장치.
  8. 제 5 항에 있어서,
    상기 루프 셋팅 유닛은 퓨즈 박스를 포함하며,
    상기 프로그램 검증 결과는 상기 퓨즈 박스에 저장되는 상 변화 메모리 장치.
  9. 제 8 항에 있어서,
    상기 루프 저장 회로에 저장된 프로그램 검증 결과를 패드로 내보내기 위한 스위치를 더 포함하며, 상기 퓨즈 박스는 상기 패드를 통해 읽은 프로그램 검증 결과에 따라 컷팅(cutting)되는 상 변화 메모리 장치.
  10. 제 2 항에 있어서,
    상기 루프 저장 회로는 칩 제조 단계에서 상기 각각의 프로그램 루프에 대한 프로그램 검증 결과를 저장하는 상 변화 메모리 장치.
  11. 제 1 항에 있어서,
    상기 테스트 동작 또는 상기 노말 동작은 모드 레지스터 셋(MRS)에 의해 제어되는 상 변화 메모리 장치.
  12. 제 1 항에 있어서,
    상기 쓰기 드라이버는 상기 프로그램 루프에 따라 프로그램 전류를 단계적으로 증가하는 상 변화 메모리 장치.
  13. 제 1 항에 있어서,
    상기 메모리 셀 어레이는 복수의 메모리 셀을 포함하며,
    각각의 메모리 셀은
    상 변화 물질을 갖는 기억 소자; 및
    상기 메모리 셀을 선택하기 위한 선택 소자를 포함하되,
    상기 선택 소자는 다이오드인 것을 특징으로 하는 상 변화 메모리 장치.
  14. 프로그램 루프 동작을 수행하는 상 변화 메모리 장치의 프로그램 방법에 있어서:
    상기 상 변화 메모리 장치는
    메모리 셀 어레이;
    프로그램 루프에 따라, 상기 메모리 셀 어레이에 프로그램 전류를 제공하는 쓰기 드라이버; 및
    각각의 프로그램 루프에서, 상기 메모리 셀 어레이에 프로그램된 데이터를 읽고, 프로그램 검증을 하기 위한 감지 증폭 및 검증 회로를 포함하며,
    상기 상 변화 메모리 장치의 프로그램 방법은
    상기 각각의 프로그램 루프에 대한 프로그램 검증 결과를 저장하는 테스트 동작 단계; 및
    상기 프로그램 검증 결과에 따라 상기 프로그램 루프의 시작을 조절하는 노말 동작 단계를 포함하는 프로그램 방법.
  15. 제 14 항에 있어서,
    상기 노말 동작 단계에서 상기 프로그램 검증 결과에 따라 상기 프로그램 루프의 종료를 조절하는 프로그램 방법.
  16. 제 14 항에서 있어서,
    상기 프로그램 검증 결과는 레지스터에 저장된 다음에, 불휘발성 메모리 셀에 저장되는 프로그램 방법.
  17. 제 14 항에 있어서,
    상기 프로그램 검증 결과는 레지스터에 저장된 다음에, 퓨즈 박스에 저장되는 프로그램 방법.
  18. 제 14 항에 있어서,
    상기 프로그램 검증 결과를 저장하는 단계는 칩 제조 단계에서 수행되는 프로그램 방법.
  19. 제 14 항에 있어서,
    상기 테스트 동작 또는 상기 노말 동작은 모드 레지스터 셋(MRS)에 의해 제어되는 프로그램 방법.
  20. 제 14 항에 있어서,
    상기 쓰기 드라이버는 상기 프로그램 루프에 따라 프로그램 전류를 단계적으로 증가하는 프로그램 방법.
KR1020060089681A 2006-09-15 2006-09-15 프로그램 루프 동작을 수행하는 상 변화 메모리 장치 및그것의 프로그램 방법 KR100816752B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060089681A KR100816752B1 (ko) 2006-09-15 2006-09-15 프로그램 루프 동작을 수행하는 상 변화 메모리 장치 및그것의 프로그램 방법
US11/853,955 US7573758B2 (en) 2006-09-15 2007-09-12 Phase-change random access memory (PRAM) performing program loop operation and method of programming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060089681A KR100816752B1 (ko) 2006-09-15 2006-09-15 프로그램 루프 동작을 수행하는 상 변화 메모리 장치 및그것의 프로그램 방법

Publications (2)

Publication Number Publication Date
KR20080024918A KR20080024918A (ko) 2008-03-19
KR100816752B1 true KR100816752B1 (ko) 2008-03-25

Family

ID=39188403

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060089681A KR100816752B1 (ko) 2006-09-15 2006-09-15 프로그램 루프 동작을 수행하는 상 변화 메모리 장치 및그것의 프로그램 방법

Country Status (2)

Country Link
US (1) US7573758B2 (ko)
KR (1) KR100816752B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809339B1 (ko) * 2006-12-20 2008-03-05 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
KR100998944B1 (ko) * 2008-12-26 2010-12-09 주식회사 하이닉스반도체 피램의 라이트 드라이버 회로
KR101047052B1 (ko) 2009-05-28 2011-07-06 주식회사 하이닉스반도체 상변화 메모리 장치 및 이를 위한 테스트 회로
KR101131551B1 (ko) 2009-05-29 2012-04-04 주식회사 하이닉스반도체 데이터 전송을 제어하는 상변화 메모리 장치
KR101094904B1 (ko) * 2009-09-30 2011-12-15 주식회사 하이닉스반도체 기준전압 생성 회로 및 방법, 이를 이용한 상변화 메모리 장치 및 리드 방법
KR101201859B1 (ko) 2010-09-03 2012-11-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 프로그래밍 전류펄스 조절방법
KR101964261B1 (ko) 2012-05-17 2019-04-01 삼성전자주식회사 자기 메모리 장치
KR20140028481A (ko) * 2012-08-29 2014-03-10 에스케이하이닉스 주식회사 쓰기 전류를 측정할 수 있는 반도체 메모리 장치 및 쓰기 전류 측정 방법
KR102030326B1 (ko) 2013-01-21 2019-10-10 삼성전자 주식회사 비휘발성 메모리 장치 및 그 구동 방법
KR102081590B1 (ko) * 2013-01-29 2020-04-14 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
KR102079370B1 (ko) 2013-02-05 2020-02-20 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 쓰기 방법
US9135975B2 (en) 2013-10-28 2015-09-15 Qualcomm Incorporated Write pulse width scheme in a resistive memory
KR102144779B1 (ko) 2014-02-04 2020-08-14 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치의 구동 방법
KR102140786B1 (ko) 2014-06-27 2020-08-03 삼성전자주식회사 저항성 메모리 장치 및 상기 저항성 메모리 장치의 동작 방법
CN107045892B (zh) * 2015-11-26 2023-08-29 三星电子株式会社 非易失性存储器和包括非易失性存储器的存储装置
KR102446731B1 (ko) * 2016-02-29 2022-09-27 에스케이하이닉스 주식회사 전자 장치 및 그의 구동 방법
KR20180032391A (ko) 2016-09-22 2018-03-30 에스케이하이닉스 주식회사 반도체 메모리 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980062405U (ko) * 1997-04-02 1998-11-16 김영환 플래쉬메모리의 바이트 프로그램시 테스트 모드상에서의 루프 카운터 셋팅회로
KR100406555B1 (ko) * 2001-06-29 2003-11-20 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 테스트 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980062405A (ko) 1996-12-30 1998-10-07 김영귀 자동차용 양측 후방 고정유리 취부구조
JP3409986B2 (ja) 1997-01-31 2003-05-26 株式会社東芝 多値メモリ
US6141241A (en) * 1998-06-23 2000-10-31 Energy Conversion Devices, Inc. Universal memory element with systems employing same and apparatus and method for reading, writing and programming same
JP2002133879A (ja) 2000-10-31 2002-05-10 Matsushita Electric Ind Co Ltd 不揮発性記憶装置
US6879525B2 (en) * 2001-10-31 2005-04-12 Hewlett-Packard Development Company, L.P. Feedback write method for programmable memory
US7116593B2 (en) * 2002-02-01 2006-10-03 Hitachi, Ltd. Storage device
JP4187197B2 (ja) 2002-11-07 2008-11-26 シャープ株式会社 半導体メモリ装置の制御方法
US6965521B2 (en) * 2003-07-31 2005-11-15 Bae Systems, Information And Electronics Systems Integration, Inc. Read/write circuit for accessing chalcogenide non-volatile memory cells

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980062405U (ko) * 1997-04-02 1998-11-16 김영환 플래쉬메모리의 바이트 프로그램시 테스트 모드상에서의 루프 카운터 셋팅회로
KR100406555B1 (ko) * 2001-06-29 2003-11-20 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 테스트 방법

Also Published As

Publication number Publication date
US7573758B2 (en) 2009-08-11
KR20080024918A (ko) 2008-03-19
US20080068903A1 (en) 2008-03-20

Similar Documents

Publication Publication Date Title
KR100816752B1 (ko) 프로그램 루프 동작을 수행하는 상 변화 메모리 장치 및그것의 프로그램 방법
US7936612B2 (en) Phase change memory device generating program current and method thereof
US7580278B2 (en) Variable resistance memory device
US8891323B2 (en) Semiconductor memory device capable of measuring write current and method for measuring write current
US7405964B2 (en) Integrated circuit to identify read disturb condition in memory cell
EP1426971B1 (en) Semiconductor memory device and method for correcting memory cell data
KR100773398B1 (ko) 오티피 셀 어레이를 구비한 상 변화 메모리 장치
US7646632B2 (en) Integrated circuit for setting a memory cell based on a reset current distribution
KR101311499B1 (ko) 가변 저항 메모리 장치 및 그것의 프로그램 방법
KR101942275B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20070094104A (ko) 프로그램 서스펜드/리줌 모드를 지원하는 상 변화 메모리장치 및 그것의 프로그램 방법
KR101552209B1 (ko) 멀티 비트를 프로그램하는 가변 저항 메모리 장치
US8194473B2 (en) Non-volatile semiconductor memory circuit
US8897058B2 (en) Nonvolatile memory apparatus and method for driving the same
KR20080044792A (ko) 데이터 보유의 감소를 방지하는 시스템
US20100290278A1 (en) Semiconductor memory device rewriting data after execution of multiple read operations
US7843720B2 (en) Phase change memory and method discharging bitline
US20050088872A1 (en) Phase change based memory device and method for operating same
KR20090070841A (ko) 가변 저항 메모리 장치, 그것의 플렉서블 프로그램 방법,그리고 그것을 포함하는 메모리 시스템
US8854907B2 (en) Semiconductor device for supplying and measuring electric current through a pad

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190228

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200228

Year of fee payment: 13