KR101094904B1 - 기준전압 생성 회로 및 방법, 이를 이용한 상변화 메모리 장치 및 리드 방법 - Google Patents

기준전압 생성 회로 및 방법, 이를 이용한 상변화 메모리 장치 및 리드 방법 Download PDF

Info

Publication number
KR101094904B1
KR101094904B1 KR1020090093576A KR20090093576A KR101094904B1 KR 101094904 B1 KR101094904 B1 KR 101094904B1 KR 1020090093576 A KR1020090093576 A KR 1020090093576A KR 20090093576 A KR20090093576 A KR 20090093576A KR 101094904 B1 KR101094904 B1 KR 101094904B1
Authority
KR
South Korea
Prior art keywords
reference voltage
cell
data
reference cell
phase change
Prior art date
Application number
KR1020090093576A
Other languages
English (en)
Other versions
KR20110035744A (ko
Inventor
박해찬
이세호
김수길
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090093576A priority Critical patent/KR101094904B1/ko
Priority to US12/648,437 priority patent/US8159869B2/en
Publication of KR20110035744A publication Critical patent/KR20110035744A/ko
Application granted granted Critical
Publication of KR101094904B1 publication Critical patent/KR101094904B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5634—Reference cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

개시되는 기준전압 생성 회로는 가변저항 메모리 셀로 구성되는 적어도 하나의 참조 셀, 참조 셀에 데이터를 기록하는 참조셀용 라이트 드라이버, 기 설정된 기준전압에 기초하여 참조 셀에 저장된 데이터를 독출하는 참조셀용 센스앰프 및 센스앰프의 출력값에 따라 기준전압을 제어하여 보상 기준전압을 출력하는 전압 보상부를 포함한다.
저항 쉬프트, 기준전압

Description

기준전압 생성 회로 및 방법, 이를 이용한 상변화 메모리 장치 및 리드 방법{Circuit and Method for Generating Reference Voltage, Phase Change Random Access Memory Apparatus and Read Operation Method Using the Same}
본 발명은 반도체 장치에 관한 것으로, 보다 구체적으로는 기준전압 생성 회로 및 방법, 이를 이용한 상변화 메모리 장치 및 리드 방법에 관한 것이다.
상변화 메모리(Phase Change Random Access Memory; PCRAM) 장치는 상변화 물질의 상태 변화에 따라 데이터를 저장하는 비휘발성 메모리 장치의 하나이다. 최근들어, 상변화 메모리 장치에 멀티 레벨의 데이터를 저장하여 메모리 장치의 단위 면적당 집적도를 높이고 있으며, 이를 위해서 상변화 물질의 상태를 정밀하게 제어하여야 한다.
상변화 물질은 결정질 상태일 때에는 저저항을 갖지만 비정질 상태일 때에는 고저항 가지며, 특히 고저항 상태에 있을 때 시간이 경과할수록 저항값이 증가하는 특성이 있다.
도 1은 시간에 따른 상변화 물질의 저항 특성을 설명하기 위한 그래프이다.
도 1에서 셋 상태 즉, 상변화 물질이 결정질 상태에 있는 경우에는 시간이 경과하여도 저항값이 거의 동일하게 유지되는 것을 알 수 있다. 이와 달리, 리셋 상태 즉, 상변화 물질이 비정질 상태에 있는 경우에는 시간이 경과함에 따라 상변화 물질의 저항이 점차적으로 증가하는 것을 알 수 있다.
도 2는 멀티 레벨 상변화 메모리 장치에서 시간에 따른 저항 분포를 설명하기 위한 그래프이다.
상변화 메모리 장치를 멀티 레벨, 예를 들어 2비트 데이터를 저장하도록 구현하는 경우, 상변화 메모리 셀이 00, 01, 10, 11 데이터를 갖도록 저항값을 제어할 수 있다. 이 때, 상변화 물질은 00, 01, 10, 11 순으로 높은 저항값을 갖게 된다.
상변화 메모리 셀이 00 또는 01 데이터를 저장하고 있을 때, 상변화 물질은 낮은 저항을 가지며, 이 경우에는 시간이 경과하여도 저항값이 거의 변동되지 않는다(A, B).
반면, 상변화 메모리 셀이 10 또는 11 데이터를 저장하고 있는 경우, 상변화 물질은 고저항 상태에 있으며, 시간이 경과할수록 상변화 물질의 저항값이 더욱 증가하는 저항 쉬프트(shift) 현상이 발생한다(C, D).
도 3은 상변화 메모리 장치에서의 저항 쉬프트 현상을 설명하기 위한 도면이다.
도 3에서 A는 00 데이터, B는 01 데이터, C는 10 데이터, D는 11 데이터를 나타내며 00, 01, 10, 11 순으로 고저항을 갖는 것을 알 수 있다.
메모리 셀에 4개의 데이터가 각각 기록되어 있는 경우, 시간이 경과함에 따 라 고저항 상태의 데이터(10, 11)를 저장하고 있는 상변화 물질의 저항이 증가하는 저항 쉬프트 현상이 발생한다. 즉, 도 3에서 10 데이터(C) 또는 11 데이터(D)를 기록해 둔 상변화 물질의 저항값이 시간에 따라 증가하게 된다(C', D').
이러한 저항 쉬프트 현상은 저장 가능한 데이터의 개수가 증가할수록 더욱 심화되며, 이로 인해 상변화 메모리 셀의 상태를 판별하는 데 방해 요소로 작용한다.
즉, 멀티 레벨 메모리 장치에서, 각 셀에 저장된 데이터를 리드(read)할 때에는 단계적으로 증가 또는 감소하는 바이어스 전압(VBIAS1, VBIAS2, VBIAS3)을 센싱 노드로 인가하고, 센싱 노드의 전압과 기준전압을 비교하여 셀에 저장된 데이터를 읽어 낸다. 그런데, 저항 쉬프트 현상이 발생하게 되면, 바이어스 전압에 의해 셀 데이터의 센싱 결과로 출력되는 전압 또한 쉬프트되고, 이를 당초 설정한 기준전압과 비교할 경우 정확한 데이터를 읽어 낼 수 없게 된다.
또한, 멀티 레벨 데이터 간의 센싱 마진을 확보할 수 없어 전혀 다른 데이터가 읽혀지는 등 리드 동작의 신뢰성을 보장할 수 없게 된다.
본 발명은 상변화 물질의 저항 변동에 기초하여 리드 동작을 위한 기준전압을 생성하는 기준전압 생성 회로 및 방법을 제공하는 데 그 기술적 과제가 있다.
본 발명의 다른 기술적 과제는 상변화 물질의 저항 변동에 무관하게 데이터를 정확히 읽어낼 수 있는 상변화 메모리 장치 및 리드 방법을 제공하는 데 그 기술적 과제가 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 기준전압 생성 회로는 가변저항 메모리 셀로 구성되는 적어도 하나의 참조 셀; 상기 참조 셀에 데이터를 기록하는 참조셀용 라이트 드라이버; 기 설정된 기준전압에 기초하여 상기 참조 셀에 저장된 데이터를 독출하는 참조셀용 센스앰프; 및 상기 센스앰프의 출력값에 따라 상기 기준전압을 제어하여 보상 기준전압을 출력하는 전압 보상부;를 포함한다.
한편, 본 발명의 일 실시예에 의한 상변화 메모리 장치는 워드라인 및 비트라인 간에 접속되는 메모리 셀 어레이; 참조 셀에 데이터를 기록하고 리드하여 기 설정된 기준전압을 제어하여 보상 기준전압을 생성하는 기준전압 생성 회로; 상기 보상 기준전압에 따라 상기 메모리 셀 어레이의 데이터를 리드하는 센스앰프;를 포함한다.
아울러, 본 발명의 일 실시예에 의한 기준전압 생성 방법은 가변저항 메모리 셀로 구성되는 참조 셀에 데이터를 기록하는 단계; 기 설정된 기준전압에 따라 상기 참조 셀의 데이터를 리드하는 단계; 및 상기 참조 셀의 데이터 리드 결과에 따라 상기 기준전압을 제어하여 보상 기준전압을 생성하는 단계;를 포함한다.
또한, 본 발명의 일 실시예에 의한 상변화 메모리 장치의 리드 방법은 적어도 하나의 참조 셀 및 메모리 셀 어레이를 포함하는 상변화 메모리 장치의 리드 방법으로서, 기 설정된 기준전압에 따라 상기 참조 셀의 데이터를 리드하는 단계; 상기 참조 셀의 데이터 리드 결과에 따라 상기 기준전압을 제어하여 보상 기준전압을 생성하는 단계; 및 상기 보상 기준전압에 기초하여 상기 메모리 셀 어레이의 각 메모리 셀에 저장된 데이터를 리드하는 단계;를 포함한다.
본 발명에 의하면, 상변화 물질의 저항 변동값에 기초하여 리드 동작을 위한 기준전압을 생성한다. 이에 따라, 상변화 물질의 저항값이 시간 경과에 따라 증가하여도 변동된 저항값을 반영하여 기준전압을 설정하므로, 셀에 저장된 데이터를 오류 없이 읽어낼 수 있다.
따라서, 2비트 이상의 멀티 레벨 데이터를 저장하는 경우에도 센싱 마진이 충분히 확보할 수 있어, 상변화 메모리 장치의 동작 신뢰성을 확보함은 물론, 단위 면적당 집적도를 증가시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 구체적으로 설명한다.
PCRAM과 같은 비휘발성 메모리 장치는 특정 워드라인을 인에이블시켜, 인에이블된 워드라인에 커플링된 모든 메모리 셀에 동시에 데이터를 라이트/리드(write/read)하는 것이 일반적이다. 따라서, 특정 셀 어레이를 구성하는 복수의 메모리 셀은 동일한 시점에 데이터가 기록되고 읽혀지게 된다. 따라서, 동일한 시점에 데이터가 기록된 메모리 셀들은 데이터 기록 후 시간이 경과함에 따라, 거의 동일한 양만큼 저항 쉬프트 현상이 발생한다.
본 발명에서는 이러한 특성에 착안하여, 메모리 셀 어레이에 특정 데이터를 기록하기 전, 기록하고자 하는 데이터와 동일한 데이터를 참조 셀(어레이)에 기록한다. 그리고, 특정 메모리 셀 어레이로부터 데이터를 읽어 내기 전, 참조 셀(어레이)에 기록되어 있는 데이터를 먼저 읽어 참조 셀의 저항값 변동량을 확인한다. 참조 셀의 변동된 저항값에 비례하여 참조 셀에 흐르는 전류량이 변화될 것이며, 이를 기초로 메모리 셀 어레이를 리드하는 데 사용되는 기준전압의 레벨을 보상한다.
이러한 의미에서, 본 발명에서 언급하는 참조 셀은 타임 레코딩 셀(Time Recording Cell; TRC)이라 지칭할 수 있다.
도 4는 본 발명의 일 실시예에 의한 기준전압 생성 회로의 구성도이다.
도시한 것과 같이, 본 발명의 일 실시예에 의한 기준전압 생성 회로(100)는 참조 셀(어레이)(110), 참조 셀(어레이)(110)에 데이터를 기록하기 위한 참조셀용 라이트 드라이버(TWD, 120), 참조 셀(어레이)(120)에 기록된 데이터를 읽어 증폭하는 참조셀용 센스앰프(TSA, 130) 및 참조셀용 센스앰프(130)의 데이터 센싱 결과에 따라 기준전압(Vref) 레벨을 제어하여 메모리 셀 어레이에 접속된 센스앰프로 제공하는 전압 보상부(140)를 포함한다.
참조 셀(어레이)(110)는 적어도 하나의 상변화 메모리 셀이 될 수 있으며, 실제 데이터 저장에 사용되는 상변화 메모리 셀과 동일한 조건 하에서 제조되어야 함은 물론이다.
참조셀용 라이트 드라이버(TWD, 120)는 라이트 인에이블 신호(WE)에 응답하여 참조 셀(어레이)(110)에 바이어스 전압(V_c)에 기초한 전류를 인가하여 참조 셀(어레이)(110)을 구성하는 상변화 물질의 저항 상태를 변경한다. 즉, 바이어스 전압(V_c)에 대응하는 데이터를 기록하는 것이다.
참조셀용 센스앰프(TSA, 130)는 리드 명령에 따라 메모리 셀 어레이에 저장된 데이터를 리드하기 전, 참조 셀(어레이)(110)에 저장된 데이터를 기준전압(Vref)과 비교하여, 참조 셀(어레이)(110)에 기록된 데이터를 읽어 낸다. 여기에서, 기준전압(Vref)는 데이터의 최상위 비트(Most Significant Bit; MSB)를 판별하기 위해 기 설정된 전압이다. 따라서, 참조셀용 센스앰프(TSA, 130)는 참조 셀(어레이)(110)으로부터 리드한 전압과 기준전압(Vref)과의 차이(ΔV)에 해당하는 전압을 출력한다.
한편, 전압 보상부(140)는 참조셀용 센스앰프(TSA, 130)의 데이터 리드 결과에 따라 기준전압(Vref)을 제어하여, 보상 기준전압(Vref_c)을 출력한다. 보상 기준전압(Vref_c)는 메모리 셀 어레이용 센스앰프로 제공되어, 메모리 셀 리드 동작시 이용될 수 있다. 이를 위하여, 전압 보상부(140)는 참조셀용 센스앰프(TSA, 130)의 출력 데이터 및 기준전압(Vref)에 응답하여, 참조셀용 센스앰프(TSA, 130)의 출력 전압만큼 기준전압(Vref)을 상승(또는 강하)시켜 보상 기준전압(Vref_c)을 생성하도록, 통상의 기준전압 발생기를 이용하여 구성할 수 있다.
보다 구체적으로, 전압 보상부(140)는 참조셀용 센스앰프(TSA, 130)의 출력 데이터 전위 레벨이 기준전압(Vref)보다 큰 경우, 그 차이값만큼 기준전압을 상승시킨다. 한편, 참조셀용 센스앰프(TSA, 130)의 출력 데이터 전위 레벨이 기준전압(Vref)보다 작은 경우에는 그 차이값만큼 기준전압을 강하시킴으로써 보상 기준전압(Vref_c)을 생성한다.
이와 같이, 본 발명은 참조 셀(어레이)(110)에 특정 데이터를 기록한 후, 리드 동작시 기준전압과 참조 셀(어레이)(110)에 저장된 데이터를 비교함으로써, 참조 셀의 저항 변동량을 판단할 수 있고, 이에 기초하여 메모리 셀 어레이용 센스앰프에 인가되는 기준전압을 제어하게 된다.
또한, 참조 셀(어레이)(110)의 개수를 증가시킬수록 더욱 정확하게 기준전압을 보상할 수 있다.
도 5는 본 발명의 기준전압 생성 회로에서 기준전압 보상 원리를 설명하기 위한 도면이다.
참조 셀(어레이)(110)에 예를 들어 11 데이터를 기록한 경우, 기준전압(Vref)과 참조 셀(어레이)(110)의 전압 차이는 V1이 된다. 시간이 경과한 후, 참조 셀(어레이)(110)의 저항값은 변동할 수 있으며, 이에 따라 기준전압(Vref)과 참조 셀(어레이)(110)의 전압 차이는 V2가 된다. 즉, ΔV(=V2-V1) 만큼의 전압이 변동되었으므로, 기준전압(Vref)에 ΔV를 보상하여, 보상 기준전압(Vref_c = Vref+ ΔV)을 생성한다.
이와 같이, 셀의 저항 변동량을 미리 확인하여 기준전압을 제어함으로써, 실제 메모리 셀 어레이의 데이터를 리드할 때, 보상 기준전압(Vref_c)을 이용하여 데이터를 오류 없이 리드할 수 있다.
도 6은 본 발명의 일 실시예에 의한 상변화 메모리 장치의 구성도이다.
본 발명의 일 실시예에 의한 상변화 메모리 장치는 참조 셀에 데이터를 기록하고 읽어내어 기준전압을 제어하여 보상 기준전압(Vref_c)을 생성하는 기준전압 발생 회로(100), 워드라인(WL0~WLn)과 비트라인(BL0~BLj) 간에 접속되는 메모리 셀 어레이(210), 메모리 셀 어레이(210)에 데이터를 기록하는 한편, 기준전압 발생 회로(100)에서 생성되는 보상 기준전압(Vref_c)에 따라 메모리 셀 어레이(210)에 저장된 데이터를 리드하는 라이트 드라이버/센스앰프 블럭(220)을 포함한다.
아울러, 기준전압 발생 회로(100)는 워드라인(WL0~WLn)과 참조셀용 비트라인(TBL0~TBLi) 간에 접속되는 참조 셀(어레이)(110), 참조 셀(어레이)(110)에 데이터를 기록하고 독출하는 참조셀용 라이트 드라이버 및 참조셀용 센스앰프(120, 130) 및 참조셀용 센스앰프(130)의 출력값에 따라 기준전압(Vref)을 제어하여 보상 기준전압(Vref_c)을 생성하는 전압 보상부(140)를 포함하도록 구성된다.
라이트 인에이블 신호(WE)가 인에이블되어 특정 워드라인이 선택되면, 참조셀용 비트라인(TBL)을 선택하여, 참조셀용 라이트 드라이버(120)에 의해 메모리 셀 어레이에 기록하고자 하는 데이터와 동일한 데이터를 참조셀(어레이)(110)에 데이 터를 기록한다. 그리고, 비트라인(BL)이 순차적으로 인에이블됨에 따라, 라이트 드라이버(WD, 220)에 의해 메모리 셀 어레이(210)에 데이터를 기록한다.
한편, 리드 인에이블 신호가 입력되면, 참조셀용 센스앰프(TSA, 130)에 의해 참조 셀(어레이)(110)에 저장된 데이터에 의한 전압과 기준전압(Vref)의 차이값을 센싱하고, 전압 보상부(140)는 기준전압(Vref)을 제어하여 보상 기준전압(Vref_c)을 생성한다.
이에 따라, 센스앰프(SA, 220)는 보상 기준전압(Vref_c)에 기초하여, 메모리 셀 어레이(210)에 저장된 데이터를 리드하게 된다.
도 7은 본 발명의 상변화 메모리 장치에서 데이터 기록 방법을 설명하기 위한 타이밍도이다.
데이터 기록을 위한 라이트 인에이블 명령에 따라 특정 워드라인이 인에이블되면, 참조셀용 비트라인(TBL)을 인에이블되고, 이에 의해 참조 셀에 데이터가 기록된다.
이후, 메모리 셀 어레이에 접속된 비트라인들(BL0~BLj)을 순차적으로 인에이블시켜, 메모리 셀 어레이에 데이터를 기록한다.
도 8은 본 발명의 상변화 메모리 장치에서 데이터 리드 방법을 설명하기 위한 타이밍도이다.
도 7에서 설명한 방식으로 데이터를 기록한 후, 메모리 셀 어레이에 저장된 데이터를 리드하고자 하는 경우, 리드 명령에 따라 특정 워드라인이 인에이블되면, 먼저, 참조셀용 비트라인(TBL)을 인에이블시켜 참조셀로부터 데이터를 리드하고, 이로부터 보상 기준전압을 생성한다.
그리고, 메모리 셀 어레이에 접속된 비트라인들(BL0~BLj)을 순차적으로 인에이블시켜 각 메모리 셀에 흐르는 전류량을 보상 기준전압에 의한 전류량과 비교하여 데이터를 판독한다.
메모리 셀 어레이의 각 메모리 셀에 저장된 데이터를 리드할 때, 쉬프트된 저항값에 대응하여 보상된 기준전압을 이용하기 때문에, 상변화 물질의 저항 변동에도 신뢰성 있는 데이터 리드 동작을 수행할 수 있다.
한편, 이상에서는 상변화 메모리 장치의 기준전압 발생 회로 및 기준전압 보상 개념을 설명하였으나, 이에 한정되는 것은 아니며, 가변 저항을 이용한 메모리 장치라면 어떠한 형태의 메모리 장치든지 본 발명을 적용할 수 있음은 물론이다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 시간에 따른 상변화 물질의 저항 특성을 설명하기 위한 그래프,
도 2는 멀티 레벨 상변화 메모리 장치에서 시간에 따른 저항 분포를 설명하기 위한 그래프,
도 3은 상변화 메모리 장치에서의 저항 쉬프트 현상을 설명하기 위한 도면,
도 4는 본 발명의 일 실시예에 의한 기준전압 생성 회로의 구성도,
도 5는 본 발명의 기준전압 생성 회로에서 기준전압 보상 원리를 설명하기 위한 도면,
도 6은 본 발명의 일 실시예에 의한 상변화 메모리 장치의 구성도,
도 7은 본 발명의 상변화 메모리 장치에서 데이터 기록 방법을 설명하기 위한 타이밍도,
도 8은 본 발명의 상변화 메모리 장치에서 데이터 리드 방법을 설명하기 위한 타이밍도이다.
<도면의 주요 부분에 대한 부호 설명>
100 : 기준전압 생성 회로 110 : 참조 셀(어레이)
120 : 참조셀용 라이트 드라이버 130 : 참조셀용 센스앰프
140 : 전압 보상부

Claims (16)

  1. 가변저항 메모리 셀로 구성되는 적어도 하나의 참조 셀;
    상기 참조 셀에 데이터를 기록하는 참조셀용 라이트 드라이버;
    기 설정된 기준전압에 기초하여 상기 참조 셀에 저장된 데이터를 독출하는 참조셀용 센스앰프; 및
    상기 센스앰프의 출력값에 따라 상기 기준전압을 제어하여 보상 기준전압을 출력하는 전압 보상부;
    를 포함하는 기준전압 생성 회로.
  2. 제 1 항에 있어서,
    상기 전압 보상부는, 상기 참조 셀에 저장된 데이터의 전위 레벨과 상기 기준전압의 전위 레벨의 차이에 따라 상기 기준전압을 상승 또는 강하하는 것을 특징으로 하는 기준전압 생성 회로.
  3. 제 2 항에 있어서,
    상기 참조 셀은 멀티 레벨 메모리 셀이며, 상기 기준전압은 최상위 비트 판별을 위한 기준전압인 것을 특징으로 하는 기준전압 생성 회로.
  4. 가변저항 메모리 셀로 구성되는 참조 셀에 데이터를 기록하는 단계;
    기 설정된 기준전압에 따라 상기 참조 셀의 데이터를 리드하는 단계; 및
    상기 참조 셀의 데이터 리드 결과에 따라 상기 기준전압을 제어하여 보상 기준전압을 생성하는 단계;
    를 포함하는 기준전압 생성 방법.
  5. 제 4 항에 있어서
    상기 참조 셀의 데이터를 리드하는 단계는, 상기 기준전압의 전위 레벨과 상기 참조셀에 저장된 데이터의 전위 레벨 차이를 검출하는 단계인 것을 특징으로 하는 기준전압 생성 방법.
  6. 제 5 항에 있어서,
    상기 보상 기준전압을 생성하는 단계는, 상기 전위 레벨 차이에 따라 상기 기준전압을 상승 또는 강하하는 단계인 것을 특징으로 하는 기준전압 생성 방법.
  7. 워드라인 및 비트라인 간에 접속되는 메모리 셀 어레이;
    참조 셀에 데이터를 기록하고 리드하여 기 설정된 기준전압을 제어하여 보상 기준전압을 생성하는 기준전압 생성 회로;
    상기 보상 기준전압에 따라 상기 메모리 셀 어레이의 데이터를 리드하는 센스앰프;
    를 포함하는 상변화 메모리 장치.
  8. 제 7 항에 있어서,
    상기 기준전압 생성 회로는, 상기 워드라인 및 상기 참조셀용 비트라인 간에 접속되는 적어도 하나의 참조 셀;
    상기 참조 셀에 데이터를 기록하는 참조셀용 라이트 드라이버;
    상기 기준전압에 기초하여 상기 참조 셀에 저장된 데이터를 독출하는 참조셀용 센스앰프; 및
    상기 센스앰프의 출력값에 따라 상기 기준전압을 제어하여 보상 기준전압을 출력하는 전압 보상부;
    를 포함하는 상변화 메모리 장치.
  9. 제 8 항에 있어서,
    상기 상변화 메모리 장치의 라이트 동작시, 상기 메모리 셀 어레이에 접속된 상기 비트라인은 상기 참조셀용 비트라인이 인에이블되어 데이터가 기록된 후 인에이블되는 것을 특징으로 하는 상변화 메모리 장치.
  10. 제 9 항에 있어서,
    상기 상변화 메모리 장치의 리드 동작시, 상기 메모리 셀 어레이에 접속된 상기 비트라인은 상기 참조셀용 비트라인이 인에이블되어 데이터가 리드된 후 인에이블되는 것을 특징으로 하는 상변화 메모리 장치.
  11. 제 7 항에 있어서,
    상기 기준전압 생성 회로는, 상기 참조 셀에 저장된 데이터의 전위 레벨과 상기 기준전압의 전위 레벨의 차이에 따라 상기 기준전압을 상승 또는 강하하는 것을 특징으로 하는 상변화 메모리 장치.
  12. 제 11 항에 있어서,
    메모리 셀 어레이의 각 메모리 셀 및 상기 참조 셀은 멀티 레벨 메모리 셀이며, 상기 기준전압은 최상위 비트 판별을 위한 기준전압인 것을 특징으로 하는 상변화 메모리 장치.
  13. 적어도 하나의 참조 셀 및 메모리 셀 어레이를 포함하는 상변화 메모리 장치의 리드 방법으로서,
    기 설정된 기준전압에 따라 상기 참조 셀의 데이터를 리드하는 단계;
    상기 참조 셀의 데이터 리드 결과에 따라 상기 기준전압을 제어하여 보상 기준전압을 생성하는 단계; 및
    상기 보상 기준전압에 기초하여 상기 메모리 셀 어레이의 각 메모리 셀에 저장된 데이터를 리드하는 단계;
    를 포함하는 상변화 메모리 장치의 리드 방법.
  14. 제 13 항에 있어서,
    상기 참조 셀의 데이터를 리드하는 단계는, 상기 기준전압의 전위 레벨과 상기 참조셀에 저장된 데이터의 전위 레벨 차이를 검출하는 단계인 것을 특징으로 하는 상변화 메모리 장치의 리드 방법.
  15. 제 14 항에 있어서,
    상기 보상 기준전압을 생성하는 단계는, 상기 전위 레벨 차이에 따라 상기 기준전압을 상승 또는 강하하는 단계인 것을 특징으로 하는 상변화 메모리 장치의 리드 방법.
  16. 제 13 항에 있어서,
    상기 메모리 셀 어레이에 데이터 저장시 상기 참조 셀에 동일한 데이터를 저장하는 것을 특징으로 하는 상변화 메모리 장치의 리드 방법.
KR1020090093576A 2009-09-30 2009-09-30 기준전압 생성 회로 및 방법, 이를 이용한 상변화 메모리 장치 및 리드 방법 KR101094904B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090093576A KR101094904B1 (ko) 2009-09-30 2009-09-30 기준전압 생성 회로 및 방법, 이를 이용한 상변화 메모리 장치 및 리드 방법
US12/648,437 US8159869B2 (en) 2009-09-30 2009-12-29 Circuit and method for generating reference voltage, phase change random access memory apparatus and read method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090093576A KR101094904B1 (ko) 2009-09-30 2009-09-30 기준전압 생성 회로 및 방법, 이를 이용한 상변화 메모리 장치 및 리드 방법

Publications (2)

Publication Number Publication Date
KR20110035744A KR20110035744A (ko) 2011-04-06
KR101094904B1 true KR101094904B1 (ko) 2011-12-15

Family

ID=43780231

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090093576A KR101094904B1 (ko) 2009-09-30 2009-09-30 기준전압 생성 회로 및 방법, 이를 이용한 상변화 메모리 장치 및 리드 방법

Country Status (2)

Country Link
US (1) US8159869B2 (ko)
KR (1) KR101094904B1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8031520B2 (en) * 2008-08-21 2011-10-04 Macronix International Co., Ltd. Method for reading and programming a charge-trap memory device compensated for an array/second-bit/neighbor-bit effect
KR101802448B1 (ko) * 2010-10-12 2017-11-28 삼성전자주식회사 상변화 메모리 장치 및 상변화 메모리 장치의 리라이트 동작 방법
US8467237B2 (en) * 2010-10-15 2013-06-18 Micron Technology, Inc. Read distribution management for phase change memory
KR20120115798A (ko) * 2011-04-11 2012-10-19 에스케이하이닉스 주식회사 반도체 집적 회로 및 그의 동작 방법
US20130006896A1 (en) * 2011-06-28 2013-01-03 Seagate Technology Llc Training Datasets for Memory Devices
KR101298190B1 (ko) * 2011-10-13 2013-08-20 에스케이하이닉스 주식회사 저항성 메모리 장치, 그 레이아웃 구조 및 센싱 회로
KR101891153B1 (ko) * 2012-02-14 2018-08-23 삼성전자주식회사 저항성 메모리 장치, 이의 동작 방법, 및 이를 포함하는 메모리 시스템
US9105314B2 (en) 2012-04-27 2015-08-11 Micron Technology, Inc. Program-disturb decoupling for adjacent wordlines of a memory device
US8910000B2 (en) 2012-05-17 2014-12-09 Micron Technology, Inc. Program-disturb management for phase change memory
US9424227B2 (en) * 2012-07-03 2016-08-23 Nvidia Corporation Providing byte enables for peer-to-peer data transfer within a computing environment
US9727521B2 (en) * 2012-09-14 2017-08-08 Nvidia Corporation Efficient CPU mailbox read access to GPU memory
US9236102B2 (en) 2012-10-12 2016-01-12 Micron Technology, Inc. Apparatuses, circuits, and methods for biasing signal lines
US9064563B2 (en) 2013-02-08 2015-06-23 Seagate Technology Llc Optimization of variable resistance memory cells
US9299402B2 (en) 2013-02-08 2016-03-29 Seagate Technology Llc Mobile personalized boot data
US9042190B2 (en) * 2013-02-25 2015-05-26 Micron Technology, Inc. Apparatuses, sense circuits, and methods for compensating for a wordline voltage increase
US8879302B2 (en) 2013-02-26 2014-11-04 Seagate Technology Llc Management of variable resistance data storage device
US9164832B2 (en) 2013-02-27 2015-10-20 Seagate Technology Llc ECC management for variable resistance memory cells
US9335809B2 (en) 2013-03-15 2016-05-10 Seagate Technology Llc Volatile memory storing system data during low power mode operation and monitoring the voltage supplied to the memory during low power mode
US8766707B1 (en) 2013-03-15 2014-07-01 Seagate Technology Llc Integrated always on power island for low power mode operation
US9411394B2 (en) 2013-03-15 2016-08-09 Seagate Technology Llc PHY based wake up from low power mode operation
US9672875B2 (en) 2014-01-27 2017-06-06 Micron Technology, Inc. Methods and apparatuses for providing a program voltage responsive to a voltage determination
KR102187116B1 (ko) 2014-04-07 2020-12-04 삼성전자주식회사 비휘발성 메모리 장치와 이를 포함하는 메모리 시스템, 및 비휘발성 메모리 장치의 구동 방법
KR102341230B1 (ko) * 2015-05-08 2021-12-21 에스케이하이닉스 주식회사 저항 또는 셀에 저장된 정보를 리드하는 반도체 장치
US9748943B2 (en) 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US9851738B2 (en) * 2015-08-13 2017-12-26 Arm Ltd. Programmable voltage reference
US9979385B2 (en) 2015-10-05 2018-05-22 Arm Ltd. Circuit and method for monitoring correlated electron switches
KR101979987B1 (ko) * 2017-01-31 2019-05-17 한양대학교 산학협력단 저항값 드리프트를 보상하는 동적 기준 값을 갖는 상변화 메모리 감지 장치 및 방법
US10269413B1 (en) 2017-10-17 2019-04-23 R&D 3 Llc Memory device having variable impedance memory cells and time-to-transition sensing of data stored therein
US12014770B2 (en) 2017-10-17 2024-06-18 R&D3 Llc Memory device having variable impedance memory cells and time-to-transition sensing of data stored therein
US11501826B2 (en) * 2017-10-17 2022-11-15 R&D3 Llc Memory device having variable impedance memory cells and time-to-transition sensing of data stored therein
US11342031B2 (en) * 2020-08-28 2022-05-24 Stmicroelectronics S.R.L. Circuit and method for process and temperature compensated read voltage for non-volatile memory
CN116743124A (zh) * 2023-06-28 2023-09-12 上海极海盈芯科技有限公司 阈值产生电路、芯片和装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2586722B2 (ja) * 1990-10-11 1997-03-05 日本電気株式会社 半導体記憶装置
CA2277717C (en) * 1999-07-12 2006-12-05 Mosaid Technologies Incorporated Circuit and method for multiple match detection in content addressable memories
KR100609995B1 (ko) 1999-07-23 2006-08-09 삼성전자주식회사 반도체 메모리 장치
US6411549B1 (en) * 2000-06-21 2002-06-25 Atmel Corporation Reference cell for high speed sensing in non-volatile memories
KR100518548B1 (ko) 2002-12-30 2005-10-04 삼성전자주식회사 개선된 보상 지연 회로를 가지는 반도체 메모리 장치의ｄｌｌ 및 이에 대한 지연시간 보상방법
KR100809333B1 (ko) * 2006-09-04 2008-03-05 삼성전자주식회사 상변화 메모리 장치의 기입 검증 방법 및 그 방법을사용하는 상변화 메모리 장치
KR100816752B1 (ko) * 2006-09-15 2008-03-25 삼성전자주식회사 프로그램 루프 동작을 수행하는 상 변화 메모리 장치 및그것의 프로그램 방법
US7733711B2 (en) * 2008-09-08 2010-06-08 Freescale Semiconductor, Inc. Circuit and method for optimizing memory sense amplifier timing
US8027207B2 (en) * 2009-12-16 2011-09-27 International Business Machines Corporation Leakage compensated reference voltage generation system

Also Published As

Publication number Publication date
US20110075473A1 (en) 2011-03-31
US8159869B2 (en) 2012-04-17
KR20110035744A (ko) 2011-04-06

Similar Documents

Publication Publication Date Title
KR101094904B1 (ko) 기준전압 생성 회로 및 방법, 이를 이용한 상변화 메모리 장치 및 리드 방법
KR100843144B1 (ko) 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US7639522B2 (en) Method of driving multi-level variable resistive memory device and multi-level variable resistive memory device
US8040723B2 (en) Voltage compensation circuit, multi-level memory device with the same, and voltage compensation method for reading the multi-level memory device
US9324426B2 (en) Method for improving sensing margin of resistive memory
KR101311499B1 (ko) 가변 저항 메모리 장치 및 그것의 프로그램 방법
US20200105345A1 (en) Leakage current compensation device and semiconductor memory device
US20140146600A1 (en) Memory system having variable operating voltage and related method of operation
KR101038992B1 (ko) 비휘발성 반도체 메모리 회로
WO2016067805A1 (ja) 不揮発性メモリ装置
US10402098B2 (en) Nonvolatile memory apparatus and verification write method thereof for reducing program time
KR20110094240A (ko) 불휘발성 반도체 메모리 디바이스
KR20140080945A (ko) 비휘발성 메모리 장치
KR102550416B1 (ko) 메모리 장치
CN101894585A (zh) 具有改进的电阻分布的非易失性半导体存储电路
KR20170078649A (ko) 메모리 셀에 액세스할 시 누설 전류를 재사용하는 기법
KR20160059525A (ko) 저항 또는 셀에 저장된 정보를 리드하는 반도체 장치
KR20130021199A (ko) 비휘발성 메모리 소자 및 그 구동 방법
KR20210023413A (ko) 데이터 저장 장치, 이를 위한 내부전압 트리밍 회로 및 트리밍 방법
US7796441B2 (en) Method of reading configuration data in flash memory device
KR101069680B1 (ko) 비휘발성 반도체 메모리 회로 및 그의 제어 방법
TWI773757B (zh) 記憶體裝置及記憶體裝置之控制方法
CN112216324B (zh) 具有增大的感测裕度的存储器装置
KR20220003883A (ko) 비휘발성 메모리 및 비휘발성 메모리의 동작 방법
JP5774154B1 (ja) 抵抗変化型メモリ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141126

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151120

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191125

Year of fee payment: 9