KR100809333B1 - 상변화 메모리 장치의 기입 검증 방법 및 그 방법을사용하는 상변화 메모리 장치 - Google Patents

상변화 메모리 장치의 기입 검증 방법 및 그 방법을사용하는 상변화 메모리 장치 Download PDF

Info

Publication number
KR100809333B1
KR100809333B1 KR1020060084863A KR20060084863A KR100809333B1 KR 100809333 B1 KR100809333 B1 KR 100809333B1 KR 1020060084863 A KR1020060084863 A KR 1020060084863A KR 20060084863 A KR20060084863 A KR 20060084863A KR 100809333 B1 KR100809333 B1 KR 100809333B1
Authority
KR
South Korea
Prior art keywords
write
phase change
change memory
data
fail
Prior art date
Application number
KR1020060084863A
Other languages
English (en)
Inventor
이광진
조우영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060084863A priority Critical patent/KR100809333B1/ko
Priority to US11/844,512 priority patent/US7535747B2/en
Priority to TW096132957A priority patent/TWI447730B/zh
Priority to CN2007101490281A priority patent/CN101140802B/zh
Application granted granted Critical
Publication of KR100809333B1 publication Critical patent/KR100809333B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

상변화 메모리 장치의 기입 검증 방법이 제공된다. 상기 상변화 메모리 장치의 기입 검증 방법은 다수의 그룹으로 구분되는 다수의 상변화 메모리 셀을 제공하고, 다수의 상변화 메모리 셀로부터 다수의 검증 데이터를 검증 독출(verify read)하고, 다수의 검증 데이터와, 다수의 상변화 메모리 셀에 기입하려는 다수의 기입 데이터를 비교하여, 검증 데이터와 기입 데이터가 서로 다른 n(단, n은 자연수)개의 페일(fail) 상변화 메모리 셀을 찾아내고, m(단, m은 자연수)개의 분할 기입 세션(session) 동안, n개의 페일 상변화 메모리 셀에 기입 데이터를 기입하되, m개의 분할 기입 세션은 적어도 하나의 페일 상변화 메모리 셀을 포함하는 m개의 페일 셀 그룹과 일대일 대응되고, 각 분할 기입 세션마다 대응되는 페일 셀 그룹 내의 적어도 하나의 페일 상변화 메모리 셀에 기입 데이터를 기입하는 것을 포함한다.
상변화 메모리 장치, 분할 기입, 기입 검증, 기입 시간

Description

상변화 메모리 장치의 기입 검증 방법 및 그 방법을 사용하는 상변화 메모리 장치{Write verify method of phase change random access memory device and phase change random access memory device using the same}
도 1은 분할 기입과 기입 검증을 채용한 종래의 상변화 메모리 장치의 기입 검증 방법을 설명하기 위한 개념적인 타이밍도이다.
도 2는 본 발명의 일 실시예에 따른 상변화 메모리 장치의 기입 검증 방법을 설명하기 위한 개념적인 타이밍도이다.
도 3a는 x2 분할 기입 모드에서 다수의 페일 셀 그룹만의 기입 순서를 정하는 방법을 설명하기 위한 개념도이다.
도 3b는 도 2의 2번째 기입 루프에서 1번째, 2번째, 5번째~8번째 페일 셀 그룹에 대해서 기입 순서를 정하는 방법을 설명하기 위한 개념도이다.
도 4a 및 도 4b는 x4 분할 기입 모드에서 다수의 페일 셀 그룹만의 기입 순서를 정하는 방법을 설명하기 위한 개념도이다.
도 5는 x8 분할 기입 모드에서 다수의 페일 셀 그룹만의 기입 순서를 정하는 방법을 설명하기 위한 개념도이다.
도 6은 본 발명의 일 실시예에 따른 상변화 메모리 장치의 기입 검증 방법을 설명하기 위한 순서도이다.
도 7은 본 발명의 일 실시예에 따른 상변화 메모리 장치를 설명하기 위한 블록도이다.
도 8은 도 7의 기입 검증 지정부를 설명하기 위한 세부적인 블록도이다.
도 9는 기입 펄스 발생부에서 출력되는 셋 펄스 제어 신호의 예를 나타낸 타이밍도이다.
도 10은 본 발명의 다른 실시예에 따른 상변화 메모리 장치의 기입 검증 방법을 설명하기 위한 개념적인 타이밍도이다.
도 11은 본 발명의 다른 실시예에 따른 상변화 메모리 장치의 기입 검증 방법을 설명하기 위한 순서도이다.
도 12는 본 발명의 또 다른 실시예에 따른 상변화 메모리 장치의 기입 검증 방법을 설명하기 위한 순서도이다.
(도면의 주요부분에 대한 부호의 설명)
110 : 메모리 셀 어레이 140 : 비교부
142 : 검증 센스 앰프 144 : 데이터 입력 버퍼
150 : 기입 검증 지정부 160 : 기입 펄스 발생부
170 : 기입 드라이버 180 : 제어부
182 : 커맨트 버퍼 190 : 모드 선택부
본 발명은 상변화 메모리 장치의 기입 검증 방법 및 이를 이용하는 상변화 메모리 장치에 관한 것으로, 보다 상세하게는 분할 기입 동작과 기입 검증 동작을 채용한 상변화 메모리 장치의 기입 검증 방법 및 이를 이용하는 상변화 메모리 장치에 관한 것이다.
상변화 메모리 장치(Phase change Random Access Memory; PRAM)는 가열 후 냉각되면서 결정 상태 또는 비정질 상태로 변화되는 캘코제나이드 합금(chalcogenide alloy)과 같은 상변화 물질을 이용하여 데이터를 저장한다. 즉, 결정 상태의 상변화 물질은 저항이 낮고 비정질 상태의 상변화 물질은 저항이 높기 때문에, 결정 상태는 셋(set) 또는 논리 레벨 0로 정의하고 비정질 상태는 리셋(reset) 또는 논리 레벨 1로 정의할 수 있다.
상변화 메모리 장치는 상변화 물질에 셋 펄스 또는 리셋 펄스를 제공하고 이로 인해 발생하는 주울(joule)열을 이용하여 기입한다. 구체적으로, 리셋 펄스를 이용하여 상변화 물질을 녹는점 이상으로 가열한 후 빠르게 냉각시켜 비정질 상태가 되도록 하거나, 셋 펄스를 이용하여 상변화 물질을 결정화 온도 이상 녹는점 이하의 온도로 가열한 후 일정한 시간동안 그 온도를 유지한 후 냉각시켜 결정 상태가 되도록 한다.
그런데, 다수의 입출력핀(예를 들어, 16개 핀)을 통해서 동시에 입력된 기입 데이터를 다수(예를 들어, 16개)의 상변화 메모리 셀에 동시에 기입할 수 없다. 예를 들어, 하나의 상변화 메모리 셀에 제공되는 리셋 펄스의 전류 레벨이 1mA라면, 16개의 상변화 메모리 셀에 기입 데이터를 동시에 기입하려면 16mA가 필요하게 되 고, 이러한 리셋 펄스를 제공하는 기입 드라이버에서의 효율이 약 10%라면, 실제로는 160mA가 필요하게 되기 때문이다. 상변화 메모리 장치의 전류 구동 능력(current drive ability)에는 한계가 있기 때문에, 적어도 하나의 상변화 메모리 셀을 포함하는 셀 그룹 단위로 분할 기입(division write)된다. 예를 들어, 16개의 상변화 메모리 셀은 8개의 셀 그룹으로 구분되고, 8번의 분할 기입 세션(division write session) 동안 기입되게 된다.
또한, 불필요한 전류 낭비를 방지하게 위해서 상변화 메모리 장치는 기입 검증(write verify) 동작을 채용할 수 있다. 즉, 기입 데이터를 기입하기 전에, 기입하고자 하는 상변화 메모리 셀에 기저장된 데이터를 독출하고(이하, 이를 검증 데이터라 함), 상기 검증 데이터와 기입 데이터를 비교하여 두 데이터가 서로 다른 페일(fail) 상변화 메모리 셀에만 기입 데이터를 기입하게 된다.
도 1은 분할 기입과 기입 검증을 채용한 종래의 상변화 메모리 장치의 기입 검증 방법을 설명하기 위한 개념적인 타이밍도이다.
도 1을 참조하면, 종래의 상변화 메모리 장치는 다수의 기입 루프(write loop)를 통해서 기입 데이터가 기입되는데, 각 기입 루프가 시작되기 전에는 검증 독출(verify read)을 하고, 각 기입 루프 내에서는 다수의 페일 상변화 메모리 셀에만 분할 기입하게 된다. 예를 들어, 1번째 기입 루프(L=1)에서는 모든 셀 그룹이 페일되었으므로, 8개의 분할 기입 세션(①~⑧)에서 분할 기입 동작이 실행되고 있다.
그런데, 2번째 기입 루프(L=2)를 보면, 3번째 셀 그룹과 4번째 셀 그룹은 페 일되지 않았으므로, 3번째, 4번째 분할 기입 세션(③, ④)에는 분할 기입 동작이 실행되고 있지 않는다. 종래의 상변화 메모리 장치는 페일 상변화 메모리 셀의 위치에 따라서 분할 기입 동작이 실행되지 않는 분할 기입 세션이 있기 때문에, 기입 시간이 증가하게 된다.
본 발명이 이루고자 하는 기술적 과제는, 기입 시간을 줄일 수 있는 상변화 메모리 장치의 기입 검증 방법을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 기입 시간을 줄일 수 있는 상변화 메모리 장치를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 상변화 메모리 장치의 기입 검증 방법의 일 태양은 다수의 그룹으로 구분되는 다수의 상변화 메모리 셀을 제공하고, 다수의 상변화 메모리 셀로부터 다수의 검증 데이터를 검증 독출(verify read)하고, 다수의 검증 데이터와, 다수의 상변화 메모리 셀에 기입하려는 다수의 기입 데이터를 비교하여, 검증 데이터와 기입 데이터가 서로 다른 n(단, n은 자연수)개의 페일(fail) 상변화 메모리 셀을 찾아내고, m(단, m은 자연수)개의 분할 기입 세션(session) 동안, n개의 페일 상변화 메모리 셀에 기입 데이터를 기입하되, m개의 분할 기입 세션은 적어도 하나의 페일 상변화 메모리 셀을 포함하는 m개의 페일 셀 그룹과 일대일 대응되고, 각 분할 기입 세션마다 대응되는 페일 셀 그룹 내의 적어도 하나의 페일 상변화 메모리 셀에 기입 데이터를 기입하는 것을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 상변화 메모리 장치의 기입 검증 방법의 다른 태양은 다수의 그룹으로 구분되는 다수의 상변화 메모리 셀을 제공하고, 다수의 상변화 메모리 셀로부터 다수의 검증 데이터를 제1 검증 독출(verify read)하고, 검증 데이터와 기입 데이터가 서로 다른 적어도 하나의 페일(fail) 상변화 메모리 셀이 있는 페일 셀 그룹을 발견할 때까지, 미검토된 셀 그룹을 제1 검토하고, 발견된 페일 셀 그룹 내의 적어도 하나의 페일 상변화 메모리 셀에 기입 데이터를 기입하고, 모든 셀 그룹을 제1 검토할 때까지, 제1 검증 독출, 제1 검토 및 기입을 반복하는 것을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 상변화 메모리 장치의 기입 검증 방법의 또 다른 태양은 다수의 셀 그룹으로 구분될 수 있는 다수의 상변화 메모리 셀을 제공하고, 분할 기입 모드를 설정하여, 각 셀 그룹에 포함되는 적어도 하나의 상변화 메모리 셀의 개수를 결정하고, 검증 독출 모드를 설정하여, 기입 루프마다 다수의 상변화 메모리 셀로부터 다수의 검증 데이터를 검증 독출하는 제1 검증 독출 모드에 진입하거나, 기입 루프 내의 분할 기입 세션마다 다수의 상변화 메모리 셀로부터 다수의 검증 데이터를 검증 독출하는 제2 검증 독출 모드에 진입하는 것을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 상변화 메모리 장치의 일 태양 은 다수의 셀 그룹으로 구분되는 다수의 상변화 메모리 셀; 및 다수의 상변화 메모리 셀로부터 독출된 다수의 검증 데이터와 다수의 상변화 메모리 셀에 기입하려는 다수의 기입 데이터를 비교하여 검증 데이터 및 기입 데이터가 서로 다른 n(단, n은 자연수)개의 페일(fail) 상변화 메모리 셀을 찾아내고, m(단, m은 자연수)개의 분할 기입 세션(session) 동안, n개의 페일 상변화 메모리 셀에 기입 데이터를 기입하되, m개의 분할 기입 세션은 적어도 하나의 페일 상변화 메모리 셀을 포함하는 m개의 페일 셀 그룹과 일대일 대응되고, 각 분할 기입 세션마다 대응되는 페일 셀 그룹 내의 적어도 하나의 페일 상변화 메모리 셀에 기입 데이터를 기입하는 기입 검증 회로를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 상변화 메모리 장치의 다른 태양은 다수의 셀 그룹으로 구분되는 다수의 상변화 메모리 셀; 및 다수의 상변화 메모리 셀로부터 다수의 검증 데이터를 제1 검증 독출(verify read)하고, 검증 데이터와 기입 데이터가 서로 다른 적어도 하나의 페일(fail) 상변화 메모리 셀이 있는 페일 셀 그룹을 발견할 때까지, 미검토된 셀 그룹을 제1 검토하고, 발견된 페일 셀 그룹 내의 적어도 하나의 페일 상변화 메모리 셀에 기입 데이터를 기입하고, 모든 셀 그룹을 검토할 때까지, 제1 검증 독출, 제1 검토 및 기입을 반복하는 기입 검증 회로를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 상변화 메모리 장치의 또 다른 태양은 다수의 셀 그룹으로 구분될 수 있는 다수의 상변화 메모리 셀; 각 셀 그룹에 포함되는 적어도 하나의 상변화 메모리 셀의 개수를 결정하는 분할 기입 모드를 지정하는 제1 모드 지정부; 및 제1 또는 제2 검증 독출 모드를 지정하는 제2 모드 지정부로, 제1 검증 독출 모드는 기입 루프마다 다수의 상변화 메모리 셀로부터 다수의 검증 데이터를 검증 독출하게 하고, 제2 검증 독출 모드는 기입 루프 내의 분할 기입 세션마다 다수의 상변화 메모리 셀로부터 다수의 검증 데이터를 검증 독출하게 하는 제2 모드 지정부를 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 2는 본 발명의 일 실시예에 따른 상변화 메모리 장치의 기입 검증 방법을 설명하기 위한 개념적인 타이밍도이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 상변화 메모리 장치는 다수의 기입 루프를 통해서 데이터가 기입되는데, 각 기입 루프마다 다수의 상변화 메모리 셀로부터 기저장된 데이터를 검증 독출(verify read)을 한다. 이하, 상변화 메모리 셀에 기입하려는 데이터를 기입 데이터라 하고, 상변화 메모리 셀로부터 검증 독출된 데이터를 검증 데이터라 한다.
각 기입 루프 내에서는 검증 데이터와 기입 데이터가 서로 다른 다수의 페일 상변화 메모리 셀에만 분할 기입하게 된다. 특히, 본 발명의 일 실시예에 따른 상변화 메모리 장치는 적응 기입 검증(adaptive write verify) 동작을 채용하고 있다.
이하에서는, 16개 핀의 입출력핀(IO pin)을 통해서 동시에 입력된 16개의 기입 데이터를 16개의 상변화 메모리 셀에 기입하려는 경우를 예를 들어 설명한다. 16개의 상변화 메모리 셀은 8개의 셀 그룹으로 구분될 수 있는데, 예를 들어, 표 1과 같이 구분될 수 있다. 즉, 0번, 8번 입출력핀(IO0, IO8)을 통해서 입력된 데이터가 기입될 상변화 메모리 셀들은 1번째 셀 그룹이 되고, 1번, 9번 입출력핀(IO1, IO9)을 통해서 입력된 데이터가 기입될 상변화 메모리 셀들은 2번째 셀 그룹이 될 수 있다. 또한, 이와 같이 구분된 셀 그룹은 분할 기입의 단위가 된다. 즉, 1개의 셀 그룹 내에 포함되는 2개의 상변화 메모리 셀에는 동시에 기입 데이터를 기입할 수 있다.
Figure 112006063915622-pat00001
1번째 기입 루프(L=1)에서는 1번째~8번째 셀 그룹 모두가 페일되었으므로, 연속되는(sequantial) 8개의 분할 기입 세션(①~⑧)에서 분할 기입 동작이 실행된다. 여기서, 셀 그룹이 페일된다는 의미는, 셀 그룹 내에 적어도 하나의 페일 상변화 메모리 셀이 있는 경우를 말하고, 이러한 셀 그룹을 페일 셀 그룹이라 부르기로 한다.
2번째 기입 루프(L=2)에서는 1번째, 2번째, 5번째~8번째 셀 그룹이 페일되고, 연속되는 6개의 분할 기입 세션(①~⑥)에서 분할 기입 동작이 실행된다. 본 발명의 일 실시예에서는 페일 상변화 메모리 셀의 위치 또는 페일 셀 그룹의 위치에 상관없이 분할 기입 동작이 실행되지 않는 분할 기입 세션은 존재하지 않는다. 구체적으로, 5번째~8번째 셀 그룹은 종래 기술처럼 5번째~8번째 분할 기입 세션(⑤~⑧) 동안 기입되지 않고 3번째~6번째 분할 기입 세션(③~⑥)동안 기입되기 때문에, 연속적인 6개의 분할 기입 세션(①~⑥) 동안 기입되게 된다.
l-1번째 기입 루프(L=l-1)에서는 1번째, 2번째, 7번째, 8번째 셀 그룹이 페일되고, 연속되는 4개의 분할 기입 세션(①~④)에서 분할 기입 동작이 실행된다. 5번째, 6번째 셀 그룹이 5번째, 6번째 분할 기입 세션(⑤, ⑥) 동안 기입되지 않고 3번째, 4번째 분할 기입 세션(③, ④)동안 기입되기 때문에, 연속적인 4개의 분할 기입 세션(①~④) 동안 기입되게 된다.
l번째 기입 루프(L=l)에서는 1번째, 2번째 셀 그룹이 페일되고, 연속되는 2개의 분할 기입 세션(①, ②)에서 분할 기입 동작이 실행된다.
본 발명의 일 실시예의 적응 기입 검증(adaptive write verify) 동작을 정리하면 다음과 같다. n(단, n은 자연수)개의 페일 상변화 메모리 셀이 m(단, m은 자연수)개의 셀 그룹에 포함될 경우, 페일 상변화 메모리 셀의 위치 또는 페일 셀 그룹의 위치에 상관없이 연속되는 m개의 분할 기입 세션 동안 n개의 페일 상변화 메모리 셀에 기입 데이터를 기입하게 된다. 이때, m개의 분할 기입 세션은 m개의 페일 셀 그룹과 일대일 대응되고, 각 분할 기입 세션마다 대응하는 페일 셀 그룹 내의 적어도 하나의 페일 상변화 메모리 셀에 기입 데이터를 기입하게 된다. 즉, 다수의 셀 그룹에서 m개의 페일 셀 그룹이 발생되면, 패스(pass) 셀 그룹은 제외하고 m개의 페일 셀 그룹만의 소정 기입 순서를 정하고, 이와 같이 정해진 기입 순서를 따라서 m개의 분할 기입 세션 동안 기입하게 된다. 이와 같이 m개의 페일 셀 그룹만의 소정 기입 순서를 정하는 방법의 예로는 도 3a 내지 도 5를 참조하여 자세히 후술하기로 한다. 또한, 기입 시간을 최소로 줄이기 위해서, 연속되는 m개의 분할 기입 세션은 첫번째 분할 기입 세션부터 제m번째 분할 기입 세션이 될 수 있다.
도 2에서는 2개의 상변화 메모리 셀이 동시에 기입되는 x2 분할 기입 모드를 이용하여 설명하고 있으나, 이에 한정되는 것은 아니다. 즉, 예를 들어, x4, x8, x16 분할 기입 모드에도 적용될 수 있음은 본 발명이 속하는 기술의 당업자에게는 자명하다.
도 3a는 x2 분할 기입 모드에서 다수의 페일 셀 그룹만의 기입 순서를 정하는 방법을 설명하기 위한 개념도이다. 도 3b는 도 2의 2번째 기입 루프에서 1번째, 2번째, 5번째~8번째 페일 셀 그룹에 대해서 기입 순서를 정하는 방법을 설명하기 위한 개념도이다.
우선 도 3a를 참조하면, 1번째 기입 루프에서는 1번째~8번째 셀 그룹의 기입 순서로 기입된 경우, 2번째 기입 루프에서는 다수의 패스(pass) 셀 그룹을 제외하고 다수의 페일 셀 그룹의 기입 순서를 재배열하게 된다. 예를 들어, 2번째 셀 그룹은 1번째 셀 그룹이 패스된 경우에는 1번째 분할 기입 세션 동안 기입될 수 있도록 1번째 기입 순서가 되고(a1 참조), 1번째 셀 그룹이 페일된 경우에는 2번째 분할 기입 세션 동안 기입될 수 있도록 2번째 기입 순서가 된다(a2 참조). 3번째 셀 그룹은 1번째, 2번째 셀 그룹이 패스된 경우에는 1번째 분할 기입 세션 동안 기입될 수 있도록 1번째 기입 순서가 되고(b1 참조), 1번째, 2번째 셀 그룹 중 어느 하나만 패스된 경우에는 2번째 분할 기입 세션동안 기입될 수 있도록 2번째 기입 순서가 되고(b2 참조), 1번째, 2번째 셀 그룹 모두가 페일인 경우에는 3번째 분할 기입 세션동안 기입될 수 있도록 3번째 기입 순서가 된다(b3 참조). 도 3a는 이와 같은 기입 순서 변화의 모든 경우를 동시에 도시한 것이다.
도 3b를 참조하여, 도 2의 2번째 기입 루프에서와 같이 1번째, 2번째, 5번째~8번째 셀 그룹이 페일된 경우를 설명한다. 1번째, 2번째 셀 그룹은 그대로 1번째, 2번째 기입 순서를 유지하고, 5번째~8번째 셀 그룹은 기입 순서가 당겨져서 3번째~6번째 기입 순서가 됨을 알 수 있다.
도 4a 및 도 4b는 x4 분할 기입 모드에서 다수의 페일 셀 그룹만의 기입 순서를 정하는 방법을 설명하기 위한 개념도이다. 도 5는 x8 분할 기입 모드에서 다수의 페일 셀 그룹만의 기입 순서를 정하는 방법을 설명하기 위한 개념도이다.
도 4a를 참조하면, x4 분할 기입 모드에서 16개 핀의 입출력핀을 통해서 동시에 입력된 16개의 기입 데이터는 4개의 셀 그룹으로 구분된다. 도면에서와 같이, {0,4,8,12}, {1,5,9,13}, {2,6,10,14}, {3,7,11,15} 각각은 1번째~4번째 셀 그룹이 될 수 있다. 2번째 기입 루프에서 3번째, 4번째 셀 그룹만 페일이 발생할 경우, 3번째, 4번째 셀 그룹은 각각 1번째, 2번째 기입 순서가 된다. 도 4b를 참조하면, 도 4a와 같은 방법으로 기입 순서를 결정할 경우, 페일 셀 그룹의 위치에 상관없이 효과적으로 기입 데이터를 기입할 수 있음을 알 수 있다. 1번째~4번째 셀 그룹 모두를 기입하고 난 후, 1번째, 2번째 셀 그룹에서 페일이 발생하든(case1), 3번째, 4번째 셀 그룹에서 페일이 발생하든(case2), 2번째, 4번째 셀 그룹에서 페일이 발생하든(case3), 1번째, 3번째 셀 그룹에서 페일이 발생하든(case4), 1번째, 2번째 분할 기입 세션(①, ②)을 이용하여 기입 데이터를 기입하게 됨을 알 수 있다.
도 5를 참조하면, x8 분할 기입 모드에서 16개 핀의 입출력핀을 통해서 동시에 입력된 16개의 기입 데이터는 2개의 셀 그룹으로 구분된다. 도면에서와 같이, {0,2,4,6,8,10,12,14}, {1,3,5,7,9,11,13,15} 각각은 1번째, 2번째 셀 그룹이 될 수 있다. 2번째 셀 그룹만 페일이 발생할 경우, 2번째 셀 그룹은 1번째 기입 순서가 된다.
도 6은 본 발명의 일 실시예에 따른 상변화 메모리 장치의 기입 검증 방법을 설명하기 위한 순서도이다. 도 6은 도 2의 타이밍도를 구현하기 위한 순서도를 예시적으로 설명한 것이다.
도 6을 참조하면, 우선 분할 기입 모드를 설정한다(S10). 예를 들어, x2, x4, x8, x16 분할 기입 모드 중에서 하나를 선택할 수 있다. 분할 기입 모드는 각 분할 기입 세션 내에서 동시에 기입되는 상변화 메모리 셀의 최대 개수, 즉 셀 그룹을 정하는 것을 의미한다. 예를 들어, x2 분할 기입 모드는 2개의 상변화 메모리 셀이 하나의 셀 그룹을 형성하게 된다.
이어서, 다수의 상변화 메모리 셀로부터 다수의 검증 데이터를 검증 독출(verify read)하고(S20), 다수의 검증 데이터와 다수의 상변화 메모리 셀에 기입하려는 다수의 기입 데이터를 비교한다(S30).
비교 결과, 다수의 검증 데이터와 기입 데이터가 서로 동일한 경우에는 기입이 패스(pass)된 것이므로 기입을 종료한다(S70).
다수의 검증 데이터와 기입 데이터가 서로 동일하지 않은 경우에는, 도 2에서 전술한 바와 같은 방식으로 다수의 분할 기입 세션동안 다수의 페일 상변화 메모리 셀에 기입 데이터를 기입한다(S50). 즉, 다수의 분할 기입 세션은 다수의 페일 셀 그룹과 일대일로 대응되고, 각 분할 기입 세션마다 대응하는 페일 셀 그룹 내의 적어도 하나의 페일 상변화 메모리 셀에 기입 데이터를 기입한다.
실행한 기입 루프가 기설정된 횟수의 최대 기입 루프인지 여부를 검토하여(S60), 최대 기입 루프에 해당하지 않으면 검증 독출(S20), 비교(S30), 분할 기입(S50) 등을 반복하고, 최대 기입 루프에 해당하면 더 이상 반복하지 않고 기입 동작을 종료한다(S80).
도 7은 본 발명의 일 실시예에 따른 상변화 메모리 장치를 설명하기 위한 블록도이다. 도 7은 도 2의 타이밍도와 도 6의 순서도를 구현하기 위한 예시적인 블록도에 해당한다.
도 7을 참조하면, 본 발명의 일 실시예에 따른 상변화 메모리 장치는 메모리 셀 어레이(110), 로우 디코더(124), 컬럼 디코더(126), 어드레스 버퍼(128) 및 기입 검증 회로(130)를 포함한다.
메모리 셀 어레이(110)는 다수의 셀 그룹으로 구분될 수 있는 다수의 상변화 메모리 셀을 포함한다. 도면에는 도시하지 않았으나, 상변화 메모리 셀은 결정 상태 또는 비정질 상태에 따라 서로 다른 2개의 저항값을 갖는 상변화 물질을 구비하는 가변 저항 소자와, 가변 저항 소자에 흐르는 전류를 제어하는 억세스 소자를 포함한다. 여기서, 억세스 소자는 가변 저항 소자와 직렬로 연결된 다이오드 또는 트랜지스터일 수 있다. 또한, 상변화 물질은 2개의 원소를 화합한 GaSb, InSb, InSe. Sb2Te3, GeTe, 3개의 원소를 화합한 GeSbTe, GaSeTe, InSbTe, SnSb2Te4, InSbGe, 4개의 원소를 화합한 AgInSbTe, (GeSn)SbTe, GeSb(SeTe), Te81Ge15Sb2S2 등 다양한 종류의 물질을 사용할 수 있다. 이 중에서 게르마늄(Ge), 안티모니(Sb), 텔루리움(Te)으로 이루어진 GeSbTe를 주로 이용할 수 있다.
로우 디코더(124)는 어드레스 버퍼(128)로부터 로우 어드레스(XA)를 제공받아 디코딩하여 적응 기입 검증될 다수의 상변화 메모리 셀의 행(row)을 지정한다. 컬럼 디코더(126)는 어드레스 버퍼(128)로부터 컬럼 어드레스(YA)를 제공받아 디코딩하여 적응 기입 검증될 다수의 상변화 메모리 셀의 열(column)을 지정한다.
기입 검증 회로(130)는 상기 지정된 다수의 상변화 메모리 셀에 적응 기입 검증 동작을 하는 부분으로, 구체적으로 설명하면 다수(예를 들어, k개(k는 자연수))의 상변화 메모리 셀로부터 독출된 다수의 검증 데이터(VDATA)와 다수의 상변화 메모리 셀에 기입하려는 다수의 기입 데이터(WDATA)를 비교하여 검증 데이터(VDATA) 및 기입 데이터(WDATA)가 서로 다른 n(단, n은 자연수)개의 페일(fail) 상변화 메모리 셀을 찾아내고, m(단, m은 자연수)개의 분할 기입 세션(session) 동안 n개의 페일 상변화 메모리 셀에 기입 데이터를 기입하되, m개의 분할 기입 세션은 적어도 하나의 페일 상변화 메모리 셀을 포함하는 m개의 페일 셀 그룹과 일대일 대응되고, 각 분할 기입 세션마다 대응되는 페일 셀 그룹 내의 적어도 하나의 페일 상변화 메모리 셀에 기입 데이터를 기입한다. 이러한 기입 검증 회로(130)는 비교부(140), 검증 센스 앰프(142), 데이터 입력 버퍼(144), 기입 검증 지정부(150), 기입 펄스 발생부(160), 기입 드라이버(170), 제어부(180), 커맨드 버퍼(182), 모드 선택부(190) 등을 포함한다.
비교부(140)는 검증 센스 앰프(142)에 의해 다수의 상변화 메모리 셀로부터 검증 독출된 데이터(VDATA)와, 데이터 입력 버퍼(144)를 통해서 입력된 데이터(WDATA)를 비교하여, 비교 신호(PASS)를 출력한다. 비교 신호(PASS)는 k개의 상변화 메모리 셀 중 검증 데이터(VDATA)와 기입 데이터(WDATA)가 서로 다른 n개의 페일 상변화 메모리 셀을 나타낸다. 또한, 비교부(140)는 제어부(180)에 플래그 신호(PASS_FLAG)를 제공하는데, 플래그 신호(PASS_FLAG)는 검증 데이터(VDATA)와 기입 데이터(WDATA)가 모두 동일할 때 제1 레벨(예를 들어, 하이 레벨)이 되고, 그 밖에는 제2 레벨(예를 들어, 로우 레벨)이 되는 신호이다.
기입 검증 지정부(150)는 비교 신호(PASS)를 제공받아, n개의 페일 상변화 메모리 셀 각각이 기입되기 위한 m개의 분할 기입 세션을 지정하는 지정 신호(DG)를 제공한다.
기입 펄스 발생부(160)는 지정 신호(DG) 및 기입 루프 신호(WT_LOOP)를 제공받아, 소정 기입 루프 내에서 지정된 분할 기입 세션의 타이밍에 맞추어 셋 펄스 제어 신호(PWD_SET) 및 리셋 펄스 제어 신호(PWD_RESET)를 제공한다.
기입 드라이버(170)는 기입 데이터(WDATA), 셋 펄스 제어 신호(PWD_SET) 및 리셋 펄스 제어 신호(PWD_RESET)를 제공받아, 기입 데이터에 대응되는 셋 펄스 또는 리셋 펄스를 페일 상변화 메모리 셀에 제공한다.
제어부(180)는 커맨드 버퍼(182)로부터 기입 커맨드를 입력받아 검증 센스 앰프(142), 기입 드라이버(170), 기입 펄스 제공부(160) 등을 제어하여 적응 기입 검증 동작을 진행하고, 지정 신호(DG)를 입력받아 검증 센스 앰프(142) 등의 세부적인 동작을 조절하고, 상기 제1 레벨의 플래그 신호(PASS_FLAG)를 입력받아 적응 기입 검증 동작을 중지한다. 한편, 제어부(180)는 모드 선택부(190)로부터 분할 기입 모드를 선택하는 모드 선택 신호(WT_xX)를 제공받아, 선택된 분할 기입 모드에 따라 검증 센스 앰프(142) 등의 동작을 제어한다.
도 8은 도 7의 기입 검증 지정부를 설명하기 위한 세부적인 블록도이다. 도 9는 기입 펄스 발생부에서 출력되는 셋 펄스 제어 신호의 예를 나타낸 타이밍도이다. 도 8에서는 설명의 편의를 위해서, 기입 검증 지정부, 모드 선택부, 기입 펄스 발생부를 동시에 도시하였다.
도 8을 참조하면, 모드 선택부(190)는 모드 제어 신호(MODE)를 제공받아 분할 기입 모드를 선택하는 다수의 모드 선택 신호(WT_x2, WT_x4, WT_x8, WT_x16)를 제공하는데, 선택된 분할 기입 모드에 대응되는 모드 선택 신호(예를 들어, WT_x2)는 제1 레벨(예를 들어, 하이 레벨)이 되고, 다른 모드 선택 신호(WT_x4, WT_x8, WT_x16)는 제2 레벨이 된다.
기입 검증 지정부(150)는 다수의 패스 게이트(151, 152, 153, 154)와 지정 로직(156)을 포함한다.
다수의 패스 게이트(151, 152, 153, 154)는 다수의 모드 선택 신호에 각각 대응되고, 각 패스 게이트(151, 152, 153, 154)는 각 모드 선택 신호(WT_x2, WT_x4, WT_x8, WT_x16)를 제공받아 비교 신호(PASS)를 선택적으로 전달하게 된다. 구체적으로, 제1 레벨의 모드 선택 신호(WT_x2)를 제공받은 패스 게이트(151)는 인에이블되어 비교 신호(PASS)를 전달하고, 제2 레벨의 모드 선택 신호(WT_x4, WT_x8, WT_x16)를 제공받은 패스 게이트(152, 153, 154)는 디스에이블된다.
지정 로직(156)은 비교 신호(PASS)와 모드 선택 신호(WT_x2, WT_x4, WT_x8, WT_x16)를 제공받아, m개의 페일 셀 그룹만의 소정 기입 순서를 정하고 정해진 기입 순서 순으로 기입할 수 있도록 m개의 분할 기입 세션을 지정하는 지정 신호(DG)를 제공한다. 기입 순서를 정하는 방법의 예로는 도 3a 내지 도 5를 참조하여 설명한 바와 같다.
기입 펄스 발생부(160)는 이러한 지정 신호(DG)와 기입 루프 신호(WT_LOOP)를 제공받아, 셋 펄스 제어 신호 및 리셋 펄스 제어 신호를 출력할 수 있다. 설명의 편의를 위해서, 도 9는 도 2의 타이밍도에서 2번째 기입 루프(L=2)에서 1번째, 2번째, 5번째~8번째 셀 그룹이 페일된 경우 발생되는 셋 펄스 제어 신호(PWD_SET)를 도시한 것이다. 도 9를 참조하면, 1번째~8번째 셋 펄스 제어 신호(PWD_SET0~PWD_SET7)는 각각 1번째~8번째 셀 그룹과 대응된다. 3번째, 4번째 셀 그룹이 패스되었기 때문에, 3번째, 4번째 셋 펄스 제어 신호(PWD_SET2, PWD_SET3)는 S로우 레벨을 그대로 유지되고, 나머지 1번째, 2번째, 5번째~8번째 셋 펄스 제어 신호(PWD_SET0, PWD_SET1, PWD_SET4~PWD_SET7)는 서로 오버랩되지 않고 연속적으로(sequential) 발생되게 된다.
도 10은 본 발명의 다른 실시예에 따른 상변화 메모리 장치의 기입 검증 방법을 설명하기 위한 개념적인 타이밍도이다. 도 11은 본 발명의 다른 실시예에 따른 상변화 메모리 장치의 기입 검증 방법을 설명하기 위한 순서도로, 도 10의 타이밍도를 구현하기 위한 순서도를 예시적으로 설명한 것이다. 설명의 반복을 방지하기 위해서, 도 2 및 도 6과 다른 점을 위주로 설명하기로 한다.
도 10 및 도 11을 참조하면, 본 발명의 다른 실시예에 따른 상변화 메모리 장치는 기입 루프 내의 다수의 분할 기입 세션마다 다수의 상변화 메모리 셀로부터 기저장된 데이터를 검증 독출하는 점이 일 실시예와 다르다.
구체적으로 설명하면, 우선 분할 기입 모드를 설정한다(S210). 예를 들어, x2, x4, x8, x16 분할 기입 모드 중에서 하나를 선택할 수 있다. 분할 기입 모드는 각 분할 기입 세션 내에서 동시에 기입되는 상변화 메모리 셀의 개수, 즉 셀 그룹을 정하는 것을 의미한다.
다수의 상변화 메모리 셀로부터 다수의 검증 데이터를 제1 검증 독출(verify read)하고(S220), 제1 검증 독출된 다수의 검증 데이터와 다수의 상변화 메모리 셀에 기입하려는 다수의 기입 데이터를 비교하여 서로 동일한지 여부를 제1 검토한다(S230).
비교 결과, 다수의 검증 데이터와 다수의 기입 데이터가 서로 동일한 경우에는 기입이 패스(pass)된 것이므로 기입을 종료한다(S292).
다수의 검증 데이터와 다수의 기입 데이터가 서로 동일하지 않은 경우에는, 다시 다수의 검증 데이터를 제2 검증 독출하고(S250), 페일 셀 그룹을 발견할 때까지 미검토 셀 그룹을 제2 검토한다(S260). 여기서, 미검토된 셀 그룹은 한번의 기입 루프 내에서 미검토되었음을 의미한다. 제2 검토 결과, 더 이상 발견되지 않을 경우에는 기입이 패스된 것이므로 기입을 종료한다(S292). 페일 셀 그룹이 발견된 경우에는, 발견된 페일 셀 그룹 내의 적어도 하나의 페일 상변화 메모리 셀에 기입 데이터를 분할 기입한다(S280). 모든 셀 그룹이 제2 검토되었는지 여부를 확인하여(S282), 모든 셀 그룹이 제2 검토될 때까지, 제2 검증 독출(S250), 제2 검토(S260) 및 분할 기입(S280)을 반복한다.
제2 검증 독출(S250), 제2 검토(S260) 및 분할 기입(S280) 과정을 다시 도 10을 참조하여 자세히 설명하면 다음과 같다.
2번째 기입 루프(L=2)에서, 제2 검증 독출, 제2 검토 결과 1번째 셀 그룹이 페일되었음을 발견하면 더 이상 페일 셀 그룹을 찾지 않고, 1번째 분할 기입 세션(①)에서 1번째 셀 그룹 내의 페일 상변화 메모리 셀에 기입 데이터를 기입한다. 이 때, 제2 검토를 한 셀 그룹이 무엇인지 저장해 둔다. 예를 들어, 카운터(counter)를 이용하여 몇번째 셀 그룹까지 제2 검증되었는지를 저장할 수 있다. 이어서, 다시 제2 검토 결과 2번째 셀 그룹이 페일되었음을 발견하면, 2번째 분할 기입 세션(②)에서 2번째 셀 그룹 내의 페일 상변화 메모리 셀에 기입 데이터를 기입한다. 마찬가지로, 2번째 셀 그룹까지 제2 검토되었음을 저장해 둔다. 이어서, 다시 제2 검토 결과 3번째, 4번째 셀 그룹은 패스되고, 5번째 셀 그룹이 페일되었음을 발견하면, 3번째 분할 기입 세션(③)에서 5번째 셀 그룹 내의 페일 상변화 메모리 셀에 기입 데이터를 기입한다. 이와 같은 방식으로 6번째~8번째 셀 그룹 내의 페일 상변화 메모리 셀에도 기입하게 된다. 이렇게 2번째 기입 루프(L=2)가 종료되면 카운터는 리셋된다.
다시 도 11을 참조하면, 실행한 기입 루프가 기설정된 횟수의 최대 기입 루프인지 여부를 검토하여(S284), 최대 기입 루프에 해당하지 않으면 제2 검증 독출(S250), 제2 검토(S260), 분할 기입(S280) 등을 반복하고, 최대 기입 루프에 해당하면 더 이상 반복하지 않고 기입 동작을 종료한다(S294).
본 발명의 다른 실시예에서는 분할 기입 세션마다 검증 독출을 하기 때문에 일 실시예에서 도 3a 내지 도 5에서와 같이 기입 순서를 정하는 과정이 불필요하다. 따라서, 도 10의 타이밍도 및 도 11의 순서도를 구현하는 것이 일 실시예에 비해 수월할 수 있다. 예를 들어, 본 발명의 다른 실시예에 따른 상변화 메모리 장치는 도 7의 일 실시예와 유사한 블록도로 구현될 수 있고, 그 중, 기입 검증 지정부(도 7의 150)는 카운터를 이용하여 간단히 구현할 수 있다.
도 12는 본 발명의 또 다른 실시예에 따른 상변화 메모리 장치의 기입 검증 방법을 설명하기 위한 순서도이다.
도 12를 참조하면, 본 발명의 또 다른 실시예에 따른 상변화 메모리 장치의 기입 검증 방법은 일 실시예의 검증 독출 모드와, 다른 실시예의 검증 독출 모드를 모드 선택을 통해서 선택적으로 실행할 수 있는 것이 특징이다.
구체적으로, 먼저 분할 기입 모드를 설정하여(S310) 각 셀 그룹에 포함되는 적어도 하나의 상변화 메모리 셀의 개수를 결정한다. 이어서, 검증 독출 모드를 설정하여(S320), 기입 루프마다 다수의 상변화 메모리 셀로부터 다수의 검증 데이터를 검증 독출하는 일 실시예에 따른 검증 독출 모드에 진입하거나(S20), 기입 루프 내의 분할 기입 세션마다 다수의 상변화 메모리 셀로부터 다수의 검증 데이터를 검증 독출하는 다른 실시예에 따른 검증 독출 모드에 진입할 수 있다(S220).
본 발명의 또 다른 실시예에 따른 상변화 메모리 장치는 도 7의 일 실시예와 유사한 블록도로 구현될 수 있음은 본 발명이 속하는 기술분야의 당업자에게는 자명하다. 예를 들어, 검증 독출 모드를 선택하기 위한 별도의 모드 선택부를 더 설치하면 된다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상기한 바와 같은 상변화 메모리 장치의 기입 검증 방법 및 그 방법을 사용하는 상변화 메모리 장치는 분할 기입 동작이 실행되지 않는 분할 기입 세션이 없기 때문에 기입 시간을 최소화할 수 있다.

Claims (24)

  1. 다수의 그룹으로 구분되는 다수의 상변화 메모리 셀을 포함하는 상변화 메모리 장치의 기입 검증 방법에 있어서,
    상기 다수의 상변화 메모리 셀로부터 다수의 검증 데이터를 검증 독출(verify read)하고,
    상기 다수의 검증 데이터와, 상기 다수의 상변화 메모리 셀에 기입하려는 다수의 기입 데이터를 비교하여, 상기 검증 데이터와 기입 데이터가 서로 다른 n(단, n은 자연수)개의 페일(fail) 상변화 메모리 셀을 찾아내고,
    m(단, m은 자연수)개의 분할 기입 세션(session) 동안, 상기 n개의 페일 상변화 메모리 셀에 기입 데이터를 기입하되, 상기 m개의 분할 기입 세션은 상기 n개의 페일 상변화 메모리 셀 중 적어도 하나를 포함하는 m개의 페일 셀 그룹과 일대일 대응되고, 상기 각 분할 기입 세션마다 상기 대응되는 페일 셀 그룹 내의 적어도 하나의 페일 상변화 메모리 셀에 기입 데이터를 기입하는 것을 포함하는 상변화 메모리 장치의 기입 검증 방법.
  2. 제 1항에 있어서,
    상기 m개의 분할 기입 세션은 첫번째 분할 기입 세션부터 제m번째 분할 기입 세션인 상변화 메모리 장치의 기입 검증 방법.
  3. 제 1항 또는 제 2항에 있어서,
    상기 m개의 분할 기입 세션 동안 상기 n개의 페일 상변화 메모리 셀에 기입 데이터를 기입하는 것은, m개의 페일 셀 그룹만의 소정 기입 순서를 정하고 상기 정해진 기입 순서 순으로 기입하는 것을 포함하는 상변화 메모리 장치의 기입 검증 방법.
  4. 제 1항에 있어서,
    상기 다수의 검증 데이터와 기입 데이터가 서로 동일할 경우 기입을 종료하는 것을 더 포함하는 상변화 메모리 장치의 기입 검증 방법.
  5. 제 1항에 있어서,
    분할 기입 모드를 설정하여, 각 셀 그룹에 포함되는 상변화 메모리 셀의 개수를 결정하는 것을 더 포함하는 상변화 메모리 장치의 기입 검증 방법.
  6. 다수의 셀 그룹으로 구분되는 다수의 상변화 메모리 셀을 포함하는 상변화 메모리 장치의 기입 검증 방법에 있어서,
    (a) 상기 다수의 상변화 메모리 셀로부터 다수의 검증 데이터를 제1 검증 독출(verify read)하고,
    (b) 상기 검증 데이터와 기입 데이터가 서로 다른 적어도 하나의 페일(fail) 상변화 메모리 셀이 있는 페일 셀 그룹을 발견할 때까지, 미검토된 셀 그룹을 제1 검토하고,
    (c) 상기 발견된 페일 셀 그룹 내의 적어도 하나의 페일 상변화 메모리 셀에 기입 데이터를 기입하고,
    (d) 모든 셀 그룹을 제1 검토할 때까지, 상기 (a), (b), (c) 동작을 반복하는 것을 포함하는 상변화 메모리 장치의 기입 검증 방법.
  7. 제 6항에 있어서,
    상기 모든 셀 그룹을 검토할 때까지 발생된 m(단, m은 자연수)회의 기입은, m개의 분할 기입 세션 동안 기입이 이루어지고,
    상기 m개의 분할 기입 세션은 첫번째 분할 기입 세션부터 제m번째 분할 기입 세션인 상변화 메모리 장치의 기입 검증 방법.
  8. 제 6항에 있어서,
    상기 (a) 동작을 수행하기 전에, 상기 다수의 상변화 메모리 셀로부터 다수의 검증 데이터를 제2 검증 독출하고,
    제2 검증 독출된 다수의 검증 데이터와, 기입 데이터가 서로 동일한지 여부를 제2 검토하고,
    상기 제2 검증 독출된 검증 데이터와 상기 기입 데이터가 서로 다른 페일 상변화 메모리 셀이 적어도 하나 있는 경우, 상기 (a), (b), (c) 동작을 수행하는 것을 더 포함하는 상변화 메모리 장치의 기입 검증 방법.
  9. 제 6항에 있어서,
    분할 기입 모드를 설정하여, 각 셀 그룹에 포함되는 상변화 메모리 셀의 개수를 결정하는 것을 더 포함하는 상변화 메모리 장치의 기입 검증 방법.
  10. 다수의 셀 그룹으로 구분될 수 있는 다수의 상변화 메모리 셀을 포함하는 상변화 메모리 장치의 기입 검증 방법에 있어서,
    분할 기입 모드를 설정하여, 각 셀 그룹에 포함되는 적어도 하나의 상변화 메모리 셀의 개수를 결정하고,
    검증 독출 모드를 설정하여, 기입 루프마다 상기 다수의 상변화 메모리 셀로부터 다수의 검증 데이터를 검증 독출하는 제1 검증 독출 모드에 진입하거나, 상기 기입 루프 내의 분할 기입 세션마다 상기 다수의 상변화 메모리 셀로부터 다수의 검증 데이터를 검증 독출하는 제2 검증 독출 모드에 진입하는 것을 포함하는 상변화 메모리 장치의 기입 검증 방법.
  11. 제 10항에 있어서, 상기 제1 검증 독출 모드는,
    상기 다수의 상변화 메모리 셀로부터 다수의 검증 데이터를 검증 독출(verify read)하고,
    상기 다수의 검증 데이터와, 상기 다수의 상변화 메모리 셀에 기입하려는 다수의 기입 데이터를 비교하여, 상기 검증 데이터와 기입 데이터가 서로 다른 n(단, n은 자연수)개의 페일(fail) 상변화 메모리 셀을 찾아내고,
    m(단, m은 자연수)개의 분할 기입 세션(session) 동안, 상기 n개의 페일 상변화 메모리 셀에 기입 데이터를 기입하되, 상기 m개의 분할 기입 세션은 상기 n개의 페일 상변화 메모리 셀 중 적어도 하나를 포함하는 m개의 페일 셀 그룹과 일대일 대응되고, 상기 각 분할 기입 세션마다 상기 대응되는 페일 셀 그룹 내의 적어도 하나의 페일 상변화 메모리 셀에 기입 데이터를 기입하는 것을 포함하는 상변화 메모리 장치의 기입 검증 방법.
  12. 제 10항에 있어서, 상기 제2 검증 독출 모드는,
    (a) 상기 다수의 상변화 메모리 셀로부터 다수의 검증 데이터를 제1 검증 독출(verify read)하고,
    (b) 상기 검증 데이터와 기입 데이터가 서로 다른 적어도 하나의 페일(fail) 상변화 메모리 셀이 있는 페일 셀 그룹을 발견할 때까지, 이전에 미검토된 셀 그룹을 제1 검토하고,
    (c) 상기 발견된 페일 셀 그룹 내의 적어도 하나의 페일 상변화 메모리 셀에 기입 데이터를 기입하고,
    (d) 모든 셀 그룹을 검토할 때까지, 상기 (a), (b), (c) 동작을 반복하는 것을 포함하는 상변화 메모리 장치의 기입 검증 방법.
  13. 다수의 셀 그룹으로 구분되는 다수의 상변화 메모리 셀; 및
    상기 다수의 상변화 메모리 셀로부터 독출된 다수의 검증 데이터와 상기 다수의 상변화 메모리 셀에 기입하려는 다수의 기입 데이터를 비교하여 상기 검증 데이터 및 기입 데이터가 서로 다른 n(단, n은 자연수)개의 페일(fail) 상변화 메모리 셀을 찾아내고, m(단, m은 자연수)개의 분할 기입 세션(session) 동안, 상기 n개의 페일 상변화 메모리 셀에 기입 데이터를 기입하되, 상기 m개의 분할 기입 세션은 상기 n개의 페일 상변화 메모리 셀 중 적어도 하나를 포함하는 m개의 페일 셀 그룹과 일대일 대응되고, 상기 각 분할 기입 세션마다 상기 대응되는 페일 셀 그룹 내의 적어도 하나의 페일 상변화 메모리 셀에 기입 데이터를 기입하는 기입 검증 회로를 포함하는 상변화 메모리 장치.
  14. 제 13항에 있어서, 상기 기입 검증 회로는,
    상기 다수의 상변화 메모리 셀로부터 독출된 다수의 검증 데이터와 상기 다수의 상변화 메모리 셀에 기입하려는 다수의 기입 데이터를 비교하여, 상기 검증 데이터 및 기입 데이터가 서로 다른 n개의 페일 상변화 메모리 셀을 나타내는 비교 신호를 출력하는 비교부와,
    상기 비교 신호를 제공받아, 상기 n개의 페일 상변화 메모리 셀 각각이 기입되기 위한 m개의 분할 기입 세션을 지정하는 지정 신호를 제공하는 기입 검증 지정부와,
    상기 지정 신호를 제공받아, 상기 지정된 분할 기입 세션의 타이밍에 맞추어 셋 펄스 제어 신호 및 리셋 펄스 제어 신호를 제공하는 기입 펄스 발생부와,
    상기 기입 데이터, 상기 셋 펄스 제어 신호 및 리셋 펄스 제어 신호를 제공받아, 상기 기입 데이터에 대응되는 셋 펄스 또는 리셋 펄스를 상기 페일 상변화 메모리 셀에 제공하는 기입 드라이버를 포함하는 상변화 메모리 장치.
  15. 제 14항에 있어서,
    상기 기입 검증 지정부는 상기 비교 신호를 제공받아, m개의 페일 셀 그룹만의 소정 기입 순서를 정하고 상기 정해진 기입 순서 순으로 기입할 수 있도록 m개의 분할 기입 세션을 지정하는 지정 신호를 제공하는 지정 로직을 포함하는 상변화 메모리 장치.
  16. 제 14항에 있어서, 상기 기입 검증 지정부는,
    상기 비교 신호를 제1 기준 클럭에 동기되어 저장하는 제1 레지스터와,
    상기 비교 신호를 전달받아, m개의 페일 셀 그룹만의 소정 기입 순서를 정하고 상기 정해진 기입 순서 순으로 기입할 수 있도록 m개의 분할 기입 세션을 지정하는 지정 신호를 제공하는 지정 로직과,
    상기 지정 신호를 제공받아 저장하고, 상기 지정 신호를 제2 기준 클럭에 동기시켜 출력하는 제2 레지스터를 포함하는 상변화 메모리 장치.
  17. 제 14항에 있어서,
    상기 기입 검증 회로는 모드 제어 신호를 제공받아 분할 기입 모드를 선택하는 다수의 모드 선택 신호를 제공하는 모드 선택부를 더 포함하고,
    상기 기입 검증 지정부는,
    상기 다수의 모드 선택 신호에 각각 대응되는 다수의 패스 게이트로, 상기 각 패스 게이트는 각 모드 선택 신호를 제공받아 상기 비교 신호를 선택적으로 전달하는 다수의 패스 게이트와,
    상기 비교 신호를 전달받아, m개의 페일 셀 그룹만의 소정 기입 순서를 정하고 상기 정해진 기입 순서 순으로 기입할 수 있도록 m개의 분할 기입 세션을 지정하는 지정 신호를 제공하는 지정 로직을 포함하는 상변화 메모리 장치.
  18. 제 13항에 있어서,
    상기 상변화 메모리 장치는 다수의 분할 기입 모드를 갖고, 상기 분할 기입 모드에 따라 상기 각 셀 그룹에 포함되는 상변화 메모리 셀의 개수가 다른 상변화 메모리 장치.
  19. 다수의 셀 그룹으로 구분되는 다수의 상변화 메모리 셀; 및
    (a) 상기 다수의 상변화 메모리 셀로부터 다수의 검증 데이터를 제1 검증 독출(verify read)하고, (b) 상기 검증 데이터와 기입 데이터가 서로 다른 적어도 하나의 페일(fail) 상변화 메모리 셀이 있는 페일 셀 그룹을 발견할 때까지, 미검토된 셀 그룹을 제1 검토하고, (c) 상기 발견된 페일 셀 그룹 내의 적어도 하나의 페일 상변화 메모리 셀에 기입 데이터를 기입하고, (d) 모든 셀 그룹을 검토할 때까지, 상기 (a), (b), (c) 동작을 반복하는 기입 검증 회로를 포함하는 상변화 메모리 장치.
  20. 제 19항에 있어서,
    상기 기입 검증 회로는 상기 (a) 동작을 수행하기 전에, 상기 다수의 상변화 메모리 셀로부터 다수의 검증 데이터를 제2 검증 독출하고, 제2 검증 독출된 다수의 검증 데이터와, 기입 데이터가 서로 동일한지 여부를 제2 검토하고, 상기 제2 검증 독출된 검증 데이터와 상기 기입 데이터가 서로 다른 페일 상변화 메모리 셀이 적어도 하나 있는 경우, 상기 (a), (b), (c) 동작을 수행하는 상변화 메모리 장치.
  21. 제 19항에 있어서, 상기 기입 검증 회로는,
    상기 다수의 상변화 메모리 셀로부터 독출된 다수의 검증 데이터와 상기 다수의 상변화 메모리 셀에 기입하려는 다수의 기입 데이터를 비교하여, 그 결과를 나타내는 비교 신호를 출력하는 비교부와,
    상기 비교 신호를 제공받아, 검증 데이터와 기입 데이터가 서로 다른 적어도 하나의 페일 상변화 메모리 셀이 있는 페일 셀 그룹을 발견할 때까지 이전에 미검토된 셀 그룹을 제1 검토하여 발견된 페일 셀 그룹에 기입하기 위한 분할 기입 세션을 지정하는 지정 신호를 제공하는 기입 검증 지정부와,
    상기 지정 신호를 제공받아, 상기 지정된 분할 기입 세션의 타이밍에 맞추어 셋 펄스 제어 신호 및 리셋 펄스 제어 신호를 제공하는 기입 펄스 발생부와,
    상기 기입 데이터, 상기 셋 펄스 제어 신호 및 리셋 펄스 제어 신호를 제공받아, 상기 기입 데이터에 대응되는 셋 펄스 또는 리셋 펄스를 상기 페일 상변화 메모리 셀에 제공하는 기입 드라이버를 포함하는 상변화 메모리 장치.
  22. 제 21항에 있어서,
    기입 검증 지정부는 다수의 셀 그룹에서 몇번째 셀 그룹까지 제1 검토되었는지를 저장하는 카운터(counter)를 포함하는 상변화 메모리 장치.
  23. 제 19항에 있어서,
    상기 상변화 메모리 장치는 다수의 분할 기입 모드를 갖고, 상기 분할 기입 모드에 따라 상기 각 셀 그룹에 포함되는 상변화 메모리 셀의 개수가 다른 상변화 메모리 장치.
  24. 다수의 셀 그룹으로 구분될 수 있는 다수의 상변화 메모리 셀;
    각 셀 그룹에 포함되는 적어도 하나의 상변화 메모리 셀의 개수를 결정하는 분할 기입 모드를 지정하는 제1 모드 지정부; 및
    제1 또는 제2 검증 독출 모드를 지정하는 제2 모드 지정부로, 상기 제1 검증 독출 모드는 기입 루프마다 상기 다수의 상변화 메모리 셀로부터 다수의 검증 데이터를 검증 독출하게 하고, 상기 제2 검증 독출 모드는 상기 기입 루프 내의 분할 기입 세션마다 상기 다수의 상변화 메모리 셀로부터 다수의 검증 데이터를 검증 독출하게 하는 제2 모드 지정부를 포함하는 상변화 메모리 장치.
KR1020060084863A 2006-09-04 2006-09-04 상변화 메모리 장치의 기입 검증 방법 및 그 방법을사용하는 상변화 메모리 장치 KR100809333B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060084863A KR100809333B1 (ko) 2006-09-04 2006-09-04 상변화 메모리 장치의 기입 검증 방법 및 그 방법을사용하는 상변화 메모리 장치
US11/844,512 US7535747B2 (en) 2006-09-04 2007-08-24 Phase change random access memory and related methods of operation
TW096132957A TWI447730B (zh) 2006-09-04 2007-09-04 相位變化隨機存取記憶體以及相關的操作方法
CN2007101490281A CN101140802B (zh) 2006-09-04 2007-09-04 相变随机访问存储器与相关操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060084863A KR100809333B1 (ko) 2006-09-04 2006-09-04 상변화 메모리 장치의 기입 검증 방법 및 그 방법을사용하는 상변화 메모리 장치

Publications (1)

Publication Number Publication Date
KR100809333B1 true KR100809333B1 (ko) 2008-03-05

Family

ID=39151263

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060084863A KR100809333B1 (ko) 2006-09-04 2006-09-04 상변화 메모리 장치의 기입 검증 방법 및 그 방법을사용하는 상변화 메모리 장치

Country Status (4)

Country Link
US (1) US7535747B2 (ko)
KR (1) KR100809333B1 (ko)
CN (1) CN101140802B (ko)
TW (1) TWI447730B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8625330B2 (en) 2011-10-20 2014-01-07 Hynix Semiconductor Inc. Nonvolatile memory apparatus and write control method thereof
US8644061B2 (en) 2008-10-17 2014-02-04 Samsung Electronics Co., Ltd. Variable resistance memory device performing program and verification operation
KR101573507B1 (ko) 2008-06-27 2015-12-01 쌘디스크 3디 엘엘씨 비휘발성 저장을 위한 펄스 리셋
US9224501B2 (en) 2013-03-13 2015-12-29 Samsung Electronics Co., Ltd. Method of operating memory device, memory device using the same, and memory system including the device
US9685204B2 (en) 2014-05-29 2017-06-20 Intel Corporation Cross-point memory single-selection write technique

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7885102B2 (en) * 2006-09-15 2011-02-08 Renesas Electronics Corporation Semiconductor device
KR100819106B1 (ko) * 2006-09-27 2008-04-02 삼성전자주식회사 상변화 메모리 장치에서의 라이트 동작방법
TWI347607B (en) 2007-11-08 2011-08-21 Ind Tech Res Inst Writing system and method for a phase change memory
US20090304775A1 (en) * 2008-06-04 2009-12-10 Joshi Ashok V Drug-Exuding Orthopedic Implant
TWI402845B (zh) * 2008-12-30 2013-07-21 Higgs Opl Capital Llc 相變化記憶體陣列之驗證電路及方法
TWI412124B (zh) 2008-12-31 2013-10-11 Higgs Opl Capital Llc 相變化記憶體
KR20100097407A (ko) * 2009-02-26 2010-09-03 삼성전자주식회사 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 프로그램 방법
KR20100107609A (ko) * 2009-03-26 2010-10-06 삼성전자주식회사 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 기입 방법
KR101131551B1 (ko) * 2009-05-29 2012-04-04 주식회사 하이닉스반도체 데이터 전송을 제어하는 상변화 메모리 장치
KR101094904B1 (ko) * 2009-09-30 2011-12-15 주식회사 하이닉스반도체 기준전압 생성 회로 및 방법, 이를 이용한 상변화 메모리 장치 및 리드 방법
US20110122683A1 (en) * 2009-11-24 2011-05-26 Dodge Rick K Resetting Phase Change Memory Bits
US8570828B2 (en) * 2010-04-12 2013-10-29 Mosaid Technologies Incorporated Memory programming using variable data width
US8526227B2 (en) 2010-06-23 2013-09-03 Mosaid Technologies Incorporated Phase change memory word line driver
JP5892000B2 (ja) * 2012-08-24 2016-03-23 ソニー株式会社 記憶制御装置、不揮発性メモリ、および、メモリ制御方法
KR102154296B1 (ko) 2012-12-18 2020-09-14 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치의 구동 방법 및 비휘발성 메모리 장치
KR102144779B1 (ko) 2014-02-04 2020-08-14 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치의 구동 방법
CN103824600B (zh) * 2014-03-05 2017-01-04 上海华虹宏力半导体制造有限公司 存储器测试方法及装置
KR20160025927A (ko) * 2014-08-28 2016-03-09 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102271462B1 (ko) 2015-01-13 2021-07-05 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 및 그것의 프로그램 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5822244A (en) * 1997-09-24 1998-10-13 Motorola, Inc. Method and apparatus for suspending a program/erase operation in a flash memory
JP2002319281A (ja) * 2001-04-19 2002-10-31 Canon Inc 磁気メモリ及びその駆動方法
KR20050056114A (ko) * 2003-12-09 2005-06-14 가부시끼가이샤 도시바 불휘발성 반도체 기억 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3138688B2 (ja) 1998-07-24 2001-02-26 日本電気アイシーマイコンシステム株式会社 不揮発性半導体記憶装置及びプログラムベリファイ方法
US8171204B2 (en) * 2000-01-06 2012-05-01 Super Talent Electronics, Inc. Intelligent solid-state non-volatile memory device (NVMD) system with multi-level caching of multiple channels
KR20020047772A (ko) 2000-12-14 2002-06-22 윤종용 노어형 플래시 메모리 장치의 프로그램 방법
JP4063615B2 (ja) 2002-08-30 2008-03-19 Ｎｅｃエレクトロニクス株式会社 不揮発性メモリおよびその書き込み処理方法
US7177199B2 (en) * 2003-10-20 2007-02-13 Sandisk Corporation Behavior based programming of non-volatile memory
US7002843B2 (en) * 2004-01-27 2006-02-21 Sandisk Corporation Variable current sinking for coarse/fine programming of non-volatile memory
US7020026B2 (en) * 2004-05-05 2006-03-28 Sandisk Corporation Bitline governed approach for program control of non-volatile memory
KR100791341B1 (ko) * 2006-09-04 2008-01-03 삼성전자주식회사 비휘발성 메모리 장치의 기입 방법 및 그 방법을 사용하는비휘발성 메모리 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5822244A (en) * 1997-09-24 1998-10-13 Motorola, Inc. Method and apparatus for suspending a program/erase operation in a flash memory
JP2002319281A (ja) * 2001-04-19 2002-10-31 Canon Inc 磁気メモリ及びその駆動方法
KR20050056114A (ko) * 2003-12-09 2005-06-14 가부시끼가이샤 도시바 불휘발성 반도체 기억 장치

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101573507B1 (ko) 2008-06-27 2015-12-01 쌘디스크 3디 엘엘씨 비휘발성 저장을 위한 펄스 리셋
US8644061B2 (en) 2008-10-17 2014-02-04 Samsung Electronics Co., Ltd. Variable resistance memory device performing program and verification operation
US8625330B2 (en) 2011-10-20 2014-01-07 Hynix Semiconductor Inc. Nonvolatile memory apparatus and write control method thereof
US9224501B2 (en) 2013-03-13 2015-12-29 Samsung Electronics Co., Ltd. Method of operating memory device, memory device using the same, and memory system including the device
US9685204B2 (en) 2014-05-29 2017-06-20 Intel Corporation Cross-point memory single-selection write technique
KR20170120056A (ko) * 2014-05-29 2017-10-30 인텔 코포레이션 교차점 메모리 싱글-선택 기입 기술
US10056136B2 (en) 2014-05-29 2018-08-21 Intel Corporation Cross-point memory single-selection write technique
US10497434B2 (en) 2014-05-29 2019-12-03 Intel Corporation Cross-point memory single-selection write technique
KR102309403B1 (ko) * 2014-05-29 2021-10-07 인텔 코포레이션 교차점 메모리 싱글-선택 기입 기술

Also Published As

Publication number Publication date
US7535747B2 (en) 2009-05-19
TW200822115A (en) 2008-05-16
CN101140802A (zh) 2008-03-12
TWI447730B (zh) 2014-08-01
CN101140802B (zh) 2012-06-13
US20080055963A1 (en) 2008-03-06

Similar Documents

Publication Publication Date Title
KR100809333B1 (ko) 상변화 메모리 장치의 기입 검증 방법 및 그 방법을사용하는 상변화 메모리 장치
KR100791341B1 (ko) 비휘발성 메모리 장치의 기입 방법 및 그 방법을 사용하는비휘발성 메모리 장치
US7746688B2 (en) PRAM and method of firing memory cells
US7701757B2 (en) Phase change random access memory device and related methods of operation
US7869271B2 (en) Method of testing PRAM device
JP2009048757A (ja) ３−レベル不揮発性メモリセルを含む不揮発性メモリ装置の駆動方法およびその方法を使用する不揮発性メモリ装置
US7787316B2 (en) Semiconductor memory device and write control method thereof
CN102859603A (zh) 具有交替选择的相变存储阵列块
US7986551B2 (en) Phase change random access memory device
KR101372434B1 (ko) 반도체 메모리 장치, 이를 위한 분할 프로그램 제어 회로 및 프로그램 방법
KR101369362B1 (ko) 상 변화 메모리 장치, 이의 리던던시 셀 테스트 방법 및액세스 방법
JP2010170607A (ja) 半導体メモリ
KR102684082B1 (ko) 저항 변화 물질을 포함하는 메모리 장치 및 그 구동 방법
KR20180083619A (ko) 저항 변화 물질을 포함하는 메모리 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 8