KR101369362B1 - 상 변화 메모리 장치, 이의 리던던시 셀 테스트 방법 및액세스 방법 - Google Patents

상 변화 메모리 장치, 이의 리던던시 셀 테스트 방법 및액세스 방법 Download PDF

Info

Publication number
KR101369362B1
KR101369362B1 KR1020080002659A KR20080002659A KR101369362B1 KR 101369362 B1 KR101369362 B1 KR 101369362B1 KR 1020080002659 A KR1020080002659 A KR 1020080002659A KR 20080002659 A KR20080002659 A KR 20080002659A KR 101369362 B1 KR101369362 B1 KR 101369362B1
Authority
KR
South Korea
Prior art keywords
redundancy cell
cell array
banks
test
redundancy
Prior art date
Application number
KR1020080002659A
Other languages
English (en)
Other versions
KR20090076613A (ko
Inventor
최창한
조호근
최병길
김기성
박종철
서종수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080002659A priority Critical patent/KR101369362B1/ko
Priority to US12/350,344 priority patent/US7848165B2/en
Publication of KR20090076613A publication Critical patent/KR20090076613A/ko
Application granted granted Critical
Publication of KR101369362B1 publication Critical patent/KR101369362B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

상 변화 메모리 장치, 이의 리던던시 셀 테스트 방법 및 액세스 방법이 개시된다. 본 발명의 실시예에 따른 상 변화 메모리 장치는 복수개의 뱅크들, 칼럼 리던던시 셀 어레이 및 칼럼 리던던시 기입 드라이버을 구비한다. 칼럼 리던던시 셀 어레이는 상기 뱅크들 각각에 구비된다. 칼럼 리던던시 기입 드라이버는 상기 뱅크들 각각에 구비되고, 테스트 제어 신호에 응답하여 대응되는 칼럼 리던던시 셀 어레이에 리던던시 테스트 데이터를 전송한다. 본 발명에 따른 상 변화 장치, 이의 리던던시 셀 테스트 방법 및 액세스 방법은 각 뱅크마다 별개의 칼럼 리던던시 셀 어레이를 구비하고 하나의 프로그램 펄스마다 모든 뱅크에 대한 칼럼 리던던시 셀 어레이를 활성화함으로써, 하나의 노멀 데이터를 기입하는 동안 여러 개의 리던던시 데이터(또는 리던던시 테스트 데이터)를 기입할 수 있어, 리던던시 셀에 대한 테스트 속도를 증가시킬 수 있는 장점이 있다.

Description

상 변화 메모리 장치, 이의 리던던시 셀 테스트 방법 및 액세스 방법{Phase-change Random Access Memory, redundancy cell test method and access method thereof}
본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 뱅크마다 칼럼 리던던시 셀 어레이를 각각 구비하여, 리던던시 셀 테스트 속도를 향상시킬 수 있는 상 변화 메모리 장치 및 이의 리던던시 셀 테스트 방법에 관한 것이다.
PRAM(Phase-change Random Access Memory)은 온도 변화에 대응되는 상 변화에 따라 저항이 변화되는 GST(Ge-Sb-Te)와 같은 물질(이하, 상 변화 물질이라 한다)을 이용하여 데이터를 저장하는 비휘발성 메모리이다. PRAM은 DRAM의 모든 장점과 더불어, 비휘발성 및 저전력소비 특성을 가지므로, 차세대 메모리로 인식되고 있다.
도 1은 상 변화 메모리 장치의 단위 셀(C)에 대한 등가 회로도이다.
도 2는 도 1의 상 변화 물질(GST)을 포함하는 기억 소자(ME)의 단면도이다.
도 1 및 도 2를 참조하면, 상 변화 메모리 장치의 단위 셀(C)의 기억 소자와 P-N 다이오드(D)를 구비한다. 비트 라인(BL)에는 상 변화 물질(GST)이 연결되고 상 변화 물질(GST)은 다이오드(D)의 P-정션(Junction)에, 워드 라인(WL)은 N-정션(Junction)에 연결된다. 다만, 상 변화 메모리 장치는 도 1에 도시된 다이오드(D)가 아닌, 상 변화 물질(GST)에 연결되는 트랜지스터(미도시)를 구비할 수도 있다.
기억 소자(ME)는 상 변화 물질(GST)을 구비한다. 상 변화 메모리 장치의 셀(C)의 상 변화 물질(Ge-Sb-Te)은 온도 및 가열시간에 따라 상 변화 물질을 결정화하거나 비결정화시킴으로써 정보를 저장한다. 상 변화 물질의 상 변화를 위해서 일반적으로 900℃이상의 고온이 필요하며, 이는 상 변화 메모리 셀에 흐르는 전류를 이용한 주울 열(Joule Heating)에 의하여 얻게 된다.
기억 소자(ME)의 하부 전극(BEC)으로 상기와 같이 생성된 전류가 공급되면, 이에 대응하여 상 변화 물질(GST)의 하부 전극(BEC)과의 접촉 부위인 PGM의 부피 및 상태가 달라진다. 이러한 PGM의 변화는 상 변화 물질(GST)의 결정 상태를 결정한다.
도 3은 도 1 및 도 2의 상 변화 물질(GST)의 특성을 나타내는 그래프이다. 이때, 도 3의 도면 부호 "CON1"은 상 변화 물질이 비결정화 상태로 되기 위한 조건을 나타내며, "CON0"은 결정화 상태로 되기 위한 조건을 나타낸다. 도 1 내지 도 3을 참조하여, 상 변화 메모리 장치에서의 기입 동작 및 독출 동작을 설명한다.
먼저, 기입 동작을 살펴본다. 정보 "1"을 저장하기 위하여, 상 변화 물질(GST)을 용융점(Melting Temperature)(TMP2) 이상으로 가열한 뒤(t1) 급속히 냉각시키면, 상 변화 물질(GST)이 비결정화(Amorphous) 상태로 되다. 이러한 비결정 화 상태가 정보 "1"로 정의된다. 이 상태를 리셋(Reset) 상태라고도 한다. 정보 "0"을 저장하기 위해서는, 상 변화 물질을 결정화 온도(Crystallization Temperature)(TMP1) 이상으로 가열하여 일정 시간 동안 유지한 뒤(t2) 서서히 냉각시킨다. 이때, 상 변화 물질이 결정화 상태로 되는데, 이러한 상태가 정보 "0"으로 정의된다. 이를 셋(Set) 상태라고도 한다.
다음으로 독출 동작을 살펴본다. 대응되는 비트 라인(BL)과 워드 라인(WL)의 선택에 의해 독출하고자 하는 메모리 셀(C)이 선택된다. 선택된 메모리 셀(C)로 독출 전류를 공급하여, 상 변화 물질(GST)의 저항 상태에 따른 전압 변화의 차이로서 "1"과 "0"을 구분한다.
그런데, 고집적화에 따라, 상 변화 메모리 장치의 셀의 불량은 치명적 오작동을 초래할 수 있다. 따라서, 제조 과정에서의 셀의 불량을 보상하기 위한 리던던시 셀 어레이가 구비된다.
그러나, 리던던시 셀에 대한 테스트 동작 시, 리던던시 셀로 테스트 데이터를 전송하는데 사용되는 입출력 라인의 수가 제한되어 있어, 리던던시 셀로의 액세스에 소요되는 일반적인 뱅크의 셀들로의 액세스보다 길다. 나아가, 리던던시 셀의 테스트에 많은 시간이 소요되어야 하는 문제가 발생한다.
본 발명이 이루고자하는 기술적 과제는 상 변화 메모리 장치의 리던던시 셀을 빠르게 테스트 할 수 있는 상 변화 메모리 장치를 제공하는 것에 있다.
본 발명이 이루고자하는 다른 기술적 과제는 상 변화 메모리 장치의 리던던시 셀을 빠르게 테스트할 수 있는 테스트 방법을 제공하는 것에 있다.
본 발명이 이루고자하는 또 다른 기술적 과제는 상 변화 메모리 장치의 리던던시 셀을 빠르게 액세스할 수 있는 엑세스 방법을 제공하는 것에 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 상 변화 메모리 장치는 복수개의 뱅크들, 칼럼 리던던시 셀 어레이 및 칼럼 리던던시 기입 드라이버를 구비한다. 칼럼 리던던시 셀 어레이는 상기 뱅크들 각각에 구비된다. 칼럼 리던던시 기입 드라이버는 상기 뱅크들 각각에 구비되고, 테스트 제어 신호에 응답하여 대응되는 칼럼 리던던시 셀 어레이에 리던던시 테스트 데이터를 전송한다.
바람직하게는, 상기 칼럼 리던던시 기입 드라이버는 하나의 테스트 제어 신호에 응답하여, 모든 뱅크들에 대한 칼럼 리던던시 셀 어레이를 동시에 활성화할 수 있다.
바람직하게는, 상기 테스트 제어 신호는 상기 뱅크들로 데이터를 기입하기 위해 대응되는 입출력 라인들을 활성화하는 프로그램 펄스마다 활성화될 수 있다. 이때, 상기 프로그램 펄스는 한 쌍의 입출력 라인들을 동시에 활성화할 수 있다.
특히, 상기 뱅크들에 하나의 데이터를 기입하기 위한 입출력 라인들의 수가 2*n(n은 자연수)이라 할 때, 상기 리던던시 테스트 데이터는, 상기 뱅크들에 하나의 데이터가 기입되는 동안, n번 기입될 수 있다.
바람직하게는, 상기 상 변화 메모리 장치는 상기 각각의 칼럼 리던던시 기입 드라이버마다 대응되는 리던던시 Y-디코더 및 리던던시 센스 엠프를 더 구비할 수 있다. 또한, 상기 상 변화 메모리 장치는 모든 뱅크들에 의해 공유되는 로우 리던던시 셀 어레이를 더 구비할 수 있다.
상기 다른 기술적 과제를 해결하기 위한 본 발명의 실시에에 따른 리더던시 셀 테스트 방법은, 복수개의 뱅크들, 상기 뱅크들 각각에 구비되는 칼럼 리던던시 셀 어레이 및 상기 뱅크들 각각에 구비되고 테스트 제어 신호에 응답하여 대응되는 칼럼 리던던시 셀 어레이에 리던던시 테스트 데이터를 전송하는 칼럼 리던던시 기입 드라이버들을 구비하는 상 변화 메모리 장치에 있어서, 상기 뱅크들에 노멀 데이터를 기입 및 독출을 위한 제 1 내지 제 n*m(n, m은 자연수) 입출력 라인들 중 순차적으로 인가되는 제 1 내지 제 n 프로그램 펄스에 대응되는 적어도 하나 이상의 입출력 라인들을 순차적으로 활성화하는 단계, 상기 제 1 내지 제 n 프로그램 펄스의 활성화에 응답하여 활성화되는 테스트 제어 신호를 수신하여, 대응되는 칼럼 리던던시 셀 어레이로 테스트 데이터를 전송하는 단계 및 상기 칼럼 리던던시 셀 어레이에 기입된 테스트 데이터를 테스트하는 단계를 구비한다.
상기 또 다른 기술적 과제를 해결하기 위한 본 발명의 실시에에 따른 리더던시 셀 테스트 방법은, 복수개의 뱅크들, 상기 뱅크들 각각에 구비되는 칼럼 리던던 시 셀 어레이 및 상기 뱅크들 각각에 구비되고 제어 신호에 응답하여 대응되는 칼럼 리던던시 셀 어레이에 리던던시 데이터를 전송하는 칼럼 리던던시 기입 드라이버들을 구비하는 상 변화 메모리 장치에 있어서, 상기 뱅크들에 노멀 데이터를 기입 및 독출을 위한 제 1 내지 제 n*m(n, m은 자연수) 입출력 라인들 중 순차적으로 인가되는 제 1 내지 제 n 프로그램 펄스에 대응되는 적어도 하나 이상의 입출력 라인들을 순차적으로 활성화하는 단계 및 상기 제 1 내지 제 n 프로그램 펄스의 활성화에 응답하여 활성화되는 제어 신호를 수신하여, 대응되는 칼럼 리던던시 셀 어레이로 액세스하는 단계를 구비한다.
상술한 바와 같이 본 발명에 따른 상 변화 장치, 이의 리던던시 셀 테스트 방법 및 액세스 방법은 각 뱅크마다 별개의 칼럼 리던던시 셀 어레이를 구비하고 하나의 프로그램 펄스마다 모든 뱅크에 대한 칼럼 리던던시 셀 어레이를 활성화함으로써, 하나의 노멀 데이터를 기입하는 동안 여러 개의 리던던시 데이터(또는 리던던시 테스트 데이터)를 기입할 수 있어, 리던던시 셀에 대한 테스트 속도를 증가시킬 수 있는 장점이 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명이 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 4는 본 발명의 실시예에 따른 상 변화 메모리 장치를 나타내는 도면이다.
도 4를 참조하면, 본 발명의 실시예에 따른 상 변화 메모리 장치(100)는 복수개의 뱅크들(BANK1, BANK2, ..., BANK8), 칼럼 리던던시 셀 어레이들(RED.CELL1, RED.CELL2, ..., RED.CELL8) 및 칼럼 리던던시 기입 드라이버들(RED.WD1, RED.WD2, ..., RED.WD8)을 구비한다. 이때, 칼럼 리던던시 셀 어레이들(RED.CELL1, RED.CELL2, ..., RED.CELL8)은 뱅크들(BANK1, BANK2, ..., BANK8) 각각에 구비된다. 예를 들어, 제 1 뱅크(BANK1)에 제 1 칼럼 리던던시 셀 어레이(RED.CELL1)가 구비되고, 제 2 뱅크(BANK2)에 제 2 칼럼 리던던시 셀 어레이(RED.CELL2)가 구비된다. 마찬가지로, 제 8 뱅크(BANK8)에 제 8 칼럼 리던던시 셀 어레이(RED.CELL8)가 구비된다.
도 4는 8개의 뱅크를 구비하는 상 변화 메모리 장치(100)를 도시하고 있으므로, 도 4의 상 변화 메모리 장치(100)는 제 1 내지 제 8 칼럼 리던던시 셀 어레이(RED.CELL1, RED.CELL2, ..., RED.CELL8)를 구비한다. 다만, 필요에 따라, 두 개 이상의 뱅크가 하나의 칼럼 리던던시 셀 어레이를 공유할 수 있다.
칼럼 리던던시 기입 드라이버들(RED.WD1, RED.WD2, ..., RED.WD8)은 뱅크들(BANK1, BANK2, ..., BANK8) 각각에 구비된다. 즉, 하나의 칼럼 리던던시 셀 어레이마다 하나의 칼럼 리던던시 기입 드라이버가 구비된다. 예를 들어, 제 1 칼럼 리던던시 셀 어레이(RED.CELL1)에 대응되는 제 1 칼럼 리던던시 기입 드라이 버(RED.WD1)가 구비되고, 제 2 칼럼 리던던시 셀 어레이(RED.CELL2)에 대응되는 제 2 칼럼 리던던시 기입 드라이버(RED.WD2)가 구비된다. 마찬가지로, 제 8 칼럼 리던던시 셀 어레이(RED.CELL8)에 대응되는 제 8 칼럼 리던던시 기입 드라이버(RED.WD8)가 구비된다.
도 4는 8개의 칼럼 리던던시 셀 어레이를 구비하는 상 변화 메모리 장치(100)를 도시하고 있으므로, 도 4의 상 변화 메모리 장치(100)는 제 1 내지 제 8 칼럼 리던던시 기입 드라이버들(RED.WD1, RED.WD2, ..., RED.WD8)을 구비한다. 다만, 필요에 따라, 두 개 이상의 칼럼 리던더시 셀 어레이가 하나의 칼럼 리던던시 기입 드라이버를 공유할 수 있다.
계속해서 도 4를 참조하면, 칼럼 리던던시 기입 드라이버들(RED.WD1, RED.WD2, ..., RED.WD8)은 각각, 테스트 제어 신호에 응답하여 대응되는 칼럼 리던던시 셀 어레이에 리던던시 테스트 데이터를 전송한다. 이때, 리던던시 테스트 데이터란, 리던던시 셀들의 불량 여부를 검출하기 위해 리던던시 셀들로 인가되는 데이터를 말한다. 리던던시 테스트 데이터는 테스트 제어 신호에 동기되어, 리던던시 셀들로 인가된다.
바람직하게는, 본 발명의 실시예에 따른 상 변화 메모리 장치(100)의 리던던시 기입 드라이버들(RED.WD1, RED.WD2, ..., RED.WD8)은 하나의 테스트 제어 신호에 응답하여, 모든 뱅크들에 대한 칼럼 리던던시 셀 어레이들(RED.CELL1, RED.CELL2, ..., RED.CELL8)을 동시에 활성화할 수 있다. 이에 대한 더 자세한 설명은 후술된다.
이때, 테스트 제어 신호는 뱅크들(BANK1, BANK2, ..., BANK8)로 노멀 데이터를 기입하기 위해 대응되는 입출력 라인들(IO0, IO1, ..., IO15)을 활성화하는 프로그램 펄스마다 활성화될 수 있다.
도 5는 도 4의 상 변화 메모리 장치의 프로그램 펄스들에 대한 입출력 라인들의 활성화를 나타내는 타이밍도이다.
도 4 및 도 5를 참조하면, 프로그램 펄스들(PWD_PULSE<0>, PWD_PULSE<1>, ..., PWD_PULSE<7>) 각각은 한 쌍의 입출력 라인들을 동시에 활성화할 수 있다. 예를 들어, 제 1 프로그램 펄스(PWD_PULSE<0>)에 응답하여 제 1 입출력 라인(IO0) 및 제 9 입출력 라인(IO8)이 활성화되고, 제 2 프로그램 펄스(PWD_PULSE<1>)에 응답하여 제 2 입출력 라인(IO1) 및 제 10 입출력 라인(IO9)이 활성화될 수 있다. 이때, 제 1 내지 제 8 프로그램 펄스들(PWD_PULSE<0>, PWD_PULSE<1>, ..., PWD_PULSE<7>)은 순차적으로 활성화될 수 있다.
도 4의 상 변화 메모리 장치(100)는 뱅크로의 노멀 데이터 기입 및 독출을 위한 16개의 입출력 라인들(IO0, IO1, ..., IO15)을 구비하는 것으로 도시하고 있다. 따라서, 하나의 노멀 데이터를 기입하기 위해서는 8개의 프로그램 펄스들(PWD_PULSE<0>, PWD_PULSE<1>, ..., PWD_PULSE<7>)이 요구된다.
도 6은 도 4의 상 변화 메모리 장치의 테스트 제어 신호에 대한 칼럼 리던던시 셀 어레이들의 활성화를 나타내는 타이밍도이다.
도 4 및 도 6을 참조하면, 제 1 내지 제 8 프로그램 펄스들(PWD_PULSE<0>, PWD_PULSE<1>, ..., PWD_PULSE<7>)이 하나씩 활성화될 때마다 테스트 제어 신 호(PED_PWD_PLUSE)는 활성화된다. 즉, 제 8 프로그램 펄스(PWD_PLUSE<7>)까지 활성화되면, 테스트 제어 신호(PED_PWD_PLUSE)는 8번 활성화된다.
예를 들어, 먼저 제 1 프로그램 펄스(PWD_PULSE<0>)에 응답하여 테스트 제어 신호(PED_PWD_PLUSE)가 한 번 활성화된다. 이 경우, 제 1 프로그램 펄스(PWD_PULSE<0>)에 대응되는 제 1 입출력 라인(IO0) 및 제 9 입출력 라인(IO8)과 함께, 모든 칼럼 리던던시 셀 어레이가 활성화된다.
이때, 도 4의 상 변화 메모리 장치(100)의 8개의 뱅크들(BANK1, BANK2, ..., BANK8) 각각에 구비되는 칼럼 리던던시 셀 어레이들(RED.CELL1, RED.CELL2, ..., RED.CELL8)는 리던던시 (테스트) 데이터 입출력을 위한 하나의 입출력 라인(미도시)을 구비하므로, 하나의 테스트 제어 신호(PED_PWD_PLUSE)에 응답하여, 8비트(1워드)의 리던던시 테스트 데이터가 기입된다. 따라서, 본 발명의 실시예에 따른 상 변화 메모리 장치(100)에서는 1 워드의 노멀 데이터가 기입되는 동안, 8 워드의 리던던시 테스트 데이터가 기입될 수 있다.
이렇듯, 본 발명의 실시예에 따른 상 변화 메모리 장치는 각 뱅크마다 별개의 칼럼 리던던시 셀 어레이를 구비하고 하나의 프로그램 펄스마다 모든 뱅크에 대한 칼럼 리던던시 셀 어레이를 활성화함으로써, 하나의 노멀 데이터를 기입하는 동안 여러 개의 리던던시 테스트 데이터를 기입할 수 있어, 리던던시 셀에 대한 테스트 속도를 증가시킬 수 있는 장점이 있다.
다시 도 4를 참조하면, 본 발명의 실시예에 따른 상 변화 메모리 장치(100)는 각각의 칼럼 리던던시 기입 드라이버마다 대응되는 리던던시 Y-디코 더(RED.GYDEC1, RED.GYDEC2, ..., RED.GYDEC8) 및 리던던시 센스 엠프(RED.SA1, RED.SA2, ..., RED.SA8)를 더 구비할 수 있다.
또한, 상 변화 메모리 장치(100)는 모든 뱅크들(BANK1, BANK2, ..., BANK8)에 의해 공유되는 로우 리던던시 셀 어레이(미도시)를 더 구비할 수 있다. 로우 리던던시 셀 어레이의 경우, 뱅크들에 구비되는 입출력 라인들과 동일한 수의 입출력 라인들을 구비하므로, 뱅크들마다 구비되지 아니하더라도 리던던시 셀에 대한 테스트 또는 액세스 속도가 문제되지 아니한다.
도 7는 본 발명의 실시예에 따른 리던던시 셀 테스트 방법을 나타내는 순서도이다.
도 7을 참조하면, 본 발명의 실시에에 따른 리더던시 셀 테스트 방법(700)은, 도 4의 복수개의 뱅크들(BANK1, BANK2, ..., BANK8), 칼럼 리던던시 셀 어레이들(RED.CELL1, RED.CELL2, ..., RED.CELL8) 및 칼럼 리던던시 기입 드라이버들(RED.WD1, RED.WD2, ..., RED.WD8)을 구비하는 상 변화 메모리 장치(100)에 있어서, 상기 뱅크들에 노멀 데이터를 기입 및 독출을 위한 제 1 내지 제 n*m(n, m은 자연수) 입출력 라인들 중 순차적으로 인가되는 제 1 내지 제 n 프로그램 펄스에 대응되는 적어도 하나 이상의 입출력 라인들을 순차적으로 활성화하는 S720 단계, 상기 제 1 내지 제 n 프로그램 펄스의 활성화에 응답하여 활성화되는 테스트 제어 신호를 수신하여 대응되는 칼럼 리던던시 셀 어레이로 테스트 데이터를 기입하는 S740 단계 및 상기 칼럼 리던던시 셀 어레이에 기입된 테스트 데이터를 이용하여 칼럼 리던던시 셀 어레이들을 테스트하는 S760 단계를 구비한다.
도 8은 본 발명의 실시예에 따른 리던던시 셀 액세스 방법을 나타내는 순서도이다.
도 8을 참조하면, 본 발명의 실시에에 따른 리더던시 셀 액세스 방법(800)은, 도 4의 복수개의 뱅크들(BANK1, BANK2, ..., BANK8), 칼럼 리던던시 셀 어레이들(RED.CELL1, RED.CELL2, ..., RED.CELL8) 및 칼럼 리던던시 기입 드라이버들(RED.WD1, RED.WD2, ..., RED.WD8)을 구비하는 상 변화 메모리 장치(100)에 있어서, 상기 뱅크들에 노멀 데이터를 기입 및 독출을 위한 제 1 내지 제 n*m(n, m은 자연수) 입출력 라인들 중 순차적으로 인가되는 제 1 내지 제 n 프로그램 펄스에 대응되는 적어도 하나 이상의 입출력 라인들을 순차적으로 활성화하는 S820 단계 및 상기 제 1 내지 제 n 프로그램 펄스의 활성화에 응답하여 활성화되는 제어 신호를 수신하여 대응되는 칼럼 리던던시 셀 어레이로 액세스하는 S840 단계를 구비한다.
도 9는 본 발명의 실시예에 따른 상 변화 메모리 장치를 구비하는 메모리 시스템을 나타내는 블럭도이다.
도 9를 참조하면, 본 발명의 실시예에 따른 메모리 시스템(900)은 프로세서(920), 상 변화 메모리 장치(100) 및 입출력 장치(940)를 구비한다. 프로세서(920)는 상 변화 메모리 장치(100)로의 기입 및 독출, 또는 테스트에 필요한 명령어들(COM)을 전송한다. 상 변화 메모리 장치(100)는 프로세서(920)로부터 명령어(COM)를 수신하여, 그에 대응되는 동작을 수행한다. 상 변화 메모리 장치(100)에서 수행된 결과(데이터의 출력 등)는 입출력 장치(940)를 통해 유저에게 전송된다.
이상에서 살펴본 도 4의 상 변화 메모리 장치에서의 리던던시 셀 테스트 방법(700) 및 액세스 방법(800)과 도 4의 상 변화 메모리 장치를 구비하는 메모리 시스템(900)은, 도 4 내지 도 6에서 설명된 본 발명의 실시예에 상 변화 메모리 장치와 그 기술적 사상이 동일하다. 그러므로 이에 대한 자세한 설명은 생략된다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 상 변화 메모리 장치의 단위 셀에 대한 등가 회로도이다.
도 2는 도 1의 상 변화 물질을 포함하는 기억 소자의 단면도이다.
도 3은 도 1 및 도 2의 상 변화 물질의 특성을 나타내는 그래프이다.
도 4는 본 발명의 실시예에 따른 상 변화 메모리 장치를 나타내는 도면이다.
도 5는 도 4의 상 변화 메모리 장치의 프로그램 펄스들에 대한 입출력 라인들의 활성화를 나타내는 타이밍도이다.
도 6은 도 4의 상 변화 메모리 장치의 테스트 제어 신호에 대한 칼럼 리던던시 셀 어레이들의 활성화를 나타내는 타이밍도이다.
도 7는 본 발명의 실시예에 따른 리던던시 셀 테스트 방법을 나타내는 순서도이다.
도 8은 본 발명의 실시예에 따른 리던던시 셀 액세스 방법을 나타내는 순서도이다.
도 9는 본 발명의 실시예에 따른 상 변화 메모리 장치를 구비하는 메모리 시스템을 나타내는 블럭도이다.

Claims (20)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 복수개의 뱅크들을 구비하는 상 변화 메모리 장치의 리던던시 셀 어레이에 대한 테스트 방법에 있어서,
    상기 상 변화 메모리 장치는,
    상기 뱅크들 각각에 구비되는 칼럼 리던던시 셀 어레이; 및
    상기 뱅크들 각각에 구비되고, 테스트 제어 신호에 응답하여 대응되는 칼럼 리던던시 셀 어레이에 리던던시 테스트 데이터를 전송하는 칼럼 리던던시 기입 드라이버들을 구비하고,
    상기 뱅크들에 노멀 데이터를 기입 및 독출을 위한 제 1 내지 제 n*m(n, m은 자연수) 입출력 라인들 중 순차적으로 인가되는 제 1 내지 제 n 프로그램 펄스에 대응되는 적어도 하나 이상의 입출력 라인들을 순차적으로 활성화하는 단계;
    상기 제 1 내지 제 n 프로그램 펄스의 활성화에 응답하여 활성화되는 테스트 제어 신호를 수신하여, 대응되는 칼럼 리던던시 셀 어레이로 테스트 데이터를 전송하는 단계; 및
    상기 칼럼 리던던시 셀 어레이에 기입된 테스트 데이터를 테스트하는 단계를 구비하는 것을 특징으로 하는 리던던시 셀 테스트 방법.
  10. 제 9 항에 있어서, 상기 칼럼 리던던시 셀 어레이로 테스트 데이터를 전송하는 단계는,
    하나의 테스트 제어 신호에 대해, 모든 뱅크들에 대한 칼럼 리던던시 셀 어레이로 상기 테스트 데이터를 동시에 전송하는 것을 특징으로 하는 리던던시 셀 테스트 방법.
  11. 제 9 항에 있어서, 상기 테스트 제어 신호는,
    상기 제 1 내지 제 n 프로그램 펄스가 각각 활성화될 때마다 활성화되는 것을 특징으로 하는 리던던시 셀 테스트 방법.
  12. 제 9 항에 있어서, 상기 제 1 내지 제 n 프로그램 펄스는 각각,
    m개의 입출력 라인들을 동시에 활성화하는 것을 특징으로 하는 리던던시 셀 테스트 방법.
  13. 제 12 항에 있어서,
    상기 n은 8이고,
    상기 m은 2인 것을 특징으로 하는 리던던시 셀 테스트 방법.
  14. 제 12 항에 있어서,
    상기 뱅크들에 노멀 데이터가 한 번 기입되는 동안,
    상기 리던던시 테스트 데이터는,
    n번 기입되는 것을 특징으로 하는 리던던시 셀 테스트 방법.
  15. 복수개의 뱅크들을 구비하는 상 변화 메모리 장치의 리던던시 셀 어레이에 대한 접근 방법에 있어서,
    상기 상 변화 메모리 장치는,
    상기 뱅크들 각각에 구비되는 칼럼 리던던시 셀 어레이; 및
    상기 뱅크들 각각에 구비되고, 제어 신호에 응답하여 대응되는 칼럼 리던던시 셀 어레이에 리던던시 데이터를 전송하는 칼럼 리던던시 기입 드라이버들을 구비하고,
    상기 뱅크들에 노멀 데이터를 기입 및 독출을 위한 제 1 내지 제 n*m(n, m은 자연수) 입출력 라인들 중 순차적으로 인가되는 제 1 내지 제 n 프로그램 펄스에 대응되는 적어도 하나 이상의 입출력 라인들을 순차적으로 활성화하는 단계; 및
    상기 제 1 내지 제 n 프로그램 펄스의 활성화에 응답하여 활성화되는 제어 신호를 수신하여, 대응되는 칼럼 리던던시 셀 어레이를 액세스하는 단계를 구비하는 것을 특징으로 하는 리던던시 셀 액세스 방법.
  16. 제 15 항에 있어서, 상기 칼럼 리던던시 셀 어레이를 액세스하는 단계는,
    하나의 제어 신호에 대해, 상기 리던던시 데이터를 모든 뱅크들에 대한 칼럼 리던던시 셀 어레이로 동시에 액세스하는 것을 특징으로 하는 리던던시 셀 액세스 방법.
  17. 제 15 항에 있어서, 상기 제어 신호는,
    상기 제 1 내지 제 n 프로그램 펄스가 각각 활성화될 때마다 활성화되는 것을 특징으로 하는 리던던시 셀 액세스 방법.
  18. 제 15 항에 있어서, 상기 제 1 내지 제 n 프로그램 펄스는 각각,
    m개의 입출력 라인들을 동시에 활성화하는 것을 특징으로 하는 리던던시 셀 액세스 방법.
  19. 삭제
  20. 삭제
KR1020080002659A 2008-01-09 2008-01-09 상 변화 메모리 장치, 이의 리던던시 셀 테스트 방법 및액세스 방법 KR101369362B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080002659A KR101369362B1 (ko) 2008-01-09 2008-01-09 상 변화 메모리 장치, 이의 리던던시 셀 테스트 방법 및액세스 방법
US12/350,344 US7848165B2 (en) 2008-01-09 2009-01-08 Methods of operating phase-change random access memory devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080002659A KR101369362B1 (ko) 2008-01-09 2008-01-09 상 변화 메모리 장치, 이의 리던던시 셀 테스트 방법 및액세스 방법

Publications (2)

Publication Number Publication Date
KR20090076613A KR20090076613A (ko) 2009-07-13
KR101369362B1 true KR101369362B1 (ko) 2014-03-05

Family

ID=40844417

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080002659A KR101369362B1 (ko) 2008-01-09 2008-01-09 상 변화 메모리 장치, 이의 리던던시 셀 테스트 방법 및액세스 방법

Country Status (2)

Country Link
US (1) US7848165B2 (ko)
KR (1) KR101369362B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10115479B2 (en) 2015-11-20 2018-10-30 Samsung Electronics Co., Ltd. Memory device, memory system and method of verifying repair result of memory device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101047052B1 (ko) 2009-05-28 2011-07-06 주식회사 하이닉스반도체 상변화 메모리 장치 및 이를 위한 테스트 회로
KR101201859B1 (ko) 2010-09-03 2012-11-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 프로그래밍 전류펄스 조절방법
CN102354537B (zh) * 2011-07-06 2014-03-05 华中科技大学 一种相变存储器芯片测试方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970029891A (ko) * 1995-11-30 1997-06-26 김광호 반도체 메모리장치의 컬럼 리던던시 제어회로
US20060274574A1 (en) 2004-02-04 2006-12-07 Byung-Gil Choi Phase-change memory device and method of writing a phase-change memory device
US20080007968A1 (en) 2006-07-07 2008-01-10 Innolux Display Corp. Double-layer lamp and backlight module having same field of the invention
KR20080060936A (ko) * 2006-12-27 2008-07-02 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100300036B1 (ko) 1998-03-13 2001-09-06 김영환 반도체메모리회로
JP2006244561A (ja) 2005-03-01 2006-09-14 Renesas Technology Corp 半導体装置
KR20070073304A (ko) 2006-01-04 2007-07-10 삼성전자주식회사 메모리 셀에 스트레스 전류를 인가하는 상 변화 메모리장치
KR100791071B1 (ko) * 2006-07-04 2008-01-02 삼성전자주식회사 일회 프로그래머블 소자, 이를 구비하는 전자시스템 및 그동작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970029891A (ko) * 1995-11-30 1997-06-26 김광호 반도체 메모리장치의 컬럼 리던던시 제어회로
US20060274574A1 (en) 2004-02-04 2006-12-07 Byung-Gil Choi Phase-change memory device and method of writing a phase-change memory device
US20080007968A1 (en) 2006-07-07 2008-01-10 Innolux Display Corp. Double-layer lamp and backlight module having same field of the invention
KR20080060936A (ko) * 2006-12-27 2008-07-02 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10115479B2 (en) 2015-11-20 2018-10-30 Samsung Electronics Co., Ltd. Memory device, memory system and method of verifying repair result of memory device

Also Published As

Publication number Publication date
US20090175072A1 (en) 2009-07-09
KR20090076613A (ko) 2009-07-13
US7848165B2 (en) 2010-12-07

Similar Documents

Publication Publication Date Title
JP5425594B2 (ja) 相変化メモリ装置
JP5270040B2 (ja) データ線切り替えスキームを備えるメモリシステム
KR101573509B1 (ko) 섹션 데이터 라인들을 갖는 메모리 시스템
JP5575243B2 (ja) メモリブロック・スイッチングを改善した半導体メモリ
JP2006127583A (ja) 不揮発性半導体記憶装置及び相変化メモリ
US20130326295A1 (en) Semiconductor memory device including self-contained test unit and test method thereof
US11830548B2 (en) Systems and methods for stabilizing cell threshold voltage
KR20210036457A (ko) 메모리 장치 및 메모리 장치의 동작방법
KR20200122523A (ko) 메모리 장치
KR101369362B1 (ko) 상 변화 메모리 장치, 이의 리던던시 셀 테스트 방법 및액세스 방법
KR101131552B1 (ko) 상 변화 메모리 장치
KR101317754B1 (ko) 상 변화 메모리 장치
US8036057B2 (en) Semiconductor memory device and control method thereof
KR100919556B1 (ko) 상 변화 메모리 장치
US20090097307A1 (en) Phase-change random access memory device, system having the same, and associated methods
JPWO2008041278A1 (ja) 半導体装置
US8116154B2 (en) Semiconductor memory device with a write control circuit commonly provided for a plurality of pages
KR100905169B1 (ko) 상 변화 메모리 장치의 동작방법
US20140160833A1 (en) Semiconductor memory device
KR20180024556A (ko) 드리프트 특성을 개선할 수 있는 상변화 메모리 시스템
JP2014203469A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200131

Year of fee payment: 7