KR100919556B1 - 상 변화 메모리 장치 - Google Patents

상 변화 메모리 장치

Info

Publication number
KR100919556B1
KR100919556B1 KR1020070080660A KR20070080660A KR100919556B1 KR 100919556 B1 KR100919556 B1 KR 100919556B1 KR 1020070080660 A KR1020070080660 A KR 1020070080660A KR 20070080660 A KR20070080660 A KR 20070080660A KR 100919556 B1 KR100919556 B1 KR 100919556B1
Authority
KR
South Korea
Prior art keywords
phase change
byte
write
data
cache register
Prior art date
Application number
KR1020070080660A
Other languages
English (en)
Other versions
KR20090016189A (ko
Inventor
강희복
홍석경
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070080660A priority Critical patent/KR100919556B1/ko
Priority to US12/147,634 priority patent/US7852659B2/en
Publication of KR20090016189A publication Critical patent/KR20090016189A/ko
Application granted granted Critical
Publication of KR100919556B1 publication Critical patent/KR100919556B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0088—Write with the simultaneous writing of a plurality of cells

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 상 변화 메모리 장치에 관한 것으로, 복수개의 바이트-폭(Byte Wide) 데이터를 셀에 동시에 라이트하여 라이트 동작시간을 줄일 수 있도록 하는 기술을 개시한다. 이러한 본 발명은, 레지스터 라이트 명령에 따라 외부로부터 인가되는 복수개의 바이트-폭 데이터를 저장하는 캐시 레지스터와, 전류의 크기에 따라 변화되는 결정화 상태를 감지하여 저항의 변화에 대응하는 데이터를 저장하는 상 변화 저항 소자를 포함하고, 셀 라이트 명령에 따라 캐시 레지스터로부터 인가되는 복수개의 바이트-폭 데이터가 동시에 저장되는 상 변화 저항 셀 어레이를 포함한다.

Description

상 변화 메모리 장치{Phase change memory device}
본 발명은 상 변화 메모리 장치 및 그 구동 방법에 관한 것으로, 복수개의 바이트-폭(Byte Wide) 데이터를 셀에 동시에 라이트하여 라이트 동작시간을 줄일 수 있도록 하는 기술이다.
일반적으로 마그네틱 메모리(Magnetic memory) 및 위상 변화 메모리(Phase Change Memory : PCM) 등의 비휘발성 메모리는 휘발성 램(RAM;Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원의 오프시에도 데이타가 보존되는 특성을 갖는다.
도 1a 및 도 1b는 종래의 상 변화 저항(PCR : Phase Change Resistor) 소자(4)를 설명하기 위한 도면이다.
상 변화 저항 소자(4)는 탑(Top)전극(1)과 버텀(Bottom)전극(3) 사이에 위상 변화층(PCM; Phase Change Material;2)을 삽입하여 전압과 전류를 인가하면, 위상 변화층(2)에 고온이 유기되어 저항에 변화에 따른 전기 전도 상태가 변하게 된다. 여기서, 위상 변화층(2)의 재료로는 AglnSbTe가 주로 사용된다. 그리고, 위상 변화층(2)은 칼코겐(chalcogen) 원소 (S, Se, Te)를 주성분으로 하는 화합물(chalcogenide)을 이용하는데, 구체적으로 Ge-Sb-Te로 이루어진 게르마늄 안티몬 텔루르 합금물질(Ge2Sb2Te5)을 이용한다.
도 2a 및 도 2b는 종래의 상 변화 저항 소자의 원리를 설명하기 위한 도면이다.
도 2a에서와 같이 상 변화 저항 소자(4)에 임계값 이하의 저전류가 흐르면 위상 변화층(2)이 결정화가 되기에 적당한 온도가 된다. 이에 따라, 위상 변화층(2)이 결정 상태(Crystalline phase)가 되어 저저항 상태의 물질이 된다.
반면에, 도 2b에서와 같이 상 변화 저항 소자(4)에 임계값 이상의 고전류가 흐르면 위상 변화층(2)이 녹는 점(Melting Point) 이상의 온도가 된다. 이에 따라, 위상 변화층(2)이 비결정 상태가(Amorphous phase) 되어 고저항 상태의 물질이 된다.
이와 같이 상 변화 저항 소자(4)는 두 저항의 상태에 대응하는 데이타를 불휘발성으로 저장할 수 있게 된다. 즉, 상 변화 저항 소자(4)가 저저항 상태일 경우를 데이타 "1"이라 하고, 고저항 상태일 경우를 데이타 "0"이라 하면 두 데이타의 로직 상태를 저장할 수 있다.
즉, 상 변화 저항 소자(4)의 탑 전극(1)과 버텀 전극(3) 사이에 일정 시간 동안 전류를 흘리게 되면 고 열이 발생하게 된다. 이에 따라, 탑 전극(1)과 버텀 전극(3)에 가해 준 온도 상태에 의해 위상 변화층(2)의 상태가 결정상과 비결정상으로 변하게 된다.
이때, 일정 시간 동안 저 전류를 흘리게 되면 저온 가열 상태에 의해 결정상이 형성되어 저 저항 소자인 상 변화 저항 소자(4)가 세트(SET) 상태가 된다. 반대로, 일정 시간 동안 고 전류를 흘리게 되면 고온 가열 상태에 의해 비결정상이 형성되어 고 저항 소자인 상 변화 저항 소자(4)가 리셋(RESET) 상태가 된다. 따라서, 이 두 개의 상(Phase) 차이가 전기적인 저항 변화로 표현되어 나타나게 된다.
이에 따라, 라이트 동작 모드시 세트(Set) 상태를 라이트 하기 위해 상 변화 저항 소자(4)에 낮은 전압을 긴 시간 동안 인가하게 된다. 반면에, 라이트 동작 모드시 리셋(Reset) 상태를 라이트 하기 위해 상 변화 저항 소자(4)에 높은 전압을 짧은 시간 동안 인가하게 된다.
이러한 종래의 상 변화 메모리 장치는 라이트 동작 사이클이 시작되면 선택된 상 변화 저항 소자 PCR에 어떠한 데이터가 저장되었는지의 여부와 상관없이 무조건 새로운 데이터를 라이트 하는 동작을 수행한다.
도 3 및 도 4는 종래의 상 변화 메모리 장치의 라이트 사이클을 설명하기 위한 도면이다.
종래의 상 변화 메모리 장치는 라이트 사이클(1) 구간 동안, 첫 번째 라이트 명령을 인가받은 이후에 하나의 바이트-폭(Byte-Wide)을 갖는 데이터를 상 변화 저항 소자 PCR에 라이트 하게 된다. 그리고, 라이트 사이클(n) 구간 동안, n 번째 라이트 명령을 인가받은 이후에 하나의 바이트-폭(Byte-Wide)을 갖는 데이터를 상 변화 저항 소자 PCR에 라이트 하게 된다.
즉, 상 변화 저항 소자(4)의 탑 전극(1)과 버텀 전극(3) 사이에 일정 시간 동안 전류를 흘리게 되면 고 열이 발생하게 된다. 이에 따라, 탑 전극(1)과 버텀 전극(3)에 가해 준 온도 상태에 의해 위상 변화층(2)의 상태가 결정상과 비결정상으로 변하게 된다.
이때, 일정 시간 동안 저 전류를 흘리게 되면 저온 가열 상태에 의해 결정상이 형성되어 저 저항 소자인 상 변화 저항 소자(4)가 세트(SET) 상태가 된다. 반대로, 일정 시간 동안 고 전류를 흘리게 되면 고온 가열 상태에 의해 비결정상이 형성되어 고 저항 소자인 상 변화 저항 소자(4)가 리셋(RESET) 상태가 된다. 따라서, 이 두 개의 상(Phase) 차이가 전기적인 저항 변화로 표현되어 나타나게 된다.
이에 따라, 라이트 동작 모드시 세트(Set) 상태를 라이트 하기 위해 상 변화 저항 소자(4)에 낮은 전압을 긴 시간 동안 인가하게 된다. 반면에, 라이트 동작 모드시 리셋(Reset) 상태를 라이트 하기 위해 상 변화 저항 소자(4)에 높은 전압을 짧은 시간 동안 인가하게 된다.
이러한 종래의 상 변화 메모리 장치는 라이트 동작 사이클이 시작되면 선택된 상 변화 저항 소자 PCR에 무조건 새로운 데이터를 라이트 하는 동작을 수행한다. 이에 따라, 종래의 상 변화 메모리 장치는 셀에 데이터를 라이트 하기 위해서는 많은 세트/리셋 시간이 소요된다.
그리고, 하나의 라이트 사이클 구간 동안 라이트 명령에 따라 하나의 바이트-폭을 갖는 라이트 데이터를 상 변화 저항 소자 PCR에 라이트한다. 이에 따라, 한 개의 바이트-폭을 갖는 데이터를 상 변화 저항 소자 PCR에 라이트 하기 위한 라이트 시간이 많이 소요된다.
본 발명은 다음과 같은 목적을 갖는다.
첫째, 복수개의 바이트-폭(Byte Wide) 데이터를 셀에 동시에 라이트하여 라이트 동작시간을 줄일 수 있도록 하는데 그 목적이 있다.
둘째, 레지스터 라이트 명령과 셀 라이트 명령을 별도로 분리하여 동시에 쓰여 질 수 있는 데이터의 바이트-폭을 조정 가능하도록 함으로써 시스템의 효율을 향상시킬 수 있도록 하는데 그 목적이 있다.
본 발명의 상 변화 메모리 장치는, 레지스터 라이트 명령에 따라 외부로부터 인가되는 복수개의 바이트-폭 데이터를 저장하는 캐시 레지스터; 및 전류의 크기에 따라 변화되는 결정화 상태를 감지하여 저항의 변화에 대응하는 데이터를 저장하는 상 변화 저항 소자를 포함하고, 셀 라이트 명령에 따라 캐시 레지스터로부터 인가되는 복수개의 바이트-폭 데이터가 동시에 저장되는 상 변화 저항 셀 어레이를 포함하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 5는 본 발명에 따른 상 변화 메모리 장치의 라이트 경로와 관련된 구성도이다.
본 발명의 상 변화 메모리 장치는 칩(100)의 내부에 상 변화 저항(PCR) 셀 어레이(110)와, 캐시 레지스터(Cache Register;120) 및 바이트-폭 버퍼(Byte-Wide Buffer;130)를 포함한다.
여기서, 상 변화 저항 셀 어레이(110)는 로오 방향으로 복수개의 비트라인이 배열되고, 컬럼 방향으로 복수개의 워드라인이 배열된다. 그리고, 복수개의 비트라인과 복수개의 워드라인이 교차하는 영역에 단위 셀을 포함한다. 단위 셀은 상 변화 저항 소자(PCR)와 다이오드 소자를 포함한다. 여기서, 다이오드 소자는 PN 다이오드 소자로 이루어지는 것이 바람직하다.
상 변화 저항 소자(PCR)의 한쪽 전극은 비트라인과 연결되고, 다른 한쪽 전극은 다이오드 소자의 P형 영역에 연결된다. 다이오드 소자의 N형 영역은 워드라인에 연결된다.
이러한 본 발명은 리드 모드시 선택된 워드라인에는 로우 전압이 인가된다. 그리고, 비트라인에는 리드전압(Vread)이 인가되어 비트라인, 상 변화 저항 소자(PCR) 및 다이오드 소자를 통해 세트(Set) 상태의 리드전류 또는 리셋(Reset) 상태의 리드 전류가 워드라인 쪽으로 흐르게 된다.
그리고, 캐시 레지스터(120)는 바이트-폭 버퍼(130) 또는 외부로부터 인가되는 복수개의 바이트-폭(Byte Wide) 데이터를 해당하는 라이트 영역에 임시 저장하기 위한 구성이다.
또한, 바이트-폭 버퍼(130)는 라이트 동작 모드시 외부의 신호를 버퍼링하여 칩(100) 내부에 전달한다. 그리고, 바이트-폭 버퍼(130)는 리드 동작 모드시 칩(100)의 신호를 버퍼링하여 칩(100)의 외부에 전달한다. 이때, 바이트-폭 버퍼(130)는 외부와 신호를 송수신할 경우 바이트-폭의 단위로 데이터를 처리하여 전달하게 된다.
도 6 및 도 7은 본 발명에 따른 상 변화 메모리 장치의 라이트 사이클을 설명하기 위한 도면이다.
본 발명은 버스트 라이트 사이클 구간에서 바이트-폭(Byte-Wide)을 갖는 데이터를 클록(Clock) 단위로 입력받아 캐시 레지스터(120)에 저장한다.
즉, 캐시 레지스터 라이트 클록 구간(T1) 동안, 레지스터 라이트 명령(Register Write Command) RWC을 인가받은 이후에 복수개의 바이트-폭(Byte-Wide)을 갖는 라이트 데이터를 캐시 레지스터(120)에 라이트 하게 된다. 이때, 복수개의 바이트-폭(Byte-Wide)을 갖는 라이트 데이터는 클록 CLK에 동기하여 순차적으로 캐시 레지스터(120)에 라이트 된다.
다음에, 셀 라이트 클록 구간(T2) 동안, 셀 라이트 명령(Cell Write Command) CWC을 인가받은 이후에 복수개의 바이트-폭(Byte-Wide)을 갖는 라이트 데이터를 상 변화 저항 소자 PCR에 동시에 라이트 하게 된다.
캐시 레지스터(120)의 라이트 영역에 저장될 수 있는 한계 용량에 도달하게 되면, 셀 라이트 명령 CWC을 이용하여 캐시 레지스터(120)에 저장된 데이터를 해당하는 복수개의 상 변화 저항 셀(PCR)에 동시에 라이트 하게 된다.
즉, 상 변화 저항 셀 어레이(110)에 포함된 상 변화 저항 소자(PCR)의 탑 전극과 버텀 전극 사이에 일정 시간 동안 전류를 흘리게 되면 고 열이 발생하게 된다. 이에 따라, 탑 전극과 버텀 전극에 가해 준 온도 상태에 의해 위상 변화층의 상태가 결정상과 비결정상으로 변하게 된다.
이때, 일정 시간 동안 저 전류를 흘리게 되면 저온 가열 상태에 의해 결정상이 형성되어 저 저항 소자인 상 변화 저항 소자가 세트(SET) 상태가 된다. 반대로, 일정 시간 동안 고 전류를 흘리게 되면 고온 가열 상태에 의해 비결정상이 형성되어 고 저항 소자인 상 변화 저항 소자가 리셋(RESET) 상태가 된다. 따라서, 이 두 개의 상(Phase) 차이가 전기적인 저항 변화로 표현되어 나타나게 된다.
이에 따라, 라이트 동작 모드시 셀 라이트 신호가 활성화되면 세트(Set) 상태를 라이트 하기 위해 상 변화 저항 소자에 낮은 전압을 긴 시간 동안 인가하게 된다. 반면에, 라이트 동작 모드시 셀 라이트 신호가 활성화되면 리셋(Reset) 상태를 라이트 하기 위해 상 변화 저항 소자에 높은 전압을 짧은 시간 동안 인가하게 된다.
이에 따라, 본 발명은 n 개의 바이트-폭 데이터가 상 변화 저항 셀에 동시에 라이트 되어 셀 라이트 동작시간을 1/n로 줄일 수 있도록 한다. 또한, 레지스터 라이트 명령 RWC과 셀 라이트 명령 CWC을 별도로 분리하여 사용함으로써 동시에 쓰여 질 수 있는 데이터의 바이트-폭을 원하는 데로 조정 가능하게 된다. 이에 따라, 시스템의 효율을 향상시킬 수 있도록 한다.
도 8은 본 발명에 따른 상 변화 메모리 장치의 라이트 사이클 동작을 설명하기 위한 도면이다.
본 발명은 캐시 레지스터(120)에 데이터를 저장하기 위한 레지스터 라이트 명령 RWC과, PCR 셀 어레이(110)에 데이터를 저장하기 위한 셀 라이트 명령 CWC이 별도로 분리된다.
이에 따라, 캐시 레지스터 라이트 클록 구간(T1) 동안, 레지스터 라이트 명령 RWC이 바이트-폭 버퍼(130)와 캐시 레지스터(120)에 인가될 경우, 외부로부터 인가된 복수개의 바이트-폭 라이트 데이터가 바이트-폭 버퍼(130)를 통해 캐시 레지스터(120)에 순차적으로 전달되어 저장된다. 여기서, 외부로부터 인가된 복수개의 바이트-폭 라이트 데이터는 바이트-폭 버퍼(130)를 통해 버퍼링된 데이터이다.
즉, 레지스터 라이트 명령 RWC에 의해 첫 번째 클록에서 외부 바이트-폭 데이터(1)는 캐시 레지스터(120)의 캐시 레지스터 라이트 영역(1)에 저장된다. 그리고, 두 번째 클록에서 외부 바이트-폭 데이터(2)는 캐시 레지스터(120)의 캐시 레지스터 라이트 영역(2)에 저장된다. 또한, n 번째 클록에서 외부 바이트-폭 데이터(n)는 캐시 레지스터(120)의 캐시 레지스터 라이트 영역(n)에 저장된다.
이러한 본 발명은 레지스터 라이트 명령 RWC에 따라 복수개의 바이트 폭을 갖는 데이터가 순차적으로 캐시 레지스터(120)에 저장되므로, 짧은 라이트 사이클 시간 내에 데이터의 라이트 동작을 수행할 수 있게 된다.
또한, 본 발명은 동시에 쓰여 질 수 있는 바이트-폭 데이터의 개수를 설정하고, 이에 따른 캐시 레지스터(120)의 라이트 영역을 조정하여 시스템의 효율을 향상시킬 수 있도록 한다.
한편, 캐시 레지스터(120)의 라이트 영역에 저장될 수 있는 한계 용량에 도달하게 될 경우, 셀 라이트 명령 CWC이 활성화된다. 이에 따라, 셀 라이트 명령 CWC이 활성화되면 셀 라이트 클록 구간(T2) 동안 캐시 레지스터(120)에 저장된 복수개의 바이트-폭 라이트 데이터가 상 변화 저항 셀 어레이(110)에 전달된다.
즉, 셀 라이트 명령 CWC에 의해 해당하는 상 변화 저항 셀 어레이(100)의 각 셀에 N 개의 바이트-폭을 갖는 데이터가 동시에 라이트 된다. 예를 들어, 데이터-폭이 ×8인 구성에서는 한번에 외부에서 입력받을 수 있는 데이터 비트의 수가 8 비트(1Byte)가 된다. 이에 따라, 라이트 사이클 동작을 N 번 반복하게 되면 N×8 비트의 데이터를 캐시 레지스터(120)에 저장할 수 있게 된다.
이에 따라, N 바이트의 데이터가 캐시 레지스터(120)에 저장되고, 셀 라이트 명령 CWC에 따라 비트라인을 통해 PCR 셀 어레이(110)에 N 바이트의 데이터가 동시에 라이트된다.
이상에서 설명한 바와 같이, 본 발명은 다음과 같은 효과를 제공한다.
첫째, 복수개의 바이트-폭(Byte Wide) 데이터를 셀에 동시에 라이트하여 라이트 동작시간을 줄일 수 있도록 한다.
둘째, 레지스터 라이트 명령과 셀 라이트 명령을 별도로 분리하여 동시에 쓰여 질 수 있는 데이터의 바이트-폭을 조정 가능하도록 함으로써 시스템의 효율을 향상시킬 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1a 및 도 1b는 종래의 상 변화 저항 소자를 설명하기 위한 도면.
도 2a 및 도 2b는 종래의 상 변화 저항 소자의 원리를 설명하기 위한 도면.
도 3 및 도 4는 종래의 상 변화 메모리 장치의 라이트 사이클을 설명하기 위한 도면.
도 5는 본 발명에 따른 상 변화 메모리 장치의 구성도.
도 6 및 도 7은 본 발명에 따른 상 변화 메모리 장치의 라이트 사이클을 설명하기 위한 도면.
도 8은 본 발명에 따른 상 변화 메모리 장치의 라이트 사이클 동작을 설명하기 위한 도면.

Claims (5)

  1. 레지스터 라이트 명령에 따라 인가되는 복수개의 바이트-폭 데이터를 저장하고, 셀 라이트 명령이 활성화시 저장된 상기 복수개의 바이트-폭 데이터를 동시에 출력하는 캐시 레지스터; 및
    상기 셀 라이트 명령이 활성화시 상기 캐시 레지스터로부터 출력된 상기 복수개의 바이트-폭 데이터를 상 변화 저항 소자들에 동시에 저장하는 상 변화 저항 셀 어레이를 포함하는 것을 특징으로 하는 상 변화 메모리 장치.
  2. 제 1항에 있어서, 상기 캐시 레지스터는 클록에 동기하여 상기 복수개의 바이트-폭 데이터를 저장하는 것을 특징으로 하는 상 변화 메모리 장치.
  3. 제 1항 또는 제 2항에 있어서, 상기 캐시 레지스터는 상기 복수개의 바이트-폭 데이터를 순차적으로 저장하는 라이트 영역을 포함하는 것을 특징으로 하는 상 변화 메모리 장치.
  4. 제 1항에 있어서, 상기 복수개의 바이트-폭 데이터를 버퍼링하여 상기 캐시 레지스터에 출력하는 바이트-폭 버퍼를 더 포함하는 것을 특징으로 하는 상 변화 메모리 장치.
  5. 제 1항에 있어서, 상기 셀 라이트 명령은 상기 캐시 레지스터의 라이트 영역에 저장될 수 있는 한계 용량에 도달하게 될 경우 활성화되는 것을 특징으로 하는 상 변화 메모리 장치.
KR1020070080660A 2007-08-10 2007-08-10 상 변화 메모리 장치 KR100919556B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070080660A KR100919556B1 (ko) 2007-08-10 2007-08-10 상 변화 메모리 장치
US12/147,634 US7852659B2 (en) 2007-08-10 2008-06-27 Time efficient phase change memory data storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070080660A KR100919556B1 (ko) 2007-08-10 2007-08-10 상 변화 메모리 장치

Publications (2)

Publication Number Publication Date
KR20090016189A KR20090016189A (ko) 2009-02-13
KR100919556B1 true KR100919556B1 (ko) 2009-10-01

Family

ID=40346350

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070080660A KR100919556B1 (ko) 2007-08-10 2007-08-10 상 변화 메모리 장치

Country Status (2)

Country Link
US (1) US7852659B2 (ko)
KR (1) KR100919556B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100081156A (ko) * 2009-01-05 2010-07-14 삼성전자주식회사 면적 감소를 위한 구조를 갖는 반도체 장치, 및 이를 포함하는 반도체 시스템
US9606730B2 (en) * 2012-05-04 2017-03-28 Samsung Electronics Co., Ltd. System and method including three dimensional nonvolatile memory device and random access memory
KR102126760B1 (ko) 2014-04-07 2020-06-25 삼성전자 주식회사 비휘발성 메모리 장치의 구동 방법
KR102151183B1 (ko) 2014-06-30 2020-09-02 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050011409A (ko) * 2003-07-23 2005-01-29 삼성전자주식회사 플래시 메모리 시스템 및 그 데이터 저장 방법
KR20050086588A (ko) * 2002-11-14 2005-08-30 에이플러스 플래쉬 테크놀로지 인코포레이티드 바이트, 페이지 및 블록 기록 및 동시 판독 및 기록 연산을갖는 통합된 기술을 사용하는 조합 비휘발성 메모리

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960000616B1 (ko) * 1993-01-13 1996-01-10 삼성전자주식회사 불휘발성 반도체 메모리 장치
JPH0793215A (ja) 1993-09-20 1995-04-07 Toshiba Corp 半導体記憶装置
US5890192A (en) * 1996-11-05 1999-03-30 Sandisk Corporation Concurrent write of multiple chunks of data into multiple subarrays of flash EEPROM
DE60041037D1 (de) * 2000-03-21 2009-01-22 St Microelectronics Srl Strang-programmierbarer nichtflüchtiger Speicher mit NOR-Architektur
JP4241175B2 (ja) 2003-05-09 2009-03-18 株式会社日立製作所 半導体装置
JP4273087B2 (ja) * 2005-02-08 2009-06-03 エルピーダメモリ株式会社 半導体記憶装置およびその書込み方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050086588A (ko) * 2002-11-14 2005-08-30 에이플러스 플래쉬 테크놀로지 인코포레이티드 바이트, 페이지 및 블록 기록 및 동시 판독 및 기록 연산을갖는 통합된 기술을 사용하는 조합 비휘발성 메모리
KR20050011409A (ko) * 2003-07-23 2005-01-29 삼성전자주식회사 플래시 메모리 시스템 및 그 데이터 저장 방법

Also Published As

Publication number Publication date
KR20090016189A (ko) 2009-02-13
US7852659B2 (en) 2010-12-14
US20090040818A1 (en) 2009-02-12

Similar Documents

Publication Publication Date Title
TWI449041B (zh) 半導體裝置
KR102427601B1 (ko) 메모리 셀을 포함하는 장치 및 이의 동작 방법
JP5425594B2 (ja) 相変化メモリ装置
US7460389B2 (en) Write operations for phase-change-material memory
US7800940B2 (en) Semiconductor memory device and writing method thereof
CN101101791B (zh) 非易失性存储器及其控制方法
US7787316B2 (en) Semiconductor memory device and write control method thereof
JP2006127583A (ja) 不揮発性半導体記憶装置及び相変化メモリ
KR20090057781A (ko) 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템
JP2006079609A (ja) バッファードフラッシュメモリを置き換えとして相変化メモリを用いる方法及び装置
US20120155162A1 (en) Semiconductor storage apparatus or semiconductor memory module
KR100919556B1 (ko) 상 변화 메모리 장치
KR101317754B1 (ko) 상 변화 메모리 장치
CN108630272B (zh) 计算相变存储器件电力消耗的电路和方法、相变存储系统
US7710790B2 (en) Semiconductor memory device and write control method thereof
CN102750980A (zh) 一种具有配置电路的相变存储器芯片
US8116154B2 (en) Semiconductor memory device with a write control circuit commonly provided for a plurality of pages
KR20150091862A (ko) 저항체를 이용한 비휘발성 메모리 장치의 구동 방법
KR100887135B1 (ko) 상 변화 메모리 장치
US20100165727A1 (en) Phase change material memory having no erase cycle

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee