JP5425594B2 - 相変化メモリ装置 - Google Patents

Description

本発明は、相変化メモリ装置に係り、例えば、境界交差が発生しても、性能低下なしにデータを読出せる相変化メモリ装置に関する。

ＰＲＡＭ（Ｐｈａｓｅ−ｃｈａｎｇｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）は、温度変化に対応する相変化によって抵抗が変化するＧＳＴ（Ｇｅ−Ｓｂ−Ｔｅ）のような物質（以下、相変化物質と称する）を利用して、データを保存する不揮発性メモリである。ＰＲＡＭは、ＤＲＡＭの全ての長所を有し、かつ不揮発性及び低電力消費特性をも共に有するので、次世代メモリとして認識されている。

特開２００５−１５８１９９号公報

本発明が解決しようとする技術的課題は、境界交差が発生しても、性能低下なしにデータを読出せる相変化メモリ装置を提供することである。

前記技術的課題を達成するための本発明の実施例による相変化メモリ装置の第１モードは、バーストモードで境界交差（ｂｏｕｎｄａｒｙ ｃｒｏｓｓｉｎｇ）が発生する場合、前記第１相変化メモリセルアレイの１本のワードラインと前記第２相変化メモリセルの１本のワードラインとを共に活性化させ、前記第１相変化メモリセルアレイと前記第２相変化メモリセルアレイとからデータを読出す。

第１モードは、前記バーストモードで境界交差が発生する度に、前記第１相変化メモリセルアレイの１本のワードラインと前記第２相変化メモリセルの１本のワードラインとを共に活性化させることができる。

前記技術的課題を達成するための本発明の実施例による相変化メモリ装置の第２モードは、バーストモードで境界交差が発生する場合、１本のワードラインの活性化によって前記相変化メモリセルアレイからデータを読出した後、データを読出さないダミーサイクルを挿入し、前記ダミーサイクル後に、他の１本のワードラインの活性化によって前記相変化メモリセルアレイからデータを読出す。

前記技術的課題を達成するための本発明の実施例による相変化メモリ装置の第３モードは、初期レイテンシが経過した後に、データを読出さないダミーサイクルを挿入し、１本のワードラインの活性化によって前記相変化メモリセルアレイからデータを読出した後、他の１本のワードラインの活性化によって前記相変化メモリセルアレイからデータを読出す。
前記第２モードと第３モードは、最初の境界交差の発生時にのみ、前記ダミーサイクルを挿入しうる。

前記技術的課題を達成するための本発明の実施例による相変化メモリ装置の第４モードは、境界交差の発生とは関係なく、前記バーストモードの読出開始アドレスを固定させ、同じワード単位でデータを読出す。

メモリ装置の同期読出し動作とバーストモードとを説明するためのタイミング図である。 本発明の実施例による第１モードが適用される相変化メモリ装置を示す。 本発明の実施例による第１モードを説明するためのタイミング図である。 本発明の実施例による第２モード、第３モードと第４モードとが適用される相変化メモリ装置を示す。 本発明の実施例による第２モードを説明するためのタイミング図である。 図５の第２モードで挿入されるダミーサイクルの数を示す表である。 本発明の実施例による第３モードを説明するためのタイミング図である。 本発明の実施例による第４モードを説明するためのタイミング図である。 図２及び図４の相変化メモリセルアレイに備えられるダイオード型相変化メモリセルの等価回路図である。 図９の相変化物質ＧＳＴを含む記憶素子ＭＥの断面図である。 図９及び図１０の相変化物質ＧＳＴの特性を示すグラフである。 図２及び図４の相変化メモリセルアレイに備えられるＭＯＳ型相変化メモリセルの等価回路図である。

本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施例を例示する添付図面及び図面に記載された内容を参照しなければならない。
以下、添付した図面に基づいて本発明の望ましい実施例を説明することによって、本発明を詳細に説明する。各図面に提示された同一参照符号は同一部材を示す。

図１は、メモリ装置の同期（ｓｙｎｃｈｒｏｎｏｕｓ）読出し動作とバーストモードとを説明するためのタイミング図である。
図１を参照すれば、同期読出し動作で、データＤＱＡ１〜ＤＱＡ５は、クロックサイクルを基準に読出される。アドレスＡ１が入力されてから、初期レイテンシｔｌＡＡが経過した後、複数個のデータＤＱＡ１〜ＤＱＡ５が順次に読出される。図１のように、一定数のデータＤＱＡ１〜ＤＱＡ５が連続したクロックサイクルに合わせて順次に読出される読出モードをバーストモード（ｂｕｒｓｔ ｍｏｄｅ）という。バーストモードは、一定数のデータを順次に読出すために、半導体メモリ装置の高速動作を可能にする。

バーストモードでは、境界交差（ｂｏｕｎｄａｒｙ ｃｒｏｓｓｉｎｇ）が発生しうる。境界交差は、最初のワードライン上の最後のメモリセルから二番目のワードライン上の最初のメモリセルへのアドレス遷移がある場合を意味する。

図２は、本発明の実施例による第１モードが適用されうる相変化メモリ装置を示す。
図２に図示された相変化メモリ装置２００は、第１相変化メモリセルアレイ２１１、第２相変化メモリセルアレイ２１２、第１センスアンプ２６１、及び第２センスアンプ２６２を備える。また、図２に図示された相変化メモリ装置２００は、Ｘ−デコーダ２３０、第１Ｙ−デコーダ２４１、第２Ｙ−デコーダ２４２と書込みドライバ２７０をさらに備えうる。

第１及び第２相変化メモリセルアレイ２１１、２１２は、多数の相変化メモリセルを含む。第１センスアンプ２６１は、第１相変化メモリセルアレイ２１１から読出されるデータを増幅し、第２センスアンプ２６２は、第２相変化メモリセルアレイ２１２から読出されるデータを増幅する。Ｘ−デコーダ２３０は、第１及び第２相変化メモリセルアレイ２１１、２１２のワードラインＳＷＬ１、ＳＷＬ２のうち、１つを選択する。第１Ｙ−デコーダ２４１と第２Ｙ−デコーダ２４２は、第１相変化メモリセルアレイ２１１と第２相変化メモリセルアレイ２１２とのカラムを選択する。書込みドライバ２７０は、第１相変化メモリセルアレイ２１１と第２相変化メモリセルアレイ２１２との書込み動作を制御する。

図３は、本発明の実施例による第１モードを説明するためのタイミング図である。
図３を参照すれば、本発明の実施例による第１モードは、バーストモード動作中に境界交差が発生すれば、第１相変化メモリセルアレイ２１１の１本のワードラインＳＷＬ１２と第２相変化メモリセルアレイ２１２の１本のワードラインＳＷＬ２１とを共に活性化させる。すなわち、境界交差が発生すれば、互いに異なる相変化メモリセルアレイ２１１、２１２に属する２本のワードラインＳＷＬ１２、ＳＷＬ２１が共に活性化される。

第１モードでは、ワードラインＳＷＬ２１が活性化（図３のＷＡ）されてから、初期レイテンシが経過した後、Ｋ（Ｋは、Ｎより小さな自然数）ワードデータが読出される（図３のＤＡ）。次いで、ワードラインＳＷＬ１２の活性化（図３のＷＢ）によってＮワードデータが読出される（図３のＤＢ）。ここでは、バーストモードでＮ（Ｎは、自然数）ワード単位でデータが読出されると仮定した。本明細書の他の部分でも同一に仮定する。

２本のワードラインが共に活性化される動作は、バーストモードで境界交差が発生する度に行われうる（図３のＤＤ、ＤＥ、ＷＤ、ＷＥを参照）。一方、バーストモードで境界交差が発生しない場合には、第１相変化メモリセルアレイ２１１のワードラインと第２相変化メモリセルアレイ２１２のワードラインのうち、１本のワードラインのみを活性化させる。

図４は、本発明の実施例による第２モード、第３モードと第４モードが適用されうる相変化メモリ装置を示す。
図４に示された相変化メモリ装置４００は、相変化メモリセルアレイ４１０、センスアンプ４６０を備える。また、図４に図示された相変化メモリ装置４００は、Ｘ−デコーダ４３０、Ｙ−デコーダ４４０と書込みドライバ４７０とをさらに備えうる。

相変化メモリセルアレイ４１０は、多数の相変化メモリセルを含む。センスアンプ４６０は、相変化メモリセルアレイ４１０から読出されるデータを増幅する。Ｘ−デコーダ４３０は、相変化メモリセルアレイ４１０のワードラインＳＷＬ１、ＳＷＬ２のうち、１本を選択する。Ｙ−デコーダ４４０は、相変化メモリセルアレイ４１０のカラムを選択する。書込みドライバ４７０は、相変化メモリセルアレイ４１０の書込み動作を制御する。

図５は、本発明の実施例による第２モードを説明するためのタイミング図である。
図５を参照すれば、本発明の実施例による第２モードはバーストモード動作中に境界交差が発生すれば、１本のワードライン（例えば、ＳＷＬ１）の活性化（図５のＷＡ）によって相変化メモリセルアレイ４１０からデータを読出した（図５のＤＡ）後、データを読出さないダミーサイクルを挿入する（図５のＤＡ’）。ダミーサイクル以後に、他の１本のワードライン（例えば、ＳＷＬ２）の活性化によって、相変化メモリセルアレイ４１０からデータを読出す（図５のＤＢ）。例えば、第２モードでは、ワードラインＳＷＬ２１が活性化（図５のＷＡ）されてから、初期レイテンシが経過した後、Ｋ（Ｋは、Ｎより小さな自然数）ワードデータが読出される（図５のＤＡ）。次いで、ダミーサイクル以後にワードラインＳＷＬ１２の活性化（図５のＷＢ）によってＮワードデータが読出される（図５のＤＢ）。

第２モードは、最初の境界交差が発生した時のみ、ダミーサイクルを挿入しうる。すなわち、二番目の境界交差の発生時点からは、ダミーサイクルを挿入せずとも、Ｎワードデータが正常に読出されうる。図５のＷＤが指すワードライン活性化以後にＮワードデータを読出す様子を参照すれば良い。

図６は、図５の第２モードで挿入されるダミーサイクルの数を示す表である。
図６を参照すれば、バーストモードの開始アドレスによって挿入されるダミーサイクルの数が変わることが分かる。例えば、バーストモードの開始アドレスが８Ｎ（Ｎは、自然数）であれば、挿入されるダミーサイクルの数は０個であり、バーストモードの開始アドレスが８Ｎ＋１であれば、挿入されるダミーサイクルの数は１つである。
その他、ダミーサイクルの数は、相変化メモリセルアレイの読出速度または相変化メモリセルアレイの初期レイテンシによって可変されうる。

図７は、本発明の実施例による第３モードを説明するためのタイミング図である。
図７を参照すれば、本発明の実施例による第３モードは、初期レイテンシが経過した以後にデータを読出さないダミーサイクル（図７のＡｄｄｉｔｉｏｎａｌ ｌａｔｅｎｃｙ）を挿入する。すなわち、ワードラインが活性化（図７のＷＡ）されてから、データが読出される（図７のＤＡ）までのレイテンシを長くする。この点で、図５に図示された第２モードとは区別される。

レイテンシ以後に、１本のワードライン（例えば、ＳＷＬ１）の活性化（図７のＷＡ）によって、相変化メモリセルアレイ４１０からデータを読出す（図７のＤＡ）。次いで、他の１本のワードライン（例えば、ＳＷＬ２）の活性化によって、相変化メモリセルアレイ４１０からデータを読出す（図７のＤＢ）。例えば、第３モードでは、レイテンシが経過した以後に、Ｋ（Ｋは、Ｎより小さな自然数）ワードデータが読出され（図７のＤＡ）、その後にワードラインＳＷＬ１２の活性化（図７のＷＢ）によってＮワードデータが読出される（図７のＤＢ）。

第３モードは、最初の境界交差が発生した時のみ、ダミーサイクルを挿入しうる。すなわち、二番目の境界交差が発生する時点からは、ダミーサイクルを挿入せずとも、Ｎワードデータが正常に読出されうる。図７のＷＤが指すワードライン活性化以後にＮワードデータが読出される様子を参照すれば良い。

図８は、本発明の実施例による第４モードを説明するためのタイミング図である。
図８を参照すれば、本発明の実施例による第４モードは、境界交差の発生とは関係なく、バーストモードの読出開始アドレスを固定させ、同じワード単位でデータを読出す。図８には、境界交差と関係なく、データがＮワード単位で読出されることが図示される。この点で、第２モードと第３モードとで最初の境界交差が発生すれば、Ｋ（Ｋは、Ｎより小さな自然数）ワード単位でデータを読出した以後に、Ｎワード単位でデータを読出すことと区別される。また、第４モードは、ダミーサイクルを挿入しない点で、第２モードと区別される。また、第４モードは、レイレンシを変化させないという点で、レイタテンシを延ばす第３モードとは区別される。
第４モードは、相変化メモリに適用され、かつランダムアクセスの不要な大容量のＮＡＮＤデータバッファに適用されうる。

図９は、図２と図４の相変化メモリセルアレイに備えられるダイオード型相変化メモリセルの等価回路図である。
図９は、ダイオード型相変化メモリセルＣを示す。図２及び図４の相変化メモリセルアレイは、図９のような複数個のダイオード型相変化メモリセルＣを備えうる。

ダイオード型相変化メモリセルＣは、記憶素子ＭＥとＰ−ＮダイオードＤとを備える。ビットラインＢＬには、相変化物質（Ｇｅ−Ｓｂ−Ｔｅ；ＧＳＴ）が連結され、相変化物質ＧＳＴは、ダイオードＤのＰ−ジャンクションに、ワードラインＷＬは、Ｎ−ジャンクションに連結される。

記憶素子ＭＥは、相変化物質ＧＳＴを備える。ダイオード型相変化メモリセルＣの相変化物質ＧＳＴは、温度及び加熱時間によって結晶化されるか、非結晶化されることで、情報を保存する。相変化物質ＧＳＴの相変化のために一般的に９００℃以上の高温が必要であり、これはダイオード型相変化メモリセルＣに流れる電流を利用したジュール熱（Ｊｏｕｌｅ Ｈｅａｔｉｎｇ）によって得られる。

図１０は、図９の相変化物質ＧＳＴを含む記憶素子ＭＥの断面図である。
図１０を参照すれば、記憶素子ＭＥの下部電極ＢＥＣに前記のように生成された電流が供給されれば、これに対応して相変化物質ＧＳＴの下部電極ＢＥＣとの接触部位であるＰＧＭの体積及び状態が変わる。このようなＰＧＭの変化は、相変化物質ＧＳＴの結晶状態を決定する。

図１１は、図９及び図１０の相変化物質ＧＳＴの特性を示すグラフである。この際、図１１の図面符号“ＣＯＮ１”は、相変化物質が非結晶化状態になるための条件を示し、“ＣＯＮ０”は結晶化状態になるための条件を示す。図９ないし図１１を参照して、相変化メモリ装置での書込み動作及び読出し動作を説明する。

まず、書込み動作を説明する。情報“１”を保存するために、相変化物質ＧＳＴを溶融点（Ｍｅｌｔｉｎｇ Ｔｅｍｐｅｒａｔｕｒｅ）ＴＭＰ２以上に加熱した後ｔ１、急冷させれば、相変化物質ＧＳＴが非結晶化状態になる。このような非結晶化状態が情報“１”と定義される。この状態をリセット状態とも称する。情報“０”を保存するためには、相変化物質を結晶化温度（Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ Ｔｅｍｐｅｒａｔｕｒｅ）ＴＭＰ１以上に加熱して一定時間保持した後（ｔ２）、徐冷させる。この際、相変化物質が結晶化状態になるが、このような状態が情報“０”と定義される。これをセット状態とも称する。

次いで、読出し動作を説明する。対応するビットラインＢＬとワードラインＷＬとの選択により読出そうとするメモリセルＣが選択される。選択されたメモリセルＣに読出し電流を供給し、相変化物質ＧＳＴの抵抗状態による電圧変化の差として“１”と“０”とを区分する。

図１２は、図２及び図４の相変化メモリセルアレイに備えられるＭＯＳ型相変化メモリセルの等価回路図である。
図１２は、ＭＯＳ型相変化メモリセルが示される。図２及び図４の相変化メモリセルアレイは、図１２のような複数個のＭＯＳ型相変化メモリセルを備える。

一方、図１１及び図１２に示された相変化メモリセルは、他の抵抗変化メモリセルに代替されうる。例えば、ＭＲＡＭ、ＲｅＲＡＭまたはＲａｃｅＴｒａｃｋメモリなどに代替されうる。

本発明の第１実施例による相変化メモリ装置のバースト動作方法は、バーストモードで境界交差が発生する場合、１本のワードラインの活性化によって前記相変化メモリセルアレイからデータを読出す段階と、データを読出さないダミーサイクルを挿入する段階と、前記ダミーサイクル以後に、他の１本のワードラインの活性化によって前記相変化メモリセルアレイからデータを読出す段階と、を備える。本発明の第１実施例による相変化メモリ装置のバースト動作方法については、第２モードを説明する図４、図５、図６と関連説明を参照すればよい。

本発明の第２実施例による相変化メモリ装置のバースト動作方法は、バーストモードで境界交差が発生する場合、初期レイテンシが経過した後に、データを読出さないダミーサイクルを挿入する段階と、１本のワードラインの活性化によって前記相変化メモリセルアレイからデータを読出す段階と、他の１本のワードラインの活性化によって前記相変化メモリセルアレイからデータを読出す段階と、を備える。本発明の第２実施例による相変化メモリ装置のバースト動作方法については、第３モードを説明する図４、図７と関連説明を参照すればよい。

本発明の第１及び第２実施例による相変化メモリ装置のバースト動作方法は、前記段階以後にバーストモードで境界交差が再び発生する場合、ダミーサイクルを挿入しない。すなわち、ダミーサイクルの挿入なしに、１本のワードラインの活性化によって、相変化メモリセルアレイからデータを読出した後、他の１本のワードラインの活性化によって、前記相変化メモリセルアレイからデータを読出す。

以上、図面と明細書とで最適の実施例が開示された。ここで、特定の用語が使われたが、これは単に本発明を説明するための目的として使われたものであり、意味限定や特許請求の範囲に記載の本発明の範囲を制限するために使われたものではない。したがって、本技術分野の当業者ならば、これより多様な変形及び均等な他実施例が可能であるという点を理解できるとであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によってのみ決まるべきである。

２００ 相変化メモリ装置
２１１、２１２ 相変化メモリセルアレイ
２３０ Ｘ−デコーダ
２４１ 第１Ｙ−デコーダ
２４２ 第２Ｙ−デコーダ
２６１ 第１センスアンプ
２６２ 第２センスアンプ
２７０ 書込みドライバ
ＳＷＬ２１、ＳＷＬ１２ ワードライン

Claims (4)

1. 第１相変化メモリセルアレイと、
   第２相変化メモリセルアレイと、
   前記第１相変化メモリセルアレイから読出されるデータを増幅する第１センスアンプと、
   前記第２相変化メモリセルアレイから読出されるデータを増幅する第２センスアンプと、を備え、
   バーストモードで境界交差が発生する場合、
   前記第１相変化メモリセルアレイの１本のワードラインと前記第２相変化メモリセルアレイの１本のワードラインとを共に活性化させ、前記第１相変化メモリセルアレイと前記第２相変化メモリセルアレイからデータを読出す、第１モードで動作し、
   前記バーストモードは、前記境界交差が発生しなければ、Ｎ（Ｎは自然数）ワード単位でデータを読出すモードであり、
   前記第１モードは、
   前記第１相変化メモリセルアレイの１本のワードラインの活性化によってＫ（ＫはＮより小さな自然数）ワードデータを読出した後、
   前記第２相変化メモリセルアレイの１本のワードラインの活性化によってＮワードデータを読出すことを特徴とする相変化メモリ装置。
2. 前記バーストモードで境界交差が発生する度に、
   前記第１相変化メモリセルアレイの１本のワードラインと前記第２相変化メモリセルの１本のワードラインとを共に活性化させることを特徴とする請求項１に記載の相変化メモリ装置。
3. 前記バーストモードで境界交差が発生しない場合、
   前記第１相変化メモリセルアレイのワードラインと前記第２相変化メモリセルアレイのワードラインのうち、いずれか１本のワードラインを活性化させることを特徴とする請求項１に記載の相変化メモリ装置。
4. 前記第１または第２相変化メモリセルアレイは、
   複数個のＭＯＳ型相変化メモリセルまたは複数個のダイオード型相変化メモリセルを備えることを特徴とする請求項１に記載の相変化メモリ装置。

Images