CN101740118A - 相变和阻变随机存取存储器及其执行突发模式操作的方法 - Google Patents

相变和阻变随机存取存储器及其执行突发模式操作的方法 Download PDF

Info

Publication number
CN101740118A
CN101740118A CN200910253065A CN200910253065A CN101740118A CN 101740118 A CN101740118 A CN 101740118A CN 200910253065 A CN200910253065 A CN 200910253065A CN 200910253065 A CN200910253065 A CN 200910253065A CN 101740118 A CN101740118 A CN 101740118A
Authority
CN
China
Prior art keywords
memory cell
cell array
word line
random access
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910253065A
Other languages
English (en)
Other versions
CN101740118B (zh
Inventor
李光振
文荣国
金荣珌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101740118A publication Critical patent/CN101740118A/zh
Application granted granted Critical
Publication of CN101740118B publication Critical patent/CN101740118B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Memory System (AREA)
  • Dram (AREA)

Abstract

提供一种相变和阻变随机存取存储器设备，该存储器设备包括相变或阻变存储器单元阵列和配置为放大从所述相变存储器单元阵列读取的数据的读出放大器。这些随机存取存储器设备配置为从所述相变或阻变存储器单元阵列的第一字线读取数据，并且在突发模式操作期间当第一边界跨越发生时，插入其中没有数据读取的伪突发。也提供了一种在突发模式中操作相变和/或阻变随机存取存储器设备的相关方法。

Description

相变和阻变随机存取存储器及其执行突发模式操作的方法
技术领域
本发明涉及半导体存储器设备，尤其是涉及相变和阻变随机存取存储器设备。
背景技术
相变随机存取存储器(PRAM)设备是一种非易失性存储器，使用具有响应于温度变化随着材料的相位改变而变化的阻抗的材料(以下为“相变材料”)存储数据。这种相变材料的一个例子是锗-锑-碲(GST)。PRAM设备包括动态随机存取存储器(DRAM)设备的许多优点，也是表现出低功率消耗的非易失性存储器。由于这些优势特征，将来PRAM设备可被广泛使用。
发明内容
按照本发明的实施例，提供一种相变随机存取存储器(PRAM)设备和阻变随机存取存储器设备，这些存储器设备可以在不降低性能的情况下读取数据，即使在边界跨越发生时。
根据本发明的一些实施例，提供一种随机存取存储器(RAM)设备，包括第一和第二存储器单元阵列，和第一和第二读出放大器，放大分别从第一和第二存储器单元阵列读出的数据。配置这些随机存取存储器设备以使得在突发模式操作中数据正被读出而发生边界跨越时，该随机存取存储器设备激活第一存储器单元阵列的字线和第二存储器单元阵列的字线二者，并且响应第一存储器单元阵列字线的激活从第一存储器单元阵列读取数据，然后响应第二存储器单元阵列字线的激活从第二存储器单元阵列读取数据。
在一些实施例中，只要在突发模式操作中发生边界跨越，该随机存取存储器设备可被配置为实质上一起激活第一存储器单元阵列的字线和第二存储器单元阵列的字线。另外，在突发模式操作期间没有发生边界跨越时，该随机存取存储器设备可被配置为激活或者是第一存储器单元阵列或者是第二存储器单元阵列的单一字线。在突发模式操作期间没有发生边界跨越时，该数据可以N字为单位读取，其中N是一个自然数。相反，在突发模式操作期间发生边界跨越时，第一存储器单元阵列的字线被激活，该数据可以K字为单位读取，其中K是一个小于N的自然数，并且然后当第二存储器单元阵列的字线被激活时，该数据以N字为单位读取。在一些实施例中，该随机存取存储器设备是相变随机存取存储器设备，并且该第一和第二存储器单元阵列是第一和第二相变存储器单元阵列。
根据本发明的另外的实施例，提供一种RAM设备，包括存储器单元阵列和配置为放大从该存储器单元阵列读取的数据的读出放大器。这些随机存取存储器设备可被配置为从该存储器单元阵列的第一字线读取数据，且在突发模式操作期间当第一边界跨越发生时插入其中没有数据读出的伪突发。
在一些实施例中，该随机存取存储器设备可被配置为从第一字线读取K比特的数据，以及可被配置为使伪突发的长度为N-K比特(其中K是一小于N的自然数)。这些设备可进一步被配置为激活第二字线，以及在从第一字线读取数据和伪突发后，从第二字线中读取N比特数据。在特定实施例中，该随机存取存储器设备可被配置为在从第一字线读取K比特数据之前插入伪突发。在其它实施例中，该随机存取存储器设备可被配置为在从第一字线读取K比特数据之后插入伪突发。
该随机存取存储器设备可被配置为从与第二边界跨越有关的两个字线的每一个中读取N比特数据，该第二边界跨越在突发模式操作期间发生，没有插入第二伪突发。而且，在突发模式操作中，没有边界跨越时，该随机存取存储器设备可被配置为以N比特为单位读取数据。在一些实施例中，该随机存取存储器设备是相变随机存取存储器设备，并且第一和第二存储器单元阵列是第一和第二相变存储器单元阵列。
仍按照本发明的另外的实施例，提供一种从在包括至少第一边界跨越的突发模式中运行的随机存取存储器设备中读取数据的方法。根据这些方法，随机存取存储器设备的存储器单元阵列的第一字线被激活，随后从该激活的第一字线读取K比特数据。在从第一字线读取数据之前或之后插入一具有N-K时钟周期长度的伪突发。在伪突发期间没有数据读取。激活存储器单元阵列的第二字线，并且随后从激活的第二字线读取N比特数据，其中N大于K。
在这些方法中，边界跨越可位于从激活的第一字线读取的K比特数据的最后一位，和从第二激活的字线读取的N比特数据的第一位之间。这些方法可进一步包括，在突发模式期间，没有在第二字线和第三字线之间的边界跨越处插入伪突发时，从存储器单元阵列的第三字线读取数据。
附图说明
根据下列结合附图的详细描述，本发明的示例性实施例将更易于理解，其中：
图1是示例了执行于突发模式的存储器设备的同步读取操作时序的时序图；
图2是根据本发明的某些实施例的PRAM设备的结构图；
图3是示例了根据本发明的第一实施例的执行突发模式同步读取操作方法的时序的时序图；
图4是根据本发明的另外的实施例的PRAM设备的结构图；
图5是示例了根据本发明的第二实施例的执行突发模式同步读取操作方法的时序的时序图；
图6是图5所示的伪突发中插入的伪周期个数的图表；
图7是示例了根据本发明的第三实施例的执行突发模式同步读取操作方法的时序的时序图；
图8是示例了根据本发明的第四实施例的执行突发模式同步读取操作方法的时序的时序图；
图9是可被包括在图2和图4的PRAM单元阵列中的二极管型PRAM单元的等效电路图；
图10是包含图9所示的相变材料(GST，锗-锑-碲)的存储器设备(ME)的示意性横截面图；
图11是表示图9和图10使用的相变材料(GST)特征的图表，和
图12是可被包括在图2和图4所示的相变存储器单元阵列中的金属氧化物半导体(MOS)型相变存储器单元的等效电路图。
具体实施方式
参考示出了本发明实施例的附图，在下文中将更全面描述本发明的实施例。然而，本发明可以实现为多种不同的形式，且并非解释为仅限于此处提出的实施例。而是提供这些实施例以使得这种公开是全面和完整的，并将该发明的精神全面传达给本领域的技术人员。自始至终，相同数字指代相同元件。
应当理解的是，尽管术语第一，第二等在此处可用于描述不同元件，这些元件不应被这些术语限制。这些术语仅用于区别一个元件和另一个元件。例如，第一元件可被称之为第二元件，且，相似地，第二元件可被称之为第一元件，并没有脱离本发明的精神。此处使用的术语“和/或”包括相关列举的项目中的一个或多个项目的任一个和全部组合。
此处使用的术语仅是为了描述特定实施例，并没有限制本发明。此处使用的单数形式“一”也可同时包括复数形式，除非上下文中清楚地指示其它意思。更应理解的是，当此处使用术语“包括”和/或“包括”时，表示描述的特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或多个其他特征、整数、步骤、操作、元件、部件和/或其组合的存在。
除非另外定义，此处使用的所有术语(包括技术和/或科技术语)，与本发明所属领域的普通技术人员通常理解的意义相同。更应理解地是，除非此处特别定义，这里使用的术语，应解释为含义与本发明的上下文和相关领域的含义一致，而不应解释为理想化或过度正式化的意思。
图1是示例了执行于突发模式的存储器设备的同步读取操作时序的时序图。
如图1所示，写使能信号/WE变为高电平。此后，地址输入使能信号/AVD持续一时钟周期为低电平。响应于变为低电平的地址输入使能信号，接收地址A1。此后，使输出使能信号/OE为低电平。从地址A1的接收经过时延周期t1AA后，执行同步读取操作，其中在时钟CLK的五个周期的各自期间内连续读取数据DQA1～DQA5。与持续时钟周期同步地连续读出预定个数的数据段DQA1～DQA5的读模式(如图1所示)被称为突发模式。在突发模式中，半导体存储器设备可以高速运行。然而，当运行在突发模式时，可发生一种称为“边界跨越(boundary crossing)”的现象。“边界跨越”指地址从连接到第一字线的最后一个存储器单元转变到连接到第二字线的第一个存储器单元。
图2是根据本发明的某些实施例的PRAM设备200的结构图。
图2的PRAM设备200包括第一相变存储器单元阵列211，第二相变存储器单元阵列212，第一读出放大器(S/A)261，和第二读出放大器(S/A)262。另外，图2的PRAM设备200可进一步包括X-解码器(X-DEC)230，第一Y-解码器(Y-DEC)241，第二Y-解码器(Y-DEC)242，和写驱动器(WD)270。
第一和第二相变存储器单元阵列211和212的每一个包括多个相变存储器单元。第一读出放大器261放大从第一相变存储器单元阵列211读取的数据。第二读出放大器262放大从第二相变存储器单元阵列212读取的数据。X-解码器230选择第一相变存储器单元阵列211的字线之一(例如，SWL11)和第二相变存储器单元阵列212的字线之一(例如，SWL21)。
第一Y-解码器241和第二Y-解码器242分别选择第一相变存储器单元阵列211和第二相变存储器单元阵列212的列。写驱动270控制到第一相变存储器单元阵列211及到第二相变存储器单元阵列212的写操作。
图3是示例了根据本发明的第一实施例执行突发模式同步读取操作方法的时序的时序图.
如图3所示，在根据本发明的第一实施例的方法中，在突发模式操作期间发生边界跨越时，第一相变存储器单元阵列211的字线SWL12和第二相变存储器单元阵列212的字线SWL21实质上是一起被激活。也就是说，如图3所示，当发生边界跨越时，属于不同的第一和第二相变存储器单元阵列211和212的两个字线SWL12和SWL21被同时或几乎同时激活。
如图3所示，从字线SWL21(图3中所示的WA)的激活经过初始时延之后，读取K字(K是小于N的自然数)数据(图3中所示的DA)。下一步，当字线SWL12被激活(图3中所示的WB)时，读取N字数据(图3中所示的DB)。在图3(以及参考图5，7和8描述的实施例)的例子中，假设在突发模式中数据以N(N是自然数)字为单位读取。
只要边界跨越在突发模式(见图3中所示的DD，DE；WD，WE)中发生，两个字线可被激活。相反，当存储器设备运行在突发模式中，且没有发生边界跨越时，仅第一相变存储器单元阵列211和第二相变存储器单元阵列212中一个的字线被激活。
图4是根据本发明的另外的实施例的PRAM设备400的结构图。
图4所示的PRAM设备400包括相变存储器单元阵列410和读出放大器(S/A)460。图4所示的PRAM设备400可进一步包括X-解码器(X-DEC)430，Y-解码器(Y-DEC)440和写驱动器(WD)470。
相变存储器单元阵列410包括多个相变存储器单元。读出放大器460放大从相变存储器单元阵列410读取的数据。X-解码器430选择相变存储器单元阵列410的字线之一(例如，SWL1，SWL2)。Y-解码器440选择相变存储器单元阵列410的列。写驱动器470控制到相变存储器单元阵列410的写操作。
图5是示例了根据本发明的第二实施例执行突发模式同步读取操作方法的时序的时序图；
如图5所示，在根据本发明的第二实施例的方法中，当在突发模式操作期间发生边界跨越时，数据(图5所示的DA)首先从图4的相变存储器单元阵列410的单一激活的字线(例如，图4所示的SWL1)读取。然后，插入伪突发(图5所示的DA’)，其间没有读取数据。在伪突发之后，数据(图5所示的DB)从相变存储器单元阵列410的另一激活的字线(例如，SWL2)读取。
如图5所示，从图4的字线SWL1(图5中所示的WA)的激活经过初始时延之后，读取K字(K是小于N的自然数)数据(图5中所示的DA)。下一步，发生长度为N-K时钟周期的伪突发。然后，在伪突发之后，当字线SWL2被激活时(图5所示的WB)读取N字数据(图5中所示的DB)。仅当在突发模式操作期间，边界跨越第一次发生时，可插入伪突发。也就是说，在边界跨越已经发生一次时，可不插入伪突发而正常读取N字数据，如图5关于第二边界跨越所示。
图6是图5所示的第二模式下在伪突发中插入的时钟周期(也称为“伪周期”)的个数的图表。
如图6所示，插入的伪周期的个数可根据突发模式的初始地址改变。例如，如果突发模式的初始地址是8N(N是自然数)，则在伪突发中插入的伪周期的个数是零。如果突发模式的初始地址是8N+1，插入的伪周期的个数是1。
在伪突发中的伪周期的个数也可根据相变存储器单元阵列的读取速度和/或相变存储器单元阵列的初始时延而改变。
图7是示例了根据本发明的第三实施例执行突发模式同步读取操作方法的时序的时序图。
如图7所示，根据这些方法，经过初始时延之后，在没有数据读取时，插入伪突发(图7所示的标记为“额外时延”)。因此，在该实施例中，从字线(图7的WA)的激活直到读取数据(图7的DA)的时延时间段通过伪突发的长度而被延长。
在时延时间段(即，初始时延加上额外时延)之后，从相变存储器单元阵列410的单一激活的字线(例如，SWL1)读取数据(图7所示的DA)。下一步，当另一字线(例如SWL2)被激活时，从相变存储器单元阵列410读取数据(图7所示的DB)。例如，在第三实施例中，经过时延时间段之后，读取K(K是小于N的自然数)字数据(图7的DA)。然后，当字线SWL2被激活时(图7所示的WB)，读取N字数据(图7所示的DB)。
在第三实施例中，可仅当在突发模式操作期间第一次发生边界跨越时，插入伪突发。因此，在突发模式操作期间第二次和以后发生边界跨越时，N字数据可正常读取，而不插入伪突发。在图7中说明了关于图7中字线WD的激活，其中示出在字线WD激活之后，读取N字数据。
图8是示例了根据本发明的第四实施例执行突发模式同步读取操作方法的时序的时序图。
如图8所示，在根据第四实施例的方法中，用于突发模式的读取初始地址是固定的，与边界跨越的发生无关，并且在突发模式，从相变存储器单元阵列410以N字(N是自然数)为单位读取数据。这区别于上述的第二和第三实施例，其中在边界跨越第一次发生时数据是以K字(K是小于N的自然数)为单位读取，而随后以N字为单位读取。在第四实施例的方法中没有插入伪突发这一方面，第四实施例的方法也与第二和第三实施例的方法不同。另外，在第四实施例的方法中初始时延时间段是没有变化的，然而在第三实施例的方法中该初始时延时间段可被延长。第四实施例可用于不需要突发随机存取的相变存储器设备。
除相变存储器设备之外，第四实施例也可应用于不需要随机存取的大容量NAND数据缓冲器。
图9是可被包括在图2和图4的PRAM设备中的二极管型相变存储器单元的等效电路图。
在图9中，二极管型相变存储器单元被记为C。图2和图4所示的相变存储器单元阵列可包括多个二极管型相变存储器单元，每个二极管型相变存储器单元可具有图9所示的结构。
二极管型相变存储器单元(C)包括存储器设备(ME)和P-N二极管(D)。相变材料(锗-锑-碲；GST)连接到位线BL，二极管(D)的P结。二极管(D)的N结连接到字线WL。
存储器设备(ME)包括相变材料(GST)。根据温度和加热时间，在二极管型相变存储器单元(C)中的相变材料(GST)可以处在或者结晶状态或者非结晶状态。相变材料(GST)的状态用于标记存储在单元(C)中的数据的值。为引起相变材料(GST)的相位产生变化，需要高温900℃或更高的温度。这种高温可根据通过流过二极管型相变存储器单元(C)的电流产生的焦耳热获得。
图10是包含图9的相变材料(GST)的存储器设备(ME)的示意性横截面图。
参考图10，当如上所述产生的电流提供到存储器设备(ME)的较低电极(BEC)，在与较低电极(BEC)相接触的相变材料(GST)中的部位(PGM)的容量和相位发生变化。这种变化影响了相变材料GST的结晶状态。
图11是表示图9和图10使用的相变材料(GST)的特征的图表。在图11中，标记为“CON1”的曲线表示相变材料(GST)改变到非结晶状态的情况，标记为“CON0”的曲线表示相变材料(GST)改变到结晶状态的情况。PRAM设备中的写和读操作会在下面参考图9到图11进行描述。
下面执行写操作。为存储信息“1”，相变材料(GST)被加热一段时间(t1)，直到熔化温度(TMP2)或更高，随后迅速冷却，以使得相变材料(GST)改变到非结晶状态。这种非结晶状态被定义为信息“1”。这种非结晶状态也被称为“复位”状态。为存储信息“0”，相变材料(GST)被加热到结晶温度(TMP1)或更高，保持在同一温度一段时间(t2)，并且随后缓慢冷却。结果，相变材料(GST)改变为结晶状态。这种状态被定义为信息“0”。这种结晶状态也被称为“设置”状态。
下一步，对于读操作，通过相应位线(BL)和字线(WL)的选择来选择将要读取的相变存储器单元(C)。当读电流被提供到选择的相变存储器单元(C)时，基于根据相变材料(GST)的阻抗的电压变化，信息“1”和“0”彼此区分。
图12是可被包括在图2和图4的相变存储器单元阵列中的金属氧化物半导体(MOS)型相变存储器单元的等效电路图。
在图12中示出了单一金属氧化物半导体型相变存储器单元。图2和图4的相变存储器单元阵列可包括多个具有如图12所示结构的金属氧化物半导体型相变存储器单元。
根据本发明的另外的实施例，图11和图12的相变存储器单元可被替换为阻变存储器单元。阻变存储器单元的例子包括磁阻随机存取存储器单元、电阻式随机存取存储器单元、赛道(Racetrack)存储器单元等等。参考图3、5、7和8，上述根据本发明的实施例的方法可应用于使用阻变存储器单元的存储器阵列，并且根据本发明的另外的实施例，如上述图2和图4中所示的存储器单元阵列可包括这种阻变存储器单元，代替相变存储器单元。
因此，如上参考图4、5和6所述的，根据本发明的一些实施例的用于PRAM设备的突发操作方法，包括当单一字线被激活时，从相变存储器单元阵列中读数据，没有数据读取时插入伪突发，并且在突发模式中当发生边界跨越时，紧接着伪突发之后，当另一单一字线被激活时，从相变存储器单元阵列中读数据。
如上参考图4和图7所述的，根据本发明的另外实施例的在PRAM设备中的突发操作方法包括在经过初始时延时间段后，插入其间没有数据读取的伪周期，当单一字线被激活时从相变存储器单元阵列读取数据，以及当在突发模式中发生边界跨越时，另一单一字线被激活时，从相变存储器单元阵列读取数据。
在本发明构思的上述实施例中描述的PRAM设备中的突发操作方法中，在上述操作之后，当在突发模式中再次发生边界跨越时，不再插入伪周期。也就是说，无需插入伪周期，当单一字线被激活时，从相变存储器单元阵列读取数据，并且然后当另一单一字线被激活时，从相变存储器单元阵列读取数据。
参考其示例性实施例，已经详细地表示和描述了本发明，然而应当理解的是在形式和细节上可作出各种变化，但并不偏离下述权利要求的精神和范围。
相关申请的交叉参考
本申请要求2008年11月17日在韩国知识产权局提出的韩国专利申请NO.10-2008-0114031的优先权，其全部内容并入本文之中以供参考。

Claims (20)

1.一种随机存取存储器设备，包括：
第一存储器单元阵列；
第二存储器单元阵列；
放大从所述第一存储器单元阵列读取的数据的第一读出放大器；和
放大从所述第二存储器单元阵列读取的数据的第二读出放大器，
其中所述随机存取存储器设备被配置以使得当在突发模式操作中读取数据时发生边界跨越时，所述随机存取存储器设备激活所述第一存储器单元阵列的字线和所述第二存储器单元阵列的字线，并且响应于所述第一存储器单元阵列的字线的激活，从所述第一存储器单元阵列读取数据，然后响应于所述第二存储器单元阵列的字线的激活，从所述第二存储器单元阵列读取数据。
2.如权利要求1所述的随机存取存储器设备，其中所述随机存取存储器设备被配置为，只要在所述突发模式操作期间发生边界跨越，就基本上一起激活所述第一存储器单元阵列的字线和所述第二存储器单元阵列的字线。
3.如权利要求2所述的随机存取存储器设备，其中所述随机存取存储器设备被配置为，当在所述突发模式操作期间没有发生边界跨越时，激活所述第一存储器单元阵列或者所述第二存储器单元阵列的单一字线。
4.如权利要求1所述的随机存取存储器设备，其中当在所述突发模式操作期间没有发生边界跨越时，以N字为单位读取数据，其中N是自然数，而且当在突发模式操作期间发生边界跨越时，当所述第一存储器单元阵列的字线被激活时，以K字为单位读取数据，其中K是小于N的自然数，然后，当所述第二存储器单元阵列的字线被激活时，以N字为单位读取数据。
5.如权利要求1所述的随机存取存储器设备，其中所述第一和第二存储器单元阵列的至少一个包括多个金属氧化物半导体(MOS)型相变存储器单元，或者多个二极管型相变存储器单元。
6.一种随机存取存储器设备，包括：
存储器单元阵列；和
配置为放大从所述存储器单元阵列读取的数据的读出放大器，
其中所述随机存取存储器设备配置为，在突发模式操作期间，当第一边界跨越发生时，从所述存储器单元阵列的第一字线读取数据，并且插入其中没有数据读取的伪突发。
7.如权利要求6所述的随机存取存储器设备，其中所述随机存取存储器设备配置为从所述第一字线读取K比特数据，配置为使得所述伪突发的长度为N-K比特，且进一步配置为激活第二字线且在从所述第一字线读取数据和所述伪突发之后，从第二字线中读取N比特数据，并且其中K是小于N的自然数。
8.如权利要求7所述的随机存取存储器设备，其中所述随机存取存储器设备配置为在从所述第一字线读取K比特数据之前，插入所述伪突发。
9.如权利要求7所述的随机存取存储器设备，其中所述随机存取存储器设备配置为在从所述第一字线读取K比特数据之后，插入所述伪突发。
10.如权利要求7所述的随机存取存储器设备，其中所述随机存取存储器设备配置为，从在所述突发模式操作期间发生的没有插入第二伪突发的第二边界跨越中涉及的两字线的每一个字线读取N比特数据。
11.如权利要求8所述的随机存取存储器设备，其中在所述伪突发中包括的伪周期的数量根据所述存储器单元阵列的读取速度、所述存储器单元阵列的初始时延、和/或所述突发模式操作的初始地址而改变。
12.如权利要求7所述的随机存取存储器设备，其中所述随机存取存储器设备配置为，在所述突发模式操作中没有边界跨越时，以N比特为单位读数据。
13.如权利要求6所述的随机存取存储器设备，其中所述存储器单元阵列包括多个金属氧化物半导体(MOS)型相变存储器单元，或者多个二极管型相变存储器单元。
14.一种从在至少包括第一边界跨越的突发模式中运行的随机存取存储器设备读取数据的方法，该方法包括：
激活所述随机存取存储器设备的存储器单元阵列的第一字线；
从所述激活的第一字线读取K比特数据；
插入具有N-K时钟周期长度的伪突发，在其中没有读取数据；
激活所述存储器单元阵列的第二字线；然后
从激活的第二字线读取N比特数据，其中N大于K。
15.如权利要求14所述的方法，其中在从所述激活的第一字线读取K比特数据之后插入所述伪突发。
16.如权利要求14所述的方法，其中在从所述激活的第一字线读取K比特数据之前插入所述伪突发。
17.如权利要求14所述的方法，其中所述边界跨越位于从所述激活的第一字线读取的所述K比特数据的最后一位，和从所述激活的第二字线读取的所述N比特数据的第一位之间。
18.如权利要求17所述的方法，进一步包括在所述突发模式期间，从所述存储器单元阵列的第三字线读取数据，所述第二字线和所述第三字线之间的所述边界跨越没有插入伪突发。
19.一种相变随机存取存储器设备，包括：
相变存储器单元阵列；和
配置为放大从所述相变存储器单元阵列读取的数据的读出放大器，
其中所述相变随机存取存储器设备配置为，为突发模式固定读取起始地址，而不管边界跨越的发生，并且在突发模式操作期间，从所述相变存储器单元阵列以N字为单位读取数据，其中N是自然数。
20.如权利要求1所述的随机存取存储器设备，其中所述第一和第二存储器单元阵列包括阻变存储器单元。
CN200910253065.6A 2008-11-17 2009-11-17 相变和阻变随机存取存储器及其执行突发模式操作的方法 Active CN101740118B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080114031A KR20100055105A (ko) 2008-11-17 2008-11-17 상 변화 메모리 장치
KR114031/08 2008-11-17

Publications (2)

Publication Number Publication Date
CN101740118A true CN101740118A (zh) 2010-06-16
CN101740118B CN101740118B (zh) 2014-05-28

Family

ID=42171958

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910253065.6A Active CN101740118B (zh) 2008-11-17 2009-11-17 相变和阻变随机存取存储器及其执行突发模式操作的方法

Country Status (4)

Country Link
US (1) US8218360B2 (zh)
JP (2) JP5425594B2 (zh)
KR (1) KR20100055105A (zh)
CN (1) CN101740118B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103514946A (zh) * 2012-06-28 2014-01-15 爱思开海力士有限公司 半导体存储装置及其操作方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7716510B2 (en) 2006-12-19 2010-05-11 Micron Technology, Inc. Timing synchronization circuit with loop counter
US7656745B2 (en) 2007-03-15 2010-02-02 Micron Technology, Inc. Circuit, system and method for controlling read latency
KR101147696B1 (ko) * 2010-07-21 2012-05-24 윈본드 일렉트로닉스 코포레이션 메모리 칩 및 이를 이용하는 메모리 장치
US8984320B2 (en) 2011-03-29 2015-03-17 Micron Technology, Inc. Command paths, apparatuses and methods for providing a command to a data block
FR2979468B1 (fr) 2011-08-30 2013-08-23 St Microelectronics Rousset Adressage flottant d'une page de memoire eeprom
US8552776B2 (en) 2012-02-01 2013-10-08 Micron Technology, Inc. Apparatuses and methods for altering a forward path delay of a signal path
US9166579B2 (en) 2012-06-01 2015-10-20 Micron Technology, Inc. Methods and apparatuses for shifting data signals to match command signal delay
US9054675B2 (en) 2012-06-22 2015-06-09 Micron Technology, Inc. Apparatuses and methods for adjusting a minimum forward path delay of a signal path
US9329623B2 (en) 2012-08-22 2016-05-03 Micron Technology, Inc. Apparatuses, integrated circuits, and methods for synchronizing data signals with a command signal
US8913448B2 (en) 2012-10-25 2014-12-16 Micron Technology, Inc. Apparatuses and methods for capturing data in a memory
US9754648B2 (en) 2012-10-26 2017-09-05 Micron Technology, Inc. Apparatuses and methods for memory operations having variable latencies
US9740485B2 (en) 2012-10-26 2017-08-22 Micron Technology, Inc. Apparatuses and methods for memory operations having variable latencies
US9734097B2 (en) 2013-03-15 2017-08-15 Micron Technology, Inc. Apparatuses and methods for variable latency memory operations
US9563565B2 (en) 2013-08-14 2017-02-07 Micron Technology, Inc. Apparatuses and methods for providing data from a buffer
US9727493B2 (en) 2013-08-14 2017-08-08 Micron Technology, Inc. Apparatuses and methods for providing data to a configurable storage area
US9183904B2 (en) 2014-02-07 2015-11-10 Micron Technology, Inc. Apparatuses, memories, and methods for facilitating splitting of internal commands using a shared signal path
US9508417B2 (en) 2014-02-20 2016-11-29 Micron Technology, Inc. Methods and apparatuses for controlling timing paths and latency based on a loop delay
US9530473B2 (en) 2014-05-22 2016-12-27 Micron Technology, Inc. Apparatuses and methods for timing provision of a command to input circuitry
US10365835B2 (en) 2014-05-28 2019-07-30 Micron Technology, Inc. Apparatuses and methods for performing write count threshold wear leveling operations
US9384801B2 (en) * 2014-08-15 2016-07-05 Intel Corporation Threshold voltage expansion
EP3197450A1 (en) 2014-09-22 2017-08-02 INSERM (Institut National de la Santé et de la Recherche Médicale) Methods and pharmaceutical compositions for the treatment of fibrosis
US9531363B2 (en) 2015-04-28 2016-12-27 Micron Technology, Inc. Methods and apparatuses including command latency control circuit
US9813067B2 (en) 2015-06-10 2017-11-07 Micron Technology, Inc. Clock signal and supply voltage variation tracking
US9812183B2 (en) * 2016-03-04 2017-11-07 Adesto Technologies Corporation Read latency reduction in a memory device
US10613763B2 (en) 2016-04-21 2020-04-07 Adesto Technologies Corporation Memory device having multiple read buffers for read latency reduction
US9865317B2 (en) 2016-04-26 2018-01-09 Micron Technology, Inc. Methods and apparatuses including command delay adjustment circuit
US9601170B1 (en) 2016-04-26 2017-03-21 Micron Technology, Inc. Apparatuses and methods for adjusting a delay of a command signal path
US9997220B2 (en) 2016-08-22 2018-06-12 Micron Technology, Inc. Apparatuses and methods for adjusting delay of command signal path
KR20180056977A (ko) * 2016-11-21 2018-05-30 에스케이하이닉스 주식회사 크로스 포인트 어레이 타입 상변화 메모리 장치 및 그 구동방법
US11681352B2 (en) 2019-11-26 2023-06-20 Adesto Technologies Corporation Standby current reduction in memory devices
US11366774B2 (en) 2020-09-24 2022-06-21 Adesto Technologies Corporation Memory latency reduction in XIP mode
US11704258B2 (en) 2021-08-11 2023-07-18 Dialog Semiconductor US Inc. Latency reduction in SPI flash memory devices

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4520439A (en) * 1981-01-05 1985-05-28 Sperry Corporation Variable field partial write data merge
JPH01114952A (ja) * 1987-10-29 1989-05-08 Nec Corp 情報処理装置におけるメモリ間転送方式
JPH0218638A (ja) * 1988-07-07 1990-01-22 Nec Corp データ制御システム
JPH10177797A (ja) * 1996-12-17 1998-06-30 Toshiba Corp 半導体記憶装置
DE10031806B4 (de) 1999-07-29 2012-08-16 Fujitsu Semiconductor Ltd. Taktsteuerschaltung, Verfahren zum Erzeugen eines internen Taktsignals und synchroner Flash-Speicher
JP4322645B2 (ja) 2003-11-28 2009-09-02 株式会社日立製作所 半導体集積回路装置
KR100597636B1 (ko) * 2004-06-08 2006-07-05 삼성전자주식회사 상 변화 반도체 메모리 장치
KR100610008B1 (ko) 2004-07-19 2006-08-08 삼성전자주식회사 버스트 리드동작에 적합한 상변화 메모리 장치 및 그에따른 데이터 리딩방법
ITMI20041910A1 (it) * 2004-10-08 2005-01-08 Atmel Corp Architettura di decodifica a colonne migliorata per memorie flash
US20060174066A1 (en) * 2005-02-03 2006-08-03 Bridges Jeffrey T Fractional-word writable architected register for direct accumulation of misaligned data
KR100721021B1 (ko) * 2006-02-15 2007-05-23 삼성전자주식회사 반도체 메모리 장치의 버스트 리드 회로 및 버스트 데이터출력 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103514946A (zh) * 2012-06-28 2014-01-15 爱思开海力士有限公司 半导体存储装置及其操作方法
CN103514946B (zh) * 2012-06-28 2017-11-03 爱思开海力士有限公司 半导体存储装置及其操作方法

Also Published As

Publication number Publication date
JP2010123238A (ja) 2010-06-03
US8218360B2 (en) 2012-07-10
CN101740118B (zh) 2014-05-28
US20100124102A1 (en) 2010-05-20
JP2013214352A (ja) 2013-10-17
JP5425594B2 (ja) 2014-02-26
KR20100055105A (ko) 2010-05-26

Similar Documents

Publication Publication Date Title
CN101740118B (zh) 相变和阻变随机存取存储器及其执行突发模式操作的方法
CN1838321B (zh) 有增强的位线和/或字线驱动能力的非易失性存储器设备
CN101364434B (zh) 具有参考单元阵列的相变存储器件
US7800940B2 (en) Semiconductor memory device and writing method thereof
CN106463172B (zh) 用于执行多重存储器操作的设备及方法
US8345464B2 (en) Resistive memory devices having a stacked structure and methods of operation thereof
CN101373632A (zh) 阻抗可变存储器件及其操作方法
US7397695B2 (en) Semiconductor memory apparatus and method for writing in the memory
CN101989454B (zh) 半导体存储器件及其操作方法
CN106205684B (zh) 一种相变存储器读出电路及读出方法
CN108630272B (zh) 计算相变存储器件电力消耗的电路和方法、相变存储系统
US7889546B2 (en) Phase-change random access memory device, system having the same, and associated methods
KR100919556B1 (ko) 상 변화 메모리 장치
US8036057B2 (en) Semiconductor memory device and control method thereof
CN101281782B (zh) 半导体存储器装置及其控制方法
KR101369362B1 (ko) 상 변화 메모리 장치, 이의 리던던시 셀 테스트 방법 및액세스 방법
CN102750980B (zh) 一种具有配置电路的相变存储器芯片
KR102549620B1 (ko) 비휘발성 메모리 장치 및 이의 동작 방법
US8116154B2 (en) Semiconductor memory device with a write control circuit commonly provided for a plurality of pages
CN101958148B (zh) 能消除干扰的相变存储器单元及形成的相变存储器
US8190851B2 (en) Resistance variable memory device
CN105378849A (zh) 非易失性半导体存储装置及其改写方法
US8385103B2 (en) Non-volatile memory device
US9117517B2 (en) Non-volatile semiconductor device and method for controlling the same
KR100887135B1 (ko) 상 변화 메모리 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant