CN106463172B - 用于执行多重存储器操作的设备及方法 - Google Patents

用于执行多重存储器操作的设备及方法 Download PDF

Info

Publication number
CN106463172B
CN106463172B CN201580023175.7A CN201580023175A CN106463172B CN 106463172 B CN106463172 B CN 106463172B CN 201580023175 A CN201580023175 A CN 201580023175A CN 106463172 B CN106463172 B CN 106463172B
Authority
CN
China
Prior art keywords
memory
pulse
memory access
access
pcm cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580023175.7A
Other languages
English (en)
Other versions
CN106463172A (zh
Inventor
达尼埃莱·巴卢智
科拉多·维拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to CN201910855051.5A priority Critical patent/CN110751973A/zh
Publication of CN106463172A publication Critical patent/CN106463172A/zh
Application granted granted Critical
Publication of CN106463172B publication Critical patent/CN106463172B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Memory System (AREA)

Abstract

所揭示技术涉及一种经配置以响应于通过存储器控制器接收的单个命令而执行多重存取操作的存储器装置及一种执行所述多重存取操作的方法。在一个方面中，所述存储器装置包含包括多个存储器单元的存储器阵列，以及存储器控制器。所述存储器控制器经配置以接收指定将对所述存储器阵列执行的多个存储器存取操作的单个命令。所述存储器控制器进一步经配置以致使对所述存储器阵列执行所述经指定多个存储器存取操作。

Description

用于执行多重存储器操作的设备及方法
技术领域
本发明的实施例大体来说涉及一种存储器装置及操作所述存储器装置的方法，且更特定来说，涉及一种具有适于接收单个命令且响应于所述单个命令而致使对存储器阵列执行多重存取操作(例如写入或读取操作)的控制器的存储器装置，及一种使用所述存储器装置的方法。
背景技术
在许多非易失性存储器技术中，存储器装置具有控制器，所述控制器经配置以接收指定将对存储器阵列执行的存储器存取操作(例如读取操作、写入操作或擦除操作)的命令。所述控制器可进一步经配置以致使对存储器阵列执行由所述命令指定的存储器存取操作。将了解，与执行存取操作相关联的总时间及能量不仅包含执行存取操作本身直接涉及的时间及能量，而且还包含可在执行存取操作之前及之后执行的某些开销操作。某些开销操作每当控制器引起存储器存取操作时执行且可显著增加总时间及能量并缩短电池寿命。因此，需要减少与执行存储器存取操作相关联的总时间及能量。
附图说明
在说明书的结束部分中特别指出且明确主张所主张的标的物。然而，如果参考以下详细描述并结合所附图式一起阅读，那么可最好地理解组织及/或操作方法两者以及其目标、特征及/或优点，在所述所附图式中：
图1是根据一个实施例的存储器装置的示意性电路框图。
图2A是图解说明由控制器接收的多个命令所指定的多个存储器存取操作的存取时序图。
图2B是图解说明根据一个实施例的由控制器接收的单个命令所指定的多个存储器存取操作的存取时序图。
图3是根据一个实施例的包含相变存储器单元的存储器装置的示意性电路图。
图4A是图解说明根据一个实施例的由控制器接收的单个命令所指定的多个存储器存取操作的存取时序图。
图4B是描绘根据一个实施例的执行由控制器接收的单个命令所指定的多个存储器存取操作的方法的流程图。
图5是根据一个实施例的包含NAND存储器阵列的存储器装置的示意性框图。
图6A是图解说明由控制器接收的多个命令所指定的多个存储器存取操作的存取时序图。
图6B是图解说明根据一个实施例的由控制器接收的单个命令所指定的多个存储器存取操作的存取时序图。
具体实施方式
在一些非易失性存储器技术中，存储器装置具有控制器，所述控制器经配置以接收指定将对存储器阵列执行的存储器存取操作(例如读取操作、写入操作或擦除操作)的命令。所述控制器可进一步经配置以致使对存储器阵列执行由所述命令指定的存储器存取操作。将了解，与执行存取操作相关联的时间及/或能量不仅包含(举例来说)通过将存取脉冲(例如编程脉冲或读取脉冲)施加于存储器单元上而执行实际存取操作涉及的时间及能量，而且还包含执行某些开销操作涉及的时间及能量。所述开销操作可包含(举例来说)在施加存取脉冲之前对某些行及/或列进行预充电，及/或在施加存取脉冲之后将某些行及/或列放电。在一些技术中，这些开销操作(例如预充电及放电)每当由控制器致使执行存储器存取操作时执行，且可使存储器装置的总时间及/或能量效率降级。举例来说，尽管改变存储器单元(例如相变存储器单元)的状态所花费的时间可从数纳秒到数微妙，但在施加编程脉冲之前对某些行及列进行预充电所花费的总时间可显著增加开销时间及/或能量。额外时间及/或能量可取决于(举例来说)可在施加存取脉冲之前进行预充电的列及行的电阻及电容。通过针对一组给定开销功能执行多重存取操作，可有利地减少总存取时间及能量。
在下文中，揭示包含存储器阵列中的多个存储器单元的存储器装置。所述存储器装置包含存储器控制器，所述存储器控制器经配置以接收指定将对存储器阵列执行的多个存储器存取操作的单个命令，其中单个命令的经指定多个存储器存取操作中的每一者包括写入操作、擦除操作或读取操作中的一者。所述存储器控制器进一步经配置以响应于所述单个命令而致使对存储器阵列执行经指定多个存储器存取操作。在操作中，存储器装置可通过不针对经指定存取操作中的每一者重复某些开销功能而减少与执行经指定存取操作中的每一者相关联的时间及/或能量。
图1示意性地图解说明根据一些实施例的存储器装置2的电路框图。存储器装置2包含包括多个列20及多个行22的存储器阵列10。存储器阵列10额外地包括列20与行22之间的每一交叉点处的多个存储器单元14。在一些实施方案中，列20还可被称为位线或数字线，且行22还可被称为字线。可通过施加包含(举例来说)电压、电流或电场等的任何适合电信号而存取存储器单元14中的至少一些存储器单元。存储器单元14中的每一者可具有由耦合到存储器单元14的行22及列20界定的地址。
根据一些实施例，存储器装置2额外地包含电连接到列20的列解码器44及电连接到行22的行解码器40。在操作中，待存取的存储器单元14的物理地址可由存储器单元地址指定，所述存储器单元地址可包含于存储器存取命令中。存储器单元地址可包含对应于待激活的列及行的列地址及/或行地址，以便存取目标存储器单元。在接收到存储器单元地址后，列解码器44经配置以解码列地址并选择待激活的列，且行解码器40类似地经配置以解码行地址并选择待激活的行。
存储器装置2额外地包含电连接到行22的行驱动器32(其可为字线驱动器)，以及电连接到列20的感测放大器36。在存取操作期间，激活由命令中的地址指定的行22中的一者及列20中的一或多者。
仍参考图1，在一些实施例中，存储器阵列10进一步连接到存储器控制器50，所述存储器控制器经配置以控制对存储器阵列10的各种存取操作，包含写入、擦除及读取。在操作中，存储器控制器50经配置以从处理器接收存取存储器阵列10中的一或多个存储器单元14的信号。控制器50又经配置以通过列解码器44及行解码器40将控制信号发射到存储器阵列10。在一些实施例中，存储器控制器50作为存储器装置2的一部分而集成于固态集成电路中。在其它实施例中，存储器控制器50可为主机装置的一部分。
存储器阵列10包括非易失性存储器(NVM)单元14。在一些实施例中，NVM单元14包含电耦合或连接到彼此的存储元件及选择器元件。在一些实施例中，NVM单元14可包含电耦合到存储元件的选择器元件。如本文中所使用，存储元件是指NVM单元14的可保持物理状态达延长时期(举例来说，大于1年)而无刷新或重写的元件。如本文中所使用，选择器元件是指NVM单元14的可准许在特定条件下(举例来说，在电压超过阈值电压时)存取连接到选择器元件的存储元件的元件。
存储元件的实例包含双栅极晶体管的浮动栅极、相变存储元件、电阻改变随机存取存储器(RRAM)、导电桥随机存取存储器(CBRAM)及/或自旋转移扭矩随机存取存储器(STT-RAM)，以及其它类型的存储元件。选择器元件的实例包含二端子选择器装置，例如二极管、双向阈值开关(OTS)、隧穿结，或混合离子-电子导体(MIEC)，以及其它二端子选择器装置。替代地，选择器节点可包含三端子装置，例如场效应晶体管(FET)或双极结晶体管(BJT)，以及其它开关元件。
仍参考图1，电耦合到列20及行22的NVM单元14可通过存取操作来存取。如本文中所使用，存取操作可指写入存取操作、擦除存取操作，或读取存取操作。
在一些实施例中，NVM单元14包含快闪存储器单元。在这些实施例中，写入存取操作可包含通过(举例来说)将电子从沟道区域到存储器快闪单元的浮动栅极隧穿来增加快闪存储器单元的阈值电压。另一方面，擦除存取操作可包含通过(举例来说)将电子从存储器快闪单元的浮动栅极到沟道区域隧穿来减小快闪存储器单元的阈值电压。读取存取操作可包含检测快闪晶体管在读取电压下的驱动电流并确定快闪存储器单元是否已被写入或擦除。
在一些实施例中，NVM单元14包含相变存储器(PCM)单元。如本文中所使用，PCM单元是指包含存储元件的NVM单元，所述存储元件可取决于所述存储元件包含的材料的一或多个相而显示不同电阻。在这些实施例中，对于PCM单元来说还可被称为复位操作的写入存取操作可将存储器单元的电阻状态从相对低电阻状态(LRS)改变为相对高电阻状态(HRS)。复位操作可(举例来说)通过以下操作实现：施加足以熔化包括硫族化物材料的存储元件的至少一部分的复位电流并进行淬火，使得存储器元件的至少一部分变成非晶相的淬态，借此形成HRS。另外，对于PCM单元来说还可被称为设定操作的擦除操作将存储器单元的电阻状态从HRS改变为LRS。设定操作可(举例来说)通过以下操作实现：施加足以使包括硫族化物材料的存储器元件的至少一部分结晶的设定电流，使得存储器元件的较大部分变成与高电阻状态相比的结晶态。
图2A是图解说明用于执行由存储器控制器接收的多个命令所指定的多个存储器存取操作的命令协议的存取时序图90。图2A的命令协议可实施于类似于图1中所描述的存储器装置2的存储器装置中，其中存储器控制器可经配置以接收多个命令，所述多个命令中的每一者指定将对存储器阵列起始的存储器存取操作，其中经指定存储器存取操作中的每一者包含写入操作或读取操作中的一者。
仍参考图2A，存取时序图90图解说明总线时间线90a，其展示第一命令(CMD1)100a、第二命令(CMD2)100b及第三命令(CMD3)100c。尽管出于清晰及简洁说明目的，图解说明第一命令100a到第三命令100c及对应操作，但将理解可以类似方式图解说明任何数目个命令及对应操作。存取时序图90还图解说明描述符线90b，其图解说明跟在第一闲置(IDLE)102a、第二闲置(IDLE)102b及第三闲置(IDLE)102c之后的第一存储器存取操作(OP1)106a、第二存储器存取操作(OP2)106b及第三存储器存取操作(OP3)106c。第一存储器存取操作106a到第三存储器存取操作106c由第一命令100a到第三命令100c触发。描述符线90b额外地图解说明将分别在第一存储器存取操作106a、第二存储器存取操作106b及第三存储器存取操作106c之前对存储器阵列执行的第一存取前操作104a、第二存取前操作104b及第三存取前操作104c。描述符线90b额外地图解说明将分别在第一存储器存取操作106a、第二存储器存取操作106b及第三存储器存取操作106c之后对存储器阵列执行的第一存取后操作108a、第二存取后操作108b及第三存取后操作108c。
在一些实施例中，第一存取前操作104a、第二存取前操作104b及第三存取前操作104c可包含(举例来说)对连接到行解码器的多个行执行的将其从初始电压预充电到预充电电压的预充电操作。预充电操作之后接着是对第一到第三存储器单元执行的第一存取操作106a到第三存取操作106c。第一到第三存取操作中的每一者包含将第一到第三存取脉冲施加到多个行中的对应于待存取的存储器单元的相应行。另外，在一些实施例中，第一存取后操作108a、第二存取后操作108b及第三存取后操作108c可包含(举例来说)对连接到行解码器的多个行执行的将其从预充电电压放电回到初始电压的放电操作。
因此，如在图2A中所图解说明，针对响应于三个命令(CMD1)100a、(CMD2)100b及(CMD3)100c而执行的三个存储器存取操作(OP1)106a、(OP2)106b及(OP3)106c中的每一者，执行单独相应存取前操作(举例来说，预充电操作)104a、104b及104c以及单独相应存取后操作(举例来说，放电操作)108a、108b及108c。
图2B是图解说明根据一些实施例的用于执行由存储器控制器接收的单个命令所指定的多个存取操作的命令协议的存取时序图110。图2B的命令协议可实施于类似于图1中所描述的存储器装置的存储器装置中，所述存储器装置包含具有多个字线的存储器阵列以及存储器控制器，其中所述存储器控制器经配置以接收指定将对存储器阵列执行的多个存储器存取操作的单个命令。所述命令协议可进一步实施于存储器装置中，其中所述存储器控制器进一步经配置以响应于单个命令而连续地起始经指定多个存储器存取操作，其中单个命令的经指定多个存储器存取操作中的每一者包含写入操作或读取操作中的一者。
仍参考图2B，存取时序图110图解说明总线时间线110a，其展示单个命令(CMD)120。存取时序图110还图解说明描述符线110b，其描述由单个命令触发且对存储器阵列执行的多个存取操作。描述符线110b图解说明：在闲置(IDLE)112之后，单个命令(CMD)120触发存取前操作114。在一些实施例中，存取前操作114包含同时将连接到行解码器的多个行从初始电压预充电到预充电电压。存取前操作114之后接着是多个存储器存取操作(OP1)116a、(OP2)116b及(OP3)116c。尽管出于清晰及简洁说明目的，图解说明第一操作116a到第三操作116c，但将理解所揭示的原理及优点将适用于任何数目个操作。在一些实施例中，执行多个存储器存取操作包含：在第一存取操作(OP1)116a处存取连接到多个行中的第一行的第一存储器单元，在第二存取操作(OP2)116b处存取连接到多个行中的第二行的第二存储器单元，以及在第三存取操作(OP3)116c处存取连接到多个行中的第三行的第三存储器单元。可通过(举例来说)将存取脉冲施加到连接到相应存储器单元的行来执行存取操作中的每一者。在一些实施例中，多个存储器存取操作(OP1)116a、(OP2)116b及(OP3)116c之后接着是存取后操作118。在一些实施例中，存取后操作118包含在单个放电操作处同时将连接到行解码器的多个行从预充电电压放电回到初始电压。
因此，在于图2B中所图解说明的实施例中，与图2A相比，针对响应于单个命令(CMD)120而执行的所有三个操作(OP1)116a、(OP2)116b及(OP3)116c，执行存取前操作114(举例来说，单个预充电操作)及单个存取后操作118(举例来说，单个放电操作)。
在一些实施例中，可对连接到不同行的存储器单元执行三个操作(OP1)116a、(OP2)116b及(OP3)116c。在其它实施例中，可对连接到共享行的两个或更多个存储器单元执行三个操作中的任何两者或更多者。
在一些实施例中，三个操作(OP1)116a、(OP2)116b及(OP3)116c可包含相同操作(即，写入、擦除及读取中的一者)。在其它实施例中，三个操作(OP1)116a、(OP2)116b及(OP3)116c可混合且包含不同操作。
在图3及4A到4B中，在相变存储器的上下文中揭示根据一些实施例的具有控制器的存储器装置及使用所述存储器装置的方法，所述控制器经配置以引起由单个命令指定的多个存取操作。然而，将了解本文中所揭示的实施例可大体适用于其它类型的存储器技术。
图3是根据一个实施例的经配置以组合存储器操作的相变存储器(PCM)装置130的示意性电路图。类似于图1的存储器装置2，根据一些实施例，PCM装置130包含电连接到列20的列解码器44及电连接到行22的行解码器40。还类似于图1，相变存储器装置130额外地包含电连接到行22的行驱动器32及电连接到列20的感测放大器36。存储器装置可电连接到存储器控制器50，所述存储器控制器经配置以从处理器接收存取相变存储器(PCM)阵列122中的一或多个存储器单元的信号。控制器50又经配置以将列及行控制信号发射到列解码器44及行解码器40。
仍参考图3，PCM装置130包含PCM阵列122，所述PCM阵列是“交叉点”类型阵列且包含安置于由连接到感测放大器36的列20与连接到行驱动器32的行22形成的相交点处的多个相变存储器(PCM)单元128。在一些实施例中，可通过唯一地偏置其相交点界定PCM单元128中的每一者的列及行来个别地存取PCM单元128中的每一者。如本文中所使用，待存取的PCM单元128可被称为位于由选定列20-n与选定行22-m形成的相交点处的目标(T)单元。可通过跨越T单元施加存取信号来存取T单元，其中存取信号可包含写入存取信号、擦除存取信号或读取存取信号。存取信号可为电压信号或电流信号，以及其它信号。
大体来说，在“交叉点”类型PCM阵列中，可存取一或多个T单元，同时抑制其余单元。此可(举例来说)通过跨越其余单元施加基本上不同于施加到T单元的存取信号的抑制信号而实现。大体地，举例来说，可将选定列电压VCOL SEL施加到选定列(在此实例中是20-n)，同时将选定行电压VROW SEL施加到选定行(在此实例中是22-m)。同时，可跨越其余列施加受抑制列电压VCOL INHIBIT，且可跨越其余行施加受抑制行电压VROW INHIBIT。在此配置下，当VCOL SEL与VROW SEL之间的偏置超过VACCESS时，可存取目标单元T。另外，跨越沿着选定列20-n的受抑制单元(在下文，被称为“A”单元)施加约差(VCOL SEL–VROW INHIBIT)的量值的偏置。另外，跨越沿着选定行22-m的受抑制单元(在下文，被称为“B”单元)施加约差(VROW SEL–VCOL INHIBIT)的量值的偏置。另外，跨越跨受抑制行及受抑制列的其余受抑制单元(在下文，被称为“C”单元)施加约差(VCOL INHIBIT–VROW INHIBIT)的量值的偏置。
在于图3中所图解说明的实施例中，每一PCM单元128包含硫族化物存储元件124。在一些实施例中，每一PCM单元128可包含加热器及由硫族化物材料(例如基于Ge-Se-Te(GST)合金系的合金)形成的存储元件124。另外，在于图3中所图解说明的实施例中，每一PCM单元128包含选择器126，所述选择器包含双极结晶体管(BJT)。在图3中，所图解说明选择器126是PNP BJT。然而，在替代实施例中，选择器可包含NPN BJT或二极管。在图3中，PCM单元128的存储元件124沿着列20(举例来说，位线)连接。另外，PNP BJT 126的基极接点沿着行22(举例来说，字线)连接。
图4A是图解说明根据一些实施例的用于执行由存储器控制器接收的单个命令所指定的多个存取操作的命令协议的存取时序图140。图4A的命令协议可实施于类似于在图3中描述的PCM存储器装置的PCM存储器装置中，所述PCM存储器装置包括存储器阵列及经配置以接收指定多个存储器存取操作的单个命令的存储器控制器。将了解，尽管存取时序图140图解说明多个编程操作(其可指将PCM单元的电阻从LRS改变为HRS的复位操作)，但本文中所描述的方法并不限于此且可类似地实施于执行多个读取操作及/或擦除操作(其可指将PCM单元的电阻从HRS改变为LRS的设定操作)中。
仍参考图4A，存取时序图140图解说明总线时间线140a，其展示指定将对存储器阵列执行的多个存储器存取操作的单个命令(CMD)132。存取时序图140额外地图解说明描述符线140b，其描述由单个命令(CMD)132触发的多个存储器存取操作。描述符线140b图解说明在闲置(IDLE)134之后用以同时将多个行从初始电压预充电到预充电电压的单个预充电操作136。预充电操作136可包括(举例来说)将在图3中描述的受抑制行电压VROW INHIBIT施加到多个行。单个预充电操作136之后接着是通过施加存取脉冲(举例来说，编程脉冲138a到138f)将对PCM阵列的多个存储器单元执行的多个存取操作，其中每一存取操作之后接着是验证操作(140a到140f)。出于清晰及简洁说明目的，图4A的实施例图解说明六个存取(举例来说，编程)操作及相关联验证操作。然而，所述原理及优点可适用于任何适合数目个存取操作及相关联验证操作。在所图解说明实施例中，多个存取操作包含对连接到第一到第六行的第一到第六存储器单元执行的第一存取(举例来说，编程)操作138a到第六存取(举例来说，编程)操作138f，其中第一存取操作138a到第六存取操作138f中的每一者之后接着是对第一到第六存储器单元执行的相应第一验证操作140a到第六验证操作140f。描述符线140b进一步图解说明在第六验证操作140f之后在单个放电操作142处同时将多个行从预充电电压放电到初始电压。放电操作142可包括(举例来说)从多个行将在图3中描述的受抑制行电压VROW INHIBIT放电。总之，在于图4A中所图解说明的实施例中，针对响应于单个命令132而对存储器阵列执行的多个存取操作138a到138f，仅执行单个预充电操作136及单个放电操作142。因此，与其中针对每一存取操作执行预充电操作及放电操作的命令协议相比，可在执行多个存取操作中实现时间及/或能量节省。
图4B是描绘根据一个实施例的执行由控制器接收的单个命令所指定的多个编程存取操作的方法150的流程图。特定来说，方法150可实施于类似于包括PCM阵列122的图3的PCM装置130的相变存储器装置中。然而，将了解，所述方法可实施于包含其它类型的阵列(例如快闪存储器阵列)的其它存储器装置中。此外，尽管方法150图解说明执行多个编程操作，但方法可类似地实施于执行多个读取操作及/或擦除操作中。
响应于单个命令而执行多个编程存取操作的方法150包含使用存储器控制器接收152指定将对PCM阵列执行的多个编程存取操作的单个命令。在接收到单个命令后，所述方法包含响应于单个存取命令而致使或起始对存储器阵列执行经指定多个存储器存取操作。在图4B的流程图中，一些参考字符具有“虚点”，之后是另一参考字符。实例是158-1或158-m。虚点之后的字符指示单个命令的一或多个编程存取操作的实例编号。举例来说，158-1指示第一实例(单个命令的第一编程操作)，且158-m指示第m实例(单个命令的第m编程操作)。m的值是2或2以上。
返回参考图3，在备用模式期间，PCM阵列122可经配置以具有备用偏置方案，其中将行(举例来说，字线)22预充电到可为(举例来说)约1.2V的备用取消选择电压VHX，而将列20“软驱动”或浮动到VHX与接地之间的中间电压。在此偏置方案下，不选择单元，且反向偏置PCM单元128的PNP BJT 126使得阵列泄漏减少。
接着，仍参考图4B，在接收到152单个命令后，方法150额外地包含将多个行22从初始电压预充电154到预充电电压。举例来说，返回参考图3，可将行22从可为(举例来说)约1.2V的备用取消选择电压VHX预充电到可为(举例来说)约5V的编程取消选择电压VHX PROG。另外，可将列20“软驱动”或浮动到VHX PROG与接地之间的中间电压。在此条件下，不选择单元，且反向偏置PCM单元130的PNP BJT 146使得阵列电流泄漏减少。
仍参考图4B，在对多个字线进行预充电154之后，方法150额外地包含执行158-1由单个命令指定的第一编程存取操作，其可包含将第一编程脉冲施加158a-1到连接到选定行的第一选定PCM单元。举例来说，返回参考图3，可通过将可为约0伏的选定行编程电压VROW SEL PROG施加到选定行22-m同时将选定列20-n偏置到VCOL SEL PROG(到约5V)而选择待编程的目标(T)PCM单元。另外，可将其余未选定行22-(m+1)及22-(m-1)保持于可为约5V的取消选择电压VHX PROG下，且可将其余未选定列20-(n-1)及20-(n+1)保持“软驱动”或浮动于VHX PROG与接地之间的中间电压下。在此编程偏置方案下，正向偏置T PCM单元的PNP BJT126，使得充足编程电流IPROG流动穿过T PCM单元以将目标(T)PCM单元从低电阻状态(LRS)切换到高电阻状态(HRS)。另外，在此编程偏置方案下，将沿着选定列20-n的未选定“A”单元的PNP BJT 146偏置达接近0伏，且所述PNP BJT可保持关断。另外，将沿着选定行22-m的未选定“B”单元的PNP BJT 146偏置达低于PNP BJT 146的阈值电压，且所述PNP BJT也保持关断。另外，反向偏置沿着未选定行22-(m-1)及22-(m+1)以及沿着未选定列20-(n-1)及20-(n+1)的未选定“C”单元的PNP BJT 146，使得阵列泄漏减少。
仍参考图4B，在将第一编程脉冲施加158a-1到第一选定PCM单元之后，方法150额外地包含将第一程序验证脉冲施加158b-1于已接收第一编程脉冲的第一选定PCM单元上以确定连接到选定行的第一选定PCM单元的电阻是否已升高到所要电阻电平。在一些实施例中，可将第一验证脉冲施加到第一选定PCM单元的第一选定行，同时使行的其余者上的电压保持基本上不变。举例来说，返回参考图3，可通过将可为(举例来说)约0伏的选定行验证电压脉冲VROW SEL VERIFY施加到选定行22-m且将可为(举例来说)约1.2V的选定列验证电压VCOL SEL VERIFY施加到选定列20-n而验证目标(T)PCM单元的状态。其余未选定行22-(m+1)及22-(m-1)可保持预充电到可为(举例来说)约5V的编程取消选择电压VHX PROG，而列20“软驱动”或浮动到VHX PROG与接地之间的中间电压。在此验证偏置方案下，正向偏置T PCM单元的PNP BJT 146，使得流动穿过T PCM单元的验证电流IVERIFY可由感测放大器36感测。另外，在验证偏置方案下，反向偏置沿着选定列20-n的未选定“A”单元的PNP BJT 146，且所述PNPBJT可保持关断。另外，可将沿着选定行22-m的未选定“B”单元的PNP BJT 146偏置达低于PNP BJT 146的阈值电压以保持关断。另外，反向偏置沿着未选定行22-(m-1)及22-(m+1)以及沿着未选定列20-(n-1)及20-(n+1)的未选定“C”单元的PNP BJT 146，使得阵列泄漏减少。
仍参考图4B，方法150额外地包含基于以下操作而进行第一选定PCM单元是否已经编程到所要电阻电平的第一验证158c-1：使用连接到选定列(举例来说，位线)的感测放大器感测在选定行(举例来说，字线)与所述选定列之间检测的穿过所述选定存储器单元的电流。在确定第一选定PCM单元尚未编程到所要电阻电平后，执行158-1第一编程存取操作额外地包含在158a-2到158a-n处施加一或多个额外编程脉冲，施加158b-2到158b-n额外相应程序验证操作，以及进行额外相应验证158c-2到158c-n，直到第一选定PCM单元已经编程到所要电阻电平为止。
方法150额外地包含确定162-1由单个命令指定的一或多个额外编程存取操作是否有待于对连接到对应于单个命令的多个字线中的第二者的第二PCM单元执行。
在确定162-1由单个命令指定的一或多个额外编程存取操作有待于执行后，方法150额外地包含执行158-2到158-m由单个命令指定的额外编程存取操作，其可包含施加158a-1到158a-n适当数目编程脉冲，施加158b-1到158b-n相应程序验证操作，以及进行额外选定PCM单元是否已经编程到所要电阻电平的相应验证158c-1到158c-n，此类似于上文针对第一选定PCM单元所论述。在每次执行158-2到158-m在单个命令中指定的适合数目个额外编程操作之后，此每次执行之后接着是确定162-2到162-m由单个命令指定的至少一个额外存储器存取操作是否有待于执行。
将了解，与执行158-1第一编程存取操作相比，不需通过对多个行进行预充电154来进行158-2到158-m后续额外编程存取操作，因为不将多个行放电，直到已经执行由单个命令指定的编程存取操作158-1到158-m为止。
因此，在响应于单个命令而执行158-1到158-m多个编程存取操作且确定162-m无由单个命令指定的额外存储器存取操作有待于执行之后，方法150行进到将多个行从可为(举例来说)约5V的编程取消选择电压VHX PROG放电164以返回到可为(举例来说)约1.2V的备用取消选择电压VHX。另外，将列20“软驱动”或浮动到备用取消选择电压VHX与接地之间的中间电压。
在将多个行放电164之后，方法150完成166由单个命令指定的多个编程存取操作并使阵列返回到备用模式，其中不选择单元，且反向偏置PCM单元130的PNP BJT 146使得阵列泄漏减少。因此，通过使用方法150，有利地可在执行多个编程存取操作之前及之后对多个行仅进行一次预充电及放电，而非针对每一编程存取操作均进行对多个行的预充电及放电，借此减少与行的预充电及放电相关联的时间及能量。
在于图4A及4B中描述的实施例中，存储器控制器经配置以在针对多个存储器存取(举例来说，编程)操作致使将存储器存取(举例来说，编程)脉冲施加到PCM单元之后致使将程序验证脉冲施加到PCM单元。然而，在其它实施例(未图解说明)中，存储器控制器可经配置以在致使将多个存储器存取(举例来说，编程)脉冲施加到第一PCM单元之后致使将多个程序验证脉冲施加到相应多个PCM单元。
图5是根据另一实施例的包含至少一个存储器装置阵列216及控制器212的受管理存储器装置200的示意性框图，其中控制器212经配置以响应于从主机装置210接收的单个命令而致使对至少一个存储器装置阵列216执行多个存取操作。受管理存储器装置200的至少一个存储器装置阵列216除了存储器阵列外还可包含嵌入式控制器、行解码器及列解码器，以及其它支持电路。可以(举例来说)与如上文在图1中所描述类似的方式配置存储器装置阵列216。
在一个实施例中，图5的受管理存储器装置200包括嵌入式多媒体卡(eMMC)装置，其中至少一个存储器装置阵列216包含NAND快闪阵列，且控制器212包含于单个经封装裸片中的受管理存储器装置200中。在一个实施例中，包含eMMC装置的受管理存储器装置200可具有外部串行接口。外部串行接口可具有(举例来说)高达每秒400兆字节的带宽。
大体来说，在NAND快闪存储器阵列中，在“页”层级下执行写入操作或读取操作。页可包含连接到单个字线的多个存储器单元。页中的存储器单元的数目及页的大小可在极大范围内变化。
图6A是图解说明用于响应于存储器装置(例如常规NAND快闪存储器装置)中的多个命令而执行多个存取操作的命令协议的存取时序图220。图6A的命令协议可实施于包含存储器阵列的常规NAND快闪存储器装置中，所述存储器阵列可连接到经配置以接收及引起多个命令的存储器控制器，所述多个命令中的每一者指定将由存储器控制器起始的一个存储器存取操作。存储器控制器可进一步经配置以响应于多个命令中的每一者而起始经指定的一个存储器存取操作，其中经指定存储器存取操作中的每一者包括写入操作或读取操作中的一者。
仍参考图6A，存取时序图220图解说明存储器装置总线时间线220a，其展示指定第一编程操作230a的第一编程命令222a、在第一编程命令222a之后的第一状态224a、紧接在第一状态224a之后的指定第一读取操作232的第一读取命令226a、在第一读取命令226a之后的第二状态224b、紧接在第二状态224b之后的指定第二编程操作230b的第二编程命令222b，以及第三状态224c。第一编程命令222a、第一读取程序226a及第二编程命令222b中的每一者可指定不超过页大小的相应单个存取操作。通过图解说明方式，对于16千字节的页大小，第一编程命令222a、第一读取命令226a及第二编程命令222b中的每一者可各自指定存取存储器的4千字节。
存取时序图220还图解说明描述线220b，其描述由多个命令触发且对NAND快闪存储器阵列执行的多个存取操作。描述线220b图解说明对NAND快闪阵列的第一页的由第一编程命令222a触发的第一编程操作230a。随后，描述线220b图解说明对NAND快闪阵列执行的由第一读取命令226a触发的第一读取操作232。第一读取操作232可对第一页或不同于第一页的第二页执行。随后，描述线220b图解说明对NAND快闪阵列执行的由第二编程命令222b触发的第二编程操作230b。第二编程操作230b可对第一页、不同于第一页的第二页或不同于第一页及第二页的第三页执行。通过图解说明方式，对于16千字节的页大小，第一编程操作230a、第一读取操作232及第二编程操作230b中的每一者可响应于多个存取命令中的相应一者而各自存取存储器的4千字节。
图6B是图解说明根据一些实施例的用于响应于包含NAND快闪存储器阵列及控制器的存储器装置上的单个命令而执行多个存取操作的命令协议的存取时序图240。图6B的命令协议可实施于类似于上文在图5中描述的受管理存储器装置200的存储器装置中，所述存储器装置包含具有存储器阵列的存储器装置216以及存储器控制器212，所述存储器控制器经配置以接收单个命令且起始将对存储器阵列执行的多个存储器存取操作。存储器控制器进一步经配置以响应于单个命令而起始经指定多个存储器存取操作，其中经指定存储器存取操作中的每一者包括写入操作或读取操作中的一者。
仍参考图6B，存取时序图240图解说明受管理存储器总线时间线240a，其展示单个命令242及在单个命令242之后的单个累积状态244。将了解，不同于图6A中的可对应于常规存储器装置的存储器总线时间线220a，图6B中的受管理存储器总线时间线240a对应于类似于图5的受管理存储器装置216的受管理存储器装置，所述受管理存储器装置除了存储器阵列外还可包含嵌入式控制器、行解码器及列解码器，以及其它支持电路，如上文所描述。单个命令242可指定(举例来说)多个编程存取操作250及多个读取存取操作252。
存取时序图240还图解说明描述线240b，其描述由单个命令242触发且对NAND快闪存储器阵列执行的多个存取操作。描述线240b图解说明对NAND快闪阵列执行的由单个命令242触发的多个编程存取操作250及多个读取存取操作252。将了解，单个命令242被发送到受管理存储器，而存取操作本身对NAND快闪阵列执行。类似于图6A，在单个命令中指定的每一存取操作可不超过页大小。通过图解说明方式，对于16千字节的页大小，单个命令242可指定包含第一编程存取操作及第二编程存取操作的多个编程存取操作250各自编程4千字节且指定包含读取操作的多个读取存取操作252读取4千字节。响应于单个命令，控制器可致使第一编程存取操作与第二编程存取操作组合为8千字节编程操作且对单个页执行，并致使对经指定页执行读取存取操作。因此，与图6A相比，通过在单个命令中指定将对存储器阵列执行的多个操作，可避免提供(举例来说)多重状态及对字线进行多次预充电以向单个页写入的额外开销。
如上文所描述，使用单个命令执行多个存储器操作的方法可实施于各种上下文中。在下文中，根据实施例描述单个命令的实例性结构。
表1描述根据实施例的可包含于单个命令的操作参数列表中的信息的实例。操作参数列表包含参数列表标头及多个(第一个到最后一个)操作描述符。参数列表标头含有在单个命令中指定的所有操作共用的信息。另外，操作描述符含有每一操作的细节。
表1：操作参数列表
表2描述根据实施例的可包含于参数列表标头中的信息的实例。参数列表标头可包含参数列表长度、操作类型、操作的数目、基本地址及旗标。参数列表长度字段指定操作参数列表的长度。操作类型字段识别将由存储器装置对存储器阵列执行的操作的类型(即，编程，擦除，读取)。操作的数目字段指定将遵循参数列表标头的操作描述符的数目。操作描述符的数目对应于将对存储器阵列执行的多个操作的数目。基本地址字段含有在多个操作描述符中的每一者中指定的操作的基本地址。
旗标字段可含有数个类型的信息。举例来说，旗标字段可指定执行在操作描述符中指定的多个操作的特定次序。特定来说，旗标字段可指定将以在操作描述符中列出的次序或替代地以不同于在操作描述符中列出的次序的次序执行多个操作。可包含于旗标字段中的其它类型的信息包含状态格式(举例来说，共用或依据操作)、命令选项等。
表2：参数列表标头
字节 描述
… 参数列表长度
… 操作类型
… 操作的数目
… 基本地址
… 旗标
表3描述根据实施例的可包含于操作描述符中的信息的实例。操作描述符可包含数据描述符长度、操作类型、操作标记、地址、数据长度及/或多个数据(第0个到第(n-1)个)。描述符长度字段指定操作描述符的长度。操作类型字段指定将由存储器装置对存储器阵列执行的操作的类型(举例来说，读取、编程、擦除等)。举例来说，如果在参数列表标头或其它处提供类似信息，那么可在一些实施方案中省略操作类型字段。操作标记字段识别每一特定操作描述符。在存在的情况下，操作参数列表中的每一操作描述符具有唯一值。地址字段含有操作的开始地址。数据长度字段指定在操作中涉及的数据字节的量。举例来说，具有0值的数据长度指定无数据传送到装置，此不被认为是错误。在一些实施方案中，(举例来说)如果操作不调用数据传送，那么可省略长度字段。操作描述符的最后部分含有可从主机传送到存储器装置的多个数据(第0个到第(n-1)个)。在一些实施方案中，(举例来说)如果长度字段被设定为0，或操作类型中指定的操作类型不包含将数据传送到装置，那么可省略数据字段。
表3：操作描述符
表4描述可包含于数据描述符中的信息的实例，其中根据实施例，将对存储器阵列执行的操作包含请求将数据从装置传送到主机。数据描述符可包含数据描述符长度、操作类型、数据长度及/或多个数据(第0个到第(n-1)个)。数据描述符长度字段指定数据描述符的长度。操作类型字段可对应于在所述请求中接收的值。操作标记字段识别操作参数列表中的与待传送的数据相关的特定操作描述符。数据长度字段指定包含于数据描述符中的数据的量(举例来说，以字节为单位)。
仍参考表4，在一些实施例中，存储器装置经配置以用单个包传送与操作参数列表相关联的数据，其中以在操作参数列表中列出的次序按顺序附上与每一操作描述符相关的数据。在其它实施例中，存储器装置经配置以将数据包装于类似于在操作参数列表中所描述的结构的结构中。在其它实施例中，存储器装置经配置以用多重包传送与操作参数列表相关联的数据。
表4：数据描述符
返回参考表3，在一些实施例中，在操作描述符指定包含从主机到装置的数据传送的操作的情况下，操作描述符可指定对应于待传送的数据的数据长度。接着，在命令之后，可利用类似于上文在表4中所描述的结构的数据描述符结构以单独相传送数据。
表5描述根据实施例的可包含于状态描述符中的信息的实例。所述状态描述符可包含状态描述符长度、操作类型、操作标记及状态。状态描述符长度字段指定状态数据描述符的长度。操作类型字段具有可对应于在操作参数列表中的请求中接收的值的值。操作标记字段识别与所述数据相关的操作描述符。
存储器装置可提供在操作参数列表中指定的操作的累积状态。所述状态将在成功完成在操作参数列表中指定的操作的情况下指示“成功”。替代地，装置可使用操作标记提供针对在操作参数列表中指定的每一操作的状态以识别每一操作。
表5：状态描述符
虽然已根据某些实施例描述了本发明，但所属领域的技术人员所明了的其它实施例(包含不提供本文中所陈述的所有特征及优点的实施例)也在本发明的范围内。此外，上文所描述的各种实施例可经组合以提供其它实施例。另外，在一个实施例的上下文中所展示的某些特征还可并入到其它实施例中。因此，本发明的范围仅参考所附权利要求书来界定。

Claims (18)

1.一种用于执行多重存储器操作的设备，其包括：
存储器阵列，其包括多个非易失性存储器单元；及
存储器控制器，其经配置以：
接收指定将对所述存储器阵列执行的多个存储器存取操作的单个命令，其中在所述单个命令中指定的所述多个存储器存取操作中的每一者包括编程操作或读取操作中的一者，及
通过致使在单个预充电操作处将所述存储器阵列的多个字线从初始电压预充电到预充电电压、致使对连接到所述多个字线中的一者的第一非易失性存储器单元执行第一存储器存取操作、致使对连接到所述多个字线中的一者的第二非易失性存储器单元执行第二存储器存取操作以及致使在单个放电操作处将所述多个字线放电到所述初始电压来致使对所述存储器阵列执行经指定的所述多个存储器存取操作。
2.根据权利要求1所述的设备，
其中所述存储器阵列包括相变存储器PCM单元，且
其中所述存储器控制器进一步经配置以通过以下操作而致使所述经指定多个存储器存取操作：
致使将所述存储器阵列的所述多个字线从所述初始电压预充电到所述预充电电压；
致使将第一存储器存取脉冲施加到连接到所述多个字线中的一者的第一PCM单元，使得执行所述第一存储器存取操作；
致使将第二存储器存取脉冲施加到连接到所述多个字线中的一者的第二PCM单元，使得执行所述第二存储器存取操作；及
致使将所述多个字线放电到所述初始电压。
3.根据权利要求2所述的设备，其中所述第一PCM单元及所述第二PCM单元连接到所述存储器阵列的同一字线且连接到所述存储器阵列的不同列。
4.根据权利要求2所述的设备，其中所述存储器控制器进一步经配置以致使施加所述第一存储器存取脉冲并致使施加所述第二存储器存取脉冲，而不致使在所述第一与第二存储器存取脉冲之间将所述多个字线放电。
5.根据权利要求2所述的设备，其中所述第一存储器存取脉冲包括置位脉冲或复位脉冲中的一者，且其中所述第二存储器存取脉冲包括所述置位脉冲或所述复位脉冲中的与所述第一存储器存取脉冲相同的所述一者。
6.根据权利要求2所述的设备，其中所述第一存储器存取脉冲包括置位脉冲或复位脉冲中的一者，且其中所述第二存储器存取脉冲包括所述置位脉冲或所述复位脉冲中的与所述第一存储器存取脉冲不同的一者。
7.根据权利要求5所述的设备，其中所述存储器控制器进一步经配置以：
在致使将所述第一存储器存取脉冲施加到所述第一PCM单元之后，致使将第一程序验证脉冲施加到所述第一PCM单元；及
在致使将所述第二存储器存取脉冲施加到所述第二PCM单元之后，致使将第二程序验证脉冲施加到所述第二PCM单元。
8.根据权利要求7所述的设备，其中致使存储器存取脉冲且随后致使验证脉冲包含将字线电压保持基本上恒定。
9.根据权利要求5所述的设备，其中所述存储器控制器进一步经配置以：
在致使将所述第一及第二存储器存取脉冲施加到相应第一及第二PCM单元之后，致使将第一及第二程序验证脉冲施加到所述相应第一及第二PCM单元。
10.根据权利要求2所述的设备，其中所述第一及第二存储器存取脉冲中的一者包括置位脉冲或复位脉冲中的一者，且所述第一及第二存储器存取脉冲中的另一者包括读取脉冲。
11.一种存取包括多个非易失性存储器单元的存储器阵列的以电子方式实施的方法，所述方法包括：
接收指定将对所述存储器阵列执行的多个存储器存取操作的单个命令，其中在所述单个命令中指定的所述多个存储器存取操作中的每一者包括编程操作或读取操作中的一者；及
通过致使在单个预充电操作处将所述存储器阵列的多个字线从初始电压预充电到预充电电压、致使对连接到所述多个字线中的一者的第一非易失性存储器单元执行第一存储器存取操作、致使对连接到所述多个字线中的一者的第二非易失性存储器单元执行第二存储器存取操作以及致使在单个放电操作处将所述多个字线放电到所述初始电压来对所述存储器阵列执行经指定多个存储器存取操作。
12.根据权利要求11所述的方法，其中所述存储器阵列包括多个相变存储器PCM单元，且其中执行所述经指定多个存储器存取操作包括：
将所述存储器阵列的所述多个字线从所述初始电压预充电到所述预充电电压；
将第一存储器存取脉冲施加到连接到所述多个字线中的一者的第一PCM单元；
将第二存储器存取脉冲施加到连接到所述多个字线中的一者的第二PCM单元；及
将所述多个字线放电到所述初始电压。
13.根据权利要求12所述的方法，其中所述第一PCM单元及所述第二PCM单元连接到所述存储器阵列的同一字线且连接到所述存储器阵列的不同列。
14.根据权利要求12所述的方法，其中施加所述第一及第二存储器存取脉冲，而不在所述第一与第二存储器存取脉冲之间将所述多个字线中的其余字线放电。
15.根据权利要求14所述的方法，其中第一及第二存储器存取脉冲各自包括置位脉冲或复位脉冲中的同一者。
16.根据权利要求15所述的方法，其中执行所述经指定多个存储器存取操作进一步包括：
在将所述第一存储器存取脉冲施加到所述第一PCM单元之后，将第一程序验证脉冲施加到所述第一PCM单元；及
在将所述第二存储器存取脉冲施加到所述第二PCM单元之后，将第二程序验证脉冲施加到所述第二PCM单元。
17.根据权利要求11所述的方法，其中所述存储器阵列包括多个快闪存储器单元页，其中每一快闪存储器单元页包括连接到共用字线的多个快闪存储器单元，
其中所述单个命令指定第一存储器存取操作及不同于所述第一存储器存取操作的第二存储器存取操作，且
其中执行所述经指定多个存储器存取操作包括：
对一快闪存储器单元页的一小部分执行所述第一存储器存取操作，及
对一快闪存储器单元页的一小部分执行所述第二存储器存取操作。
18.根据权利要求17所述的方法，
其中所述单个命令进一步指定与所述第一存储器存取操作或所述第二存储器存取操作中的一者相同的类型的第三存储器存取操作，且
其中执行所述经指定多个存储器存取操作进一步包括：对针对其执行所述第一存储器操作及所述第二存储器存取操作中的与所述第三存储器存取操作相同的所述一者的所述页的一小部分执行所述第三存储器存取操作。
CN201580023175.7A 2014-05-06 2015-05-04 用于执行多重存储器操作的设备及方法 Active CN106463172B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910855051.5A CN110751973A (zh) 2014-05-06 2015-05-04 用于执行多重存储器操作的设备及方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/270,944 US9384830B2 (en) 2014-05-06 2014-05-06 Apparatuses and methods for performing multiple memory operations
US14/270,944 2014-05-06
PCT/US2015/029108 WO2015171522A1 (en) 2014-05-06 2015-05-04 Apparatuses and methods for performing multiple memory operations

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201910855051.5A Division CN110751973A (zh) 2014-05-06 2015-05-04 用于执行多重存储器操作的设备及方法

Publications (2)

Publication Number Publication Date
CN106463172A CN106463172A (zh) 2017-02-22
CN106463172B true CN106463172B (zh) 2019-10-08

Family

ID=54368416

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910855051.5A Withdrawn CN110751973A (zh) 2014-05-06 2015-05-04 用于执行多重存储器操作的设备及方法
CN201580023175.7A Active CN106463172B (zh) 2014-05-06 2015-05-04 用于执行多重存储器操作的设备及方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201910855051.5A Withdrawn CN110751973A (zh) 2014-05-06 2015-05-04 用于执行多重存储器操作的设备及方法

Country Status (8)

Country Link
US (5) US9384830B2 (zh)
EP (1) EP3140833A4 (zh)
JP (2) JP6434535B2 (zh)
KR (2) KR102097228B1 (zh)
CN (2) CN110751973A (zh)
SG (1) SG11201608934PA (zh)
TW (1) TWI576841B (zh)
WO (1) WO2015171522A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9384830B2 (en) * 2014-05-06 2016-07-05 Micron Technology, Inc. Apparatuses and methods for performing multiple memory operations
US9607705B1 (en) 2015-09-04 2017-03-28 Micron Technology, Inc. Apparatuses and methods for charging a global access line prior to accessing a memory
US9583160B1 (en) 2015-09-04 2017-02-28 Micron Technology, Inc. Apparatuses including multiple read modes and methods for same
CN107564563B (zh) * 2016-06-30 2020-06-09 华邦电子股份有限公司 存储器装置及其操作方法
WO2018187563A1 (en) 2017-04-06 2018-10-11 Nissan Chemical America Corporation Hydrocarbon formation treatment micellar solutions
US10394456B2 (en) 2017-08-23 2019-08-27 Micron Technology, Inc. On demand memory page size
US11210019B2 (en) * 2017-08-23 2021-12-28 Micron Technology, Inc. Memory with virtual page size
JP2021006595A (ja) 2017-09-13 2021-01-21 日産化学株式会社 原油回収用薬液
CA3080924C (en) 2017-11-03 2022-03-29 Nissan Chemical America Corporation Using brine resistant silicon dioxide nanoparticle dispersions to improve oil recovery
US10915474B2 (en) * 2017-11-29 2021-02-09 Micron Technology, Inc. Apparatuses and methods including memory commands for semiconductor memories
US11360704B2 (en) 2018-12-21 2022-06-14 Micron Technology, Inc. Multiplexed signal development in a memory device
US10957393B2 (en) * 2019-06-27 2021-03-23 Micron Technology, Inc. Apparatus and methods for performing concurrent access operations on different groupings of memory cells
EP4128240A4 (en) * 2020-03-24 2023-03-08 Micron Technology, Inc. MEMORY DEVICE WITH SINGLE TRANSISTOR DRIVERS AND METHOD OF OPERATING THE MEMORY DEVICE
KR20220013719A (ko) 2020-07-27 2022-02-04 에스케이하이닉스 주식회사 연속적인 액세스 동작을 수행하는 비휘발성 메모리 장치 및 이의 동작 방법
JP2022049553A (ja) 2020-09-16 2022-03-29 キオクシア株式会社 半導体装置および方法
JP2022049552A (ja) 2020-09-16 2022-03-29 キオクシア株式会社 半導体装置および方法
WO2022174367A1 (en) * 2021-02-18 2022-08-25 Micron Technology, Inc. Improved implicit ordered command handling

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102317928A (zh) * 2009-01-09 2012-01-11 美光科技公司 修改命令
US8451643B2 (en) * 2009-05-14 2013-05-28 Samsung Electronics Co., Ltd. Semiconductor memory device rewriting data after execution of multiple read operations

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6453370B1 (en) 1998-11-16 2002-09-17 Infineion Technologies Ag Using of bank tag registers to avoid a background operation collision in memory systems
JP2000163965A (ja) * 1998-11-27 2000-06-16 Mitsubishi Electric Corp 同期型半導体記憶装置
US6061285A (en) * 1999-11-10 2000-05-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device capable of executing earlier command operation in test mode
US6240040B1 (en) 2000-03-15 2001-05-29 Advanced Micro Devices, Inc. Multiple bank simultaneous operation for a flash memory
US6584034B1 (en) 2001-04-23 2003-06-24 Aplus Flash Technology Inc. Flash memory array structure suitable for multiple simultaneous operations
US20060026260A1 (en) 2004-07-28 2006-02-02 Mullen Jeffrey T Method of communicating between web applications and local client application while maintaining remote user session
US7120051B2 (en) * 2004-12-14 2006-10-10 Sandisk Corporation Pipelined programming of non-volatile memories using early data
US7319612B2 (en) 2005-05-18 2008-01-15 Intel Corporation Performing multiple read operations via a single read command
US7212447B2 (en) 2005-08-04 2007-05-01 Micron Technology, Inc. NAND flash memory cell programming
US8134866B2 (en) * 2006-04-06 2012-03-13 Samsung Electronics Co., Ltd. Phase change memory devices and systems, and related programming methods
KR100784866B1 (ko) 2006-12-13 2007-12-14 삼성전자주식회사 쓰기 시간을 줄일 수 있는 불 휘발성 메모리 장치 및그것을 포함한 메모리 카드
US7965546B2 (en) * 2007-04-26 2011-06-21 Super Talent Electronics, Inc. Synchronous page-mode phase-change memory with ECC and RAM cache
US7885099B2 (en) 2007-09-18 2011-02-08 Intel Corporation Adaptive wordline programming bias of a phase change memory
JP5049814B2 (ja) * 2008-02-14 2012-10-17 株式会社東芝 不揮発性半導体記憶装置のデータ書き込み方法
US8205031B2 (en) * 2008-08-19 2012-06-19 Sonix Technology Co., Ltd. Memory management system and method thereof
KR20100049809A (ko) 2008-11-04 2010-05-13 삼성전자주식회사 불휘발성 메모리 장치의 소거 방법
US9128699B2 (en) * 2008-12-22 2015-09-08 Intel Corporation Method and system for queuing transfers of multiple non-contiguous address ranges with a single command
KR20100101449A (ko) * 2009-03-09 2010-09-17 삼성전자주식회사 메모리 장치, 그것의 마스크 데이터 전송 방법 및 입력 데이터 정렬 방법
KR20110013868A (ko) 2009-08-04 2011-02-10 삼성전자주식회사 멀티 코멘드 셋 동작 및 우선처리 동작 기능을 갖는 멀티 프로세서 시스템
US20120117317A1 (en) * 2009-08-20 2012-05-10 Rambus Inc. Atomic memory device
US8258848B2 (en) * 2010-09-07 2012-09-04 Taiwan Semiconductor Manufacturing Co., Ltd. Level shifter
US9465728B2 (en) * 2010-11-03 2016-10-11 Nvidia Corporation Memory controller adaptable to multiple memory devices
US8737138B2 (en) * 2010-11-18 2014-05-27 Micron Technology, Inc. Memory instruction including parameter to affect operating condition of memory
US8547726B2 (en) * 2011-04-04 2013-10-01 Kabushiki Kaisha Toshiba Semiconductor memory device and controlling method thereof
US8607089B2 (en) * 2011-05-19 2013-12-10 Intel Corporation Interface for storage device access over memory bus
US9104547B2 (en) * 2011-08-03 2015-08-11 Micron Technology, Inc. Wear leveling for a memory device
US9087595B2 (en) * 2012-04-20 2015-07-21 Aplus Flash Technology, Inc. Shielding 2-cycle half-page read and program schemes for advanced NAND flash design
JP5853843B2 (ja) 2012-04-25 2016-02-09 ソニー株式会社 記憶制御装置、記憶装置、および、それらにおける処理方法
KR101964261B1 (ko) * 2012-05-17 2019-04-01 삼성전자주식회사 자기 메모리 장치
KR20140043560A (ko) * 2012-09-24 2014-04-10 삼성전자주식회사 메모리 특성 정보를 저장하는 반도체 메모리 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 반도체 메모리 장치의 동작방법
KR102167689B1 (ko) 2014-04-11 2020-10-20 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
US9384830B2 (en) * 2014-05-06 2016-07-05 Micron Technology, Inc. Apparatuses and methods for performing multiple memory operations

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102317928A (zh) * 2009-01-09 2012-01-11 美光科技公司 修改命令
US8451643B2 (en) * 2009-05-14 2013-05-28 Samsung Electronics Co., Ltd. Semiconductor memory device rewriting data after execution of multiple read operations

Also Published As

Publication number Publication date
EP3140833A1 (en) 2017-03-15
CN106463172A (zh) 2017-02-22
KR20180137601A (ko) 2018-12-27
US10311957B2 (en) 2019-06-04
US20160351263A1 (en) 2016-12-01
US10529428B2 (en) 2020-01-07
JP6434535B2 (ja) 2018-12-05
JP2019049976A (ja) 2019-03-28
SG11201608934PA (en) 2016-11-29
US9685234B2 (en) 2017-06-20
US10068649B2 (en) 2018-09-04
US20170256319A1 (en) 2017-09-07
EP3140833A4 (en) 2018-01-10
TW201611002A (zh) 2016-03-16
US9384830B2 (en) 2016-07-05
WO2015171522A1 (en) 2015-11-12
JP6853611B2 (ja) 2021-03-31
US20190244667A1 (en) 2019-08-08
JP2017524997A (ja) 2017-08-31
KR102097228B1 (ko) 2020-05-28
KR101935119B1 (ko) 2019-01-03
CN110751973A (zh) 2020-02-04
TWI576841B (zh) 2017-04-01
US20150325288A1 (en) 2015-11-12
KR20160144415A (ko) 2016-12-16
US20190035470A1 (en) 2019-01-31

Similar Documents

Publication Publication Date Title
CN106463172B (zh) 用于执行多重存储器操作的设备及方法
US8077496B2 (en) Nonvolatile memory device and method of driving the same
KR20100055105A (ko) 상 변화 메모리 장치
US8451643B2 (en) Semiconductor memory device rewriting data after execution of multiple read operations
CN108335711B (zh) 非易失性存储器件、其操作方法及存储设备
US9159393B2 (en) Memory decoding
US11830548B2 (en) Systems and methods for stabilizing cell threshold voltage
CN107148651A (zh) 非易失性存储装置及非易失性存储装置的控制方法
US20080094915A1 (en) Method for controlling current during programming of memory cells
US20080094916A1 (en) Memory device for controlling current during programming of memory cells
CN101689397B (zh) 具有高可靠性的非易失存储器
KR102471567B1 (ko) 메모리 장치 및 메모리 장치의 제어 방법
CN101958148B (zh) 能消除干扰的相变存储器单元及形成的相变存储器
CN118571286A (zh) 存储器装置及存储器系统
WO2008051840A1 (en) Memory device and method for controlling current during programming of memory cells

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant