CN101958148B - 能消除干扰的相变存储器单元及形成的相变存储器 - Google Patents
能消除干扰的相变存储器单元及形成的相变存储器 Download PDFInfo
- Publication number
- CN101958148B CN101958148B CN201010289950A CN201010289950A CN101958148B CN 101958148 B CN101958148 B CN 101958148B CN 201010289950 A CN201010289950 A CN 201010289950A CN 201010289950 A CN201010289950 A CN 201010289950A CN 101958148 B CN101958148 B CN 101958148B
- Authority
- CN
- China
- Prior art keywords
- phase
- phase change
- memory unit
- gate tube
- controlled switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提供一种能消除干扰的相变存储器单元,其包括:相变材料形成的相变电阻;并联在所述相变电阻两端的受控开关管;与所述相变电阻一端连接的选通管,其中,所述选通管和所述受控开关管在任意时刻工作在相反的状态,即一者处于导通状态时,另一者就处于截止状态,通过受控开关管的导通,可强制相变电阻两端的电压相等,从而有效避免干扰。此外,本发明还提供一种由能消除干扰的相变存储器单元所构成的相变存储器,该相变存储器在位线信号升高时,通过使受控开关管导通,可使相变电阻两端的电压相等,从而达到消除干扰的目的。
Description
技术领域
本发明涉及一种相变存储器,特别涉及一种由能消除干扰的相变存储器单元形成的相变存储器。
背景技术
相变存储器单元是基于20世纪60年代末70年代初提出的相变薄膜可以应用于相变存储介质的构想建立起来的,是一种价格便宜、性能稳定的存储器件。相变存储器单元可以做在硅晶片衬底上,其关键材料是可记录的相变薄膜、加热电极材料、绝热材料和引出电极材,其研究热点也就围绕器件工艺展开。器件的物理机制研究包括如何减小器件材料等。相变存储器单元的基本原理是用电脉冲信号作用于器件单元上,使相变材料在非晶态与多晶态之间发生可逆相变,通过分辨非晶态时的高阻与多晶态时的低阻实现信息的写入、擦除和读出操作。
相变存储器单元由于具有高速读取、高可擦写次数、非易失性、元件尺寸小、功耗低、抗强震动和抗辐射等优点,被国际半导体工业协会认为最有可能取代目前的闪存存储器而成为未来存储器主流产品的器件和最先成为商用产品的器件。
相变存储器单元的读、写、擦操作就是在器件单元上施加不同宽度和高度的电压或电流脉冲信号;对于擦操作(RESET),是施加一个短且强的脉冲信号使器件单元中的相变材料温度升高到熔化温度以上后,再经过快速冷却从而实现相变材料多晶态到非晶态的转换,即“1”态到“0”态的转换;对于写操作(SET),则是施加一个长且中等强度的脉冲信号使相变材料温度升到熔化温度之下、结晶温度之上后,并保持一段时间促使晶核生长,从而实现非晶态到多晶态的转换,即“0”态到“1”态的转换;对于读操作,则是施加一个对相变材料的状态不会产生影响的很弱的脉冲信号,通过测量器件单元的电阻值来读取它的状态。
相变存储器的存储单元结构包括1T1R、1D1R等。图1所示为1T1R相变存储单元结构。图2为1T1R单元的等效电路。当对选中单元进行读写操作时,位线BL的电平会升到一定的电压VBL,其值会根据读写的数据的不同而不同,从而对存储单元完成不同的操作。再请参见2,当处于同一位线上的各存储单元中有些被选中而有些未被选中时,虽然位线VBL电平上升,但对于未被选中的存储单元,理想情况是该未被选中的存储单元和选通管的连接点D的电平也应该为VBL。然而,实际上,由于连接点D与地之间存在PN结漏电流、以及选通管存在漏电流,会导致连接点D的电压逐渐下降。另外,连接点D与地之间还存在寄生电容CDG,当VBL电平上升也会产生分压。由于漏电流和寄生电容的分压的共同作用,会使得该未选中的相变电阻上产生一个电压。由于相变电阻对电流或电压很敏感,这个电压对该未选中的存储单元的干扰会引起相变电阻阻值的变化,长期下去会使得相变电阻发生相变,从而导致存储的数据出错。
因此,如何解决上述问题,实已成为本领域技术人员亟待解决的课题。
发明内容
本发明的目的在于提供一种能消除干扰的相变存储器单元。
本发明的另一目的在于提供一种能消除干扰的相变存储器。
为了达到上述目的及其他目的,本发明提供的能消除干扰的相变存储器单元,其包括:相变材料形成的相变电阻;并联在所述相变电阻两端的受控开关管;与所述相变电阻一端连接的选通管,其中,所述选通管和所述受控开关管在任意时刻工作在相反的状态,即一者处于导通状态时,另一者就处于截止状态。
本发明提供的能消除干扰的相变存储器包括:多条位线和字线;多条控制信号线;以及多个上述能消除干扰的相变存储器单元所构成的阵列,其中,各相变存储器单元中的相变电阻的另一端分别连接一位线,各相变存储器单元结构中的选通管分别连接一字线以便由字线信号控制开闭,各相变存储器单元中的受控开关管分别连接一控制线以便由控制线信号控制开闭。
较佳的,当所述选通管和所述受控开关管为相同类型的晶体管(例如都是NMOS管)时,两者各自接入的用于控制开闭的控制信号互为反信号。
此外,所述选通管可以是二极管等。
综上所述,本发明的能消除干扰的相变存储器单元和由此形成的相变存储器通过在相变电阻上并联受控开关管,当位线信号升高时,使受控开关管导通,从而使相变电阻两端的电压相等,以此达到消除干扰的目的。
附图说明
图1为现有1T1R型相变存储单元示意图。
图2为现有1T1R型相变存储单元等效电路示意图。
图3为本发明的能消除干扰的相变存储器单元示意图。
图4为本发明的能消除干扰的相变存储器单元所形成的相变存储器结构示意图。
具体实施方式
以下将结合附图对本发明的能消除干扰的相变存储器单元进行详细说明。在此,先以1T1R的相变存储器单元为例进行描述。
请参阅图3,本发明的能消除干扰的相变存储器单元包括:相变电阻R、受控开关管N2、和选通管N1。
所述相变电阻由相变材料所形成,是相变存储器单元的核心部件,当其受到不同宽度和高度的电压或电流脉冲信号作用时,其阻值会发生相应变化,根据其阻值的变化可实现数据的读写或擦除等操作。在本实施例中,所述相变电阻的一端作为位线信号BL的接入端。
所述受控开关管N2并联在所述相变电阻R两端,其可采用晶体管,例如,NMOS管或PMOS管等,在本实施例中,其采用NMOS管,该NMOS管的栅极由控制信号WLB控制。
所述选通管N1连接与所述相变电阻R的另一端D,其也是采用晶体管,如NMOS管或PMOS管等。在本实施例中,其采用NMOS管,该NMOS管的栅端由字线信号WL控制、漏极与所述相变电阻R的另一端D相连、源极接地。
上述能消除干扰的相变存储器单元的工作原理如下:
写入数据前,控制信号(即字线信号)WL处于低电平,WLB处于高电平,数据信号(即位线信号)BL处于低电平,因此,选通管N1断开,而受控开关管N2导通,从而使所述相变电阻R两端的电位相同,即D点的电位和VBL相同。而在写入数据时,控制信号WL提升至高电平,WLB减低至低电平,数据信号BL根据写入数据提升至高电平,如此,选通管N1导通,而受控开关管N2断开,施加在所述相变电阻R上的电压脉冲导致其阻值发生变化,从而完成一个单元的数据写入。写入完后,控制信号WL减低为低电平,WLB升至高电平。由此可见,即使相变存储器单元在未被选中,也会由于受控开关管的作用,而迫使D点的电位等于VBL,避免了因漏电流和寄生电容的影响而导致相变存储单元性能不稳定甚至失效的问题。
不过,上述实施例中仅仅针对1T1R型相变存储单元进行了说明,事实上,对于其他类型的相变存储单元,也会因为漏电流和寄生电容的影响而导致相变存储单元工作不稳定或者失效的问题,同样也可以在相变电阻的两端并联受控开关管,使选通管和受控开关管在任意时刻都工作在相反的状态,即一者处于导通状态时,另一者就处于截止状态。例如,对于1D1R型相变存储单元,由于选通管采用二极管,则当二极管截止时,受控开关管导通,而当二极管导通时,受控开关管截止,同样也能使相变存储单元免受漏电流和寄生电容的影响。
再请参见图4,其是由上述能消除干扰的相变存储器单元所形成的相变存储器结构示意图。所述相变存储器包括多条字线和位线,如字线WL0、WL1、WL2、WL3,位线BL0、BL1、BL2,所述相变存储器还包括多条控制信号线,如控制信号线WLB0、WLB1、WLB2、WLB3,各条字线和位线分别连接相应的相变存储单元,各相变存储单元都采用上述能消除干扰的相变存储器单元,即每一相变存储单元包括相变电阻、受控开关管、和选通管。在本实施例中,选通管和受控开关管都采用NMOS管,故各选通管的栅极由相应的字线信号(例如WL0、WL1、WL2、WL3)控制,而各受控开关管的栅极由相应的字线信号的反相信号控制,即分别由控制信号线WLB0、WLB1、WLB2、WLB3等的控制信号来控制。
需要说明的是,上述实施例仅示出4条字线和3条位线,但本领域的技术人员应该理解,上述示例并非用于限制本发明,仅仅是为了更好的说明本发明的方案,事实上,相变存储器所包含的结构单元、字线、位线都视实际需要而定,而且,各选通管也并非以NMOS管为限,例如,还可以是二极管、PMOS管等等,而受控开关管也可以采用其他器件,例如,PMOS管等。因此,如果选通管和受控开关管采用不同类型的器件,则控制两者开闭的信号依据器件而定,只是需要强调的是,属于同一相变存储单元结构中的选通管和受控开关管,两者在同一时刻必须工作在不同的状态,即如果其中一者截止,则另一者就处于导通状态。
综上所述,本发明的能消除干扰的相变存储器单元和由此形成的相变存储器,在相变电阻上并联了受控开关管,当进行数据写入时,受控开关管处于断开状态,而当相变存储单元结构未被选中时,则受控开关管处于闭合状态,与现有相变存储单元结构相比,本发明提供的相变存储单元能克服因读写电压或电流对非选中单元的干扰作用而导致的存储单元读出的可靠性问题,可有效提高相变存储器的可靠性。
上述实施例仅列示性说明本发明的原理及功效,而非用于限制本发明。任何熟悉此项技术的人员均可在不违背本发明的精神及范围下,对上述实施例进行修改。因此,本发明的权利保护范围,应如权利要求书所列。
Claims (5)
1.一种能消除干扰的相变存储器单元,其特征在于包括:
相变材料形成的相变电阻;
并联在所述相变电阻两端的受控开关管;
与所述相变电阻一端连接的选通管;
其中,所述相变电阻的另一端连接位线,所述选通管由字线信号控制开闭,所述受控开关管由控制信号控制开闭,所述选通管和所述受控开关管在任意时刻工作在相反的状态,即一者处于导通状态时,另一者就处于截止状态。
2.如权利要求1所述的能消除干扰的相变存储器单元,其特征在于:当所述选通管和所述受控开关管为相同类型的晶体管时,两者各自接入的用于控制开闭的控制信号互为反信号。
3.如权利要求1或2所述的能消除干扰的相变存储器单元,其特征在于:所述选通管和所述受控开关管都为NMOS管。
4.如权利要求1或2所述的能消除干扰的相变存储器单元,其特征在于:所述选通管为二极管。
5.一种能消除干扰的相变存储器,其特征在于包括;
多条位线和字线;
多条控制信号线;
多个由权利要求1至4任一所述的能消除干扰的相变存储器单元所构成的阵列,其中,各相变存储器单元结构中的相变电阻的另一端分别连接一位线,各相变存储器单元结构中的选通管分别连接一字线以便由字线信号控制开闭,各相变存储器单元结构中的受控开关管分别连接一控制线以便由控制线信号控制开闭。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010289950A CN101958148B (zh) | 2010-09-21 | 2010-09-21 | 能消除干扰的相变存储器单元及形成的相变存储器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010289950A CN101958148B (zh) | 2010-09-21 | 2010-09-21 | 能消除干扰的相变存储器单元及形成的相变存储器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101958148A CN101958148A (zh) | 2011-01-26 |
CN101958148B true CN101958148B (zh) | 2012-10-10 |
Family
ID=43485429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010289950A Active CN101958148B (zh) | 2010-09-21 | 2010-09-21 | 能消除干扰的相变存储器单元及形成的相变存储器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101958148B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102543172B (zh) * | 2012-02-27 | 2014-09-24 | 北京大学 | 一种适用于神经元电路的阻变忆阻器的控制方法 |
WO2015016916A1 (en) * | 2013-07-31 | 2015-02-05 | Hewlett-Packard Development Company, L.P. | Voltage control for crosspoint memory structures |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1734674A (zh) * | 2005-06-06 | 2006-02-15 | 复旦大学 | 相变存储单元阵列写电流的对称位线补偿方法 |
CN101354917A (zh) * | 2007-07-26 | 2009-01-28 | 三星电子株式会社 | 包括叠置nand型电阻存储器单元串的非易失性存储器件及其制造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100607180B1 (ko) * | 2004-06-18 | 2006-08-01 | 삼성전자주식회사 | 반도체 메모리 장치의 파워 업 리셋 회로 |
JP2007115956A (ja) * | 2005-10-21 | 2007-05-10 | Toshiba Corp | 半導体記憶装置 |
-
2010
- 2010-09-21 CN CN201010289950A patent/CN101958148B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1734674A (zh) * | 2005-06-06 | 2006-02-15 | 复旦大学 | 相变存储单元阵列写电流的对称位线补偿方法 |
CN101354917A (zh) * | 2007-07-26 | 2009-01-28 | 三星电子株式会社 | 包括叠置nand型电阻存储器单元串的非易失性存储器件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101958148A (zh) | 2011-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5425594B2 (ja) | 相変化メモリ装置 | |
CN101101791B (zh) | 非易失性存储器及其控制方法 | |
CN101331553B (zh) | 非易失性半导体存储器件 | |
KR100827697B1 (ko) | 3차원 구조를 가지는 반도체 메모리 장치 및 셀 어레이구조 | |
CN109427969B (zh) | 具有多个热界面的相变存储器电极 | |
CN104221090A (zh) | 电阻式器件及其操作方法 | |
CN106205684B (zh) | 一种相变存储器读出电路及读出方法 | |
CN105931665B (zh) | 一种相变存储器读出电路及方法 | |
US11081174B2 (en) | Set/reset methods for crystallization improvement in phase change memories | |
CN105679360A (zh) | 一种可刷新的非易失性存储器及其刷新方法 | |
CN102931206A (zh) | 一种高密度相变存储器电路结构及其制备方法 | |
CN101339805A (zh) | 一种高读取速度、低操作干扰的相变存储单元存储器及其操作方法 | |
US10290348B1 (en) | Write-once read-many amorphous chalcogenide-based memory | |
CN100570747C (zh) | 相变存储器 | |
CN101958148B (zh) | 能消除干扰的相变存储器单元及形成的相变存储器 | |
US7889546B2 (en) | Phase-change random access memory device, system having the same, and associated methods | |
CN103646668A (zh) | 一次性可编程存储器及其编程方法与读取方法 | |
CN1811988B (zh) | 存储单元阵列偏置方法以及半导体存储器件 | |
CN101968973B (zh) | 能抑制位线间漏电流的相变存储器电路 | |
US10957387B1 (en) | Multi-level cell (MLC) techniques and circuits for cross-point memory | |
KR20090016189A (ko) | 상 변화 메모리 장치 | |
EP3826017B1 (en) | Non-volatile sram device | |
CN101329908A (zh) | 高速互补单元相变存储器 | |
CN102157197A (zh) | 一种链式相变存储器结构 | |
CN101740121A (zh) | 一种相变随机存储器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |