CN101339805A - 一种高读取速度、低操作干扰的相变存储单元存储器及其操作方法 - Google Patents

Abstract

本发明属于微电子技术领域，具体为一种高读取速度、低操作干扰的相变电阻存储单元结构存储器及其存储操作方法，其特征在于包括：数条字线，数条位线，以及数个存储单元，每个存储单元位于一条字线与两条位线的各个交叉区。每个存储单元包括两个相变存储单元和两个选通器件。两个相变存储单元通过各自的选通管的控制端与不同的位线相连，共用同一根字线。其优点在于可以实现高读取速度的应用，并可防止存储操作时产生对选中单元的误读操作。

Description

一种高读取速度、低操作干扰的相变存储单元存储器及其操作方法

技术领域

本发明属于微电子技术领域，具体为一种高读取速度、低操作干扰的相变电阻存储单元结构存储器及其存储操作方法

背景技术

存储器在半导体市场中占有重要的地位，由于便携式电子设备的不断普及，不挥发存储器在整个存储器市场中的份额也越来越大，其中90％以上的份额被FLASH占据。但是由于存储电荷的要求，FLASH不能随技术代发展无限制拓展，有报道预测FLASH技术的极限在32nm左右，这就迫使人们寻找性能更为优越的下一代不挥发存储器。最近电阻转换存储器(resistive switching memory)因为其高密度、低成本、可突破技术代发展限制的特点引起高度关注，所使用的材料有相变材料^[1]、掺杂的SrZrO₃ ^[2]、铁电材料PbZrTiO₃ ^[3]、铁磁材料Pr_1-xCa_xMnO₃ ^[4]、二元金属氧化物材料^[5]、有机材料^[6]等。二元金属氧化物(如Nb₂O₅，Al₂O₃，Ta₂O₅，Ti_xO，Ni_xO^[5]，Cu_xO^[7]等)由于在组份精确控制、与集成电路工艺兼容性及成本方面的潜在优势格外受关注。

在众多不挥发存储器中，现在基于相变材料的相变存储器被广泛地研究，相变存储技术(phase change memory)又称为OUM(Ovonic UnifieB Memory)，对于硫系玻璃状合金材料，其存在一个具有阈值电压的状态转换过程。通过实验发现，这个转变是硫系化合物材料在外界信号的作用下发生了由晶态向非晶态的可逆转化，因此我们称其为相变材料。Ge2Sb2Te5，以下简称GST，是一种典型的硫系半导体化合物。作为二进制数据存储的载体，GST有2种表现出不同特性的状态：非晶态和多晶态(多晶态有2种结构：低温下的面心立方和相对高温下更稳定的密排六方)。由于GST的多晶态和非晶态在电导率上有明显的差异，使得状态区分变得十分简单。

相变存储器的存储单元典型地包括两个元件，也就是相变存储电阻和选通晶体管，构成1B1R的结构。图1(a)是一个传统的相变存储单元结构，其中101是相变存储电阻，102是字线，103是位线，T11是选通晶体管，这里选通晶体管是三极管，其基极连到字线102，发射极连到位线103，集电极接地。当需要对这个存储单元操作时，字线102降为低电压，比如0V，位线上接需要操作的电压或电流。下面结合图1(b)说明对相变存储单元具体的操作方式。当需要将相变存储单元由低阻向高阻转变时(又称复位RESET)，需要幅度大的电流或电压脉冲作用于存储单元，使之迅速达到熔点，同时这个电流脉冲具有陡峭的下降沿，使相变材料淬冷，把大量的缺陷保存在材料中，使之成为非晶态。如曲线111。当需要将相变存储单元由高阻向低阻转变的过程(又称置位SET)，则需要电流或电压把存储单元加热到晶化温度的范围，在较长的时间内让晶粒生成，最后使材料中存在一定数量的晶化部分，如曲线112。RESET脉冲幅度高，脉宽窄，下降陡，而SET脉冲则相反。

如果要读相变存储单元，只需在其两端加一预充电电压，再进行放电，将其放电曲线与一个参考电阻的放电曲线进行比较，即可得出相变存储单元处于置位状态还是复位状态。图2(a)反映了读操作的过程，RL是参考电阻的位线，204是参考电阻，参考电阻的阻值介于相变单元的高阻与低阻之间，205是预充电电路模块，206为读出放大器，207为数据输出。先由预充电电路模块将BL和RL充到一个相同的电平，再将BL和RL进行放电，由于BL和RL上连接的电阻阻值不同，它们的放电速度也不同，这就导致了读出放大器两端的电平不同，读出放大器的输出端反映了相变存储单元是高阻状态还是低阻状态，即“0”或“1”。

图2(b)为相变单元高阻放电曲线，低阻放电曲线与参考电阻的放电曲线的比较，Vpre为预充电电平，211为相变单元高阻放电曲线，212为参考电阻放电曲线，213为相变单元低阻放电曲线，214为读出放大器的灵敏范围，当读出放大器的两个输出端电平差达到这个范围，即到达时间t1或t2时，读出放大器输出数据。

发明内容

本发明提供高读取速度、低操作干扰的电阻存储器件及相应的存储操作方法，可以实现高读取速度的应用，并可防止存储操作时产生对选中单元的误读操作。

本发明提出的电阻存储器件，以硫系半导体化合物作为存储电阻，包括数条字线，数条位线，以及数个存储单元，由两个相变存储单元和两个选通三极管来构成一个存储单元，存储一位的数据。两个相变存储单元和两个选通三极管共用同一条字线，而与不同的位线相连。

本发明所述的硫系半导体化合物可以是Ge₂Sb₂Te₅、Ge₁Sb₄Te₇、Ge₁Sb₂Te₄和Ge₄Sb₁Te₅，对于以上存储介质材料，由于制备工艺以及性能需求，在化学计量比上会有所变化，这不应视作对本发明的限制。

附图说明

图1(a)是传统的相变存储单元结构

图1(b)是相变存储单元操作电流电压图

图2(a)是传统的相变存储单元结构读操作原理图

图2(b)是相变单元高阻放电曲线，低阻放电曲线与参考电阻的放电曲线的比较图

图3是本发明提出的2B2R存储单元结构图

图4(a)是本发明提出的2B2R存储单元结构读操作原理图

图4(b)是本发明提出的2B2R存储单元结构写操作原理图

图5是本发明提出的2B2R存储单元结构操作流程图

图6是本发明提出的2B2R存储单元结构读操作放电曲线的比较图

图7是本发明提出的2B2R存储单元结构阵列

图中标号

100是传统的相变存储单元结构，101是相变存储电阻，102是字线，103是位线，111是相变存储器reset脉冲，112是相变存储器set脉冲，200是传统的相变存储单元结构读操作原理图，201是相变存储电阻，202是字线，203是位线，204是参考电阻，205是预充电电路，206是读出放大器，207是数据输出。211是相变单元高阻放电曲线，212是参考电阻放电曲线，213是相变单元低阻放电曲线，214是读出放大器的灵敏范围。301-304是相变存储电阻，305-308是选通二极管，310，311是字线，312，313是位线。401-404是相变存储电阻，405-408是选通二极管，410，411是字线，412，413是位线，420是预充电电路，421是读出放大器，422是数据输出。431-434是相变存储电阻，435-438是选通二极管，440，441是字线，442，443是位线，450，451是置位电流，452是复位电流与置位电流之差。501-508是2B2R存储单元结构操作流程。601是相变单元高阻放电曲线，602是参考电阻放电曲线，603是相变单元低阻放电曲线，604是读出放大器的灵敏范围。B01-B32是选通二极管，701-732是相变存储电阻，733是预充电电路，734是写驱动电路，735是数据输入，736是地址输入，737是列译码器，738是行译码器，739是地址输入，740是读出放大器，741是数据输出，742是列多路选择器。

具体实施方式

在下文中结合图示在参考实施例中更完全地描述本发明，本发明提供优选实施例，但不应该被认为仅限于在此阐述的实施例。相反，提供这些实施例以便此公开是彻底的和完全的，将本发明的范围完全传递给相关领域的技术人员。

在此参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示的区域的特定形状。

本发明涉及一种高读取速度、高密度、低操作干扰的电阻存储器件及相应的存储操作方法。

附图1(a)和图1(b)在发明技术背景中进行了解释。

图3示出了本发明提出的2B2R存储单元结构，图中示出了两对存储单元，包括字线310，311，位线312，313，选通二极管305-308，相变存储电阻301-304，其中，301和302构成一对存储单元，303和304构成另一对存储单元，分别存储一位的数据。存储一位数据的两个相变存储单元分为主存储单元及其互补单元，这两个单元的状态为相反的，也就是说一个为高阻，一个为低阻。当主存储单元为高阻，互补单元为低阻时，代表存储数据“0”；当主存储单元为低阻，互补单元为高阻时，代表存储数据“1”。

图4(a)是本发明提出的2B2R存储单元结构读操作原理图，420为预充电电路，421为读出放大器，422为数据输出。读操作时，预充电电路先将位线BL及其互补线BL预充电到一个相同的电平，再将BL和BL进行放电，由于BL和BL上连接的电阻分别为高阻和低阻，它们的放电速度也不同，这就导致了读出放大器两端的电平不同，当BL上连接的电阻为高阻，BL上连接的电阻为低阻时，读出放大器输出低电平，代表数据“0”，当BL上连接的电阻为低阻，BL上连接的电阻为高阻时，读出放大器输出高电平，代表数据“1”。

图4(b)是本发明提出的2B2R存储单元结构写操作原理图，450，451是置位电流，452是复位电流与置位电流之差。写操作时，当欲写入数据DATA为“0”时，NMOS管M0导通，M1关断，BL上流过复位电流，BL上流过置位电流，主存储单元被写为高阻，即数据“0”，互补单元被写为低阻，即数据“1”；当欲写入数据DATA为“1”时，NMOS管M0关断，M1导通，BL上流过置位电流，BL上流过复位电流，主存储单元被写为低阻，即数据“1”，互补单元被写为高阻，即数据“0”。

图5为本发明提出的2B2R存储单元结构操作流程。首先，地址输入使字线及位线选中，如操作流程501，然后就可以对本发明提出的2B2R存储单元结构中的存储单元进行正常的读写操作，如操作流程502。接下来的读操作过程已经在上文作出说明，如操作流程503-508。

图6是本发明提出的2B2R存储单元结构读操作放电曲线的比较图。601是相变单元高阻放电曲线，602是传统的相变存储单元结构中参考电阻放电曲线，603是相变单元低阻放电曲线，604是读出放大器的灵敏范围。对于传统的相变存储单元结构，预充电结束后，在t2时刻读出放大器的两端电平差达到其灵敏范围，而对于2B2R存储单元结构，在t1时刻出放大器的两端电平差达到其灵敏范围，这样，时间就节省了t2-t1，从而实现了高读取速度。

由于工艺的波动性，实际电路中存储单元的高阻和低阻的阻值都不是一个确定的值，而是在一定范围内波动的，这就使得读操作中有误读的可能，比如说有些存储单元低阻的阻值高于参考电阻，读操作时被误读为高阻，或者有些存储单元高阻的阻值低于参考电阻，读操作时被误读为低阻。而采用2B2R存储单元结构就可以很好的改善这个问题，采用自比较读出方式，直接将高阻和低阻进行比较，而高阻的阻值低于低阻，或者低阻的阻值高于高阻的可能性极小，这样就很好的改善了误读的问题。

图7为本发明提出的2B2R存储单元结构的阵列图，其中B01，B02……B32为选通三极管，701-732为相变存储电阻，738为行译码器，737为列译码器，739为行多路选择器，742为列多路选择器，740为读出放大器，741为数据输出，733为预充电电路，734为写驱动电路，735为数据输入。

下面以选中B03，B04，相变存储电阻703和存储电阻704组成的存储单元为例说明本发明提出的2B2R存储单元结构的操作方法。当需要对存储电阻写“0”时，行译码器738使B03的基极所连的字线WL0变为低电平，比如0V，使其他字线WL1-WLn为高电平，比如3.3V，列译码器737使位线BL和BL选中，这样阵列中只有B03和B04的EB结正偏，这时候就可以通过预充电电路733、读出放大器740或写驱动电路734对存储单元703、704进行读写操作。由于采用三极管而不是宽沟道的MOS管，因此2B2R存储单元结构的阵列并不会造成面积的大量增加。

Claims (3)

1、一种高读取速度、低操作干扰的相变电阻存储单元结构存储器，其特征在于包括：

数条字线，

数条位线，以及

数个存储单元，每个存储单元位于一条字线与两条位线的各个交叉区。每个存储单元包括两个相变存储单元和两个选通器件。两个相变存储单元通过各自的选通管的控制端与不同的位线相连，共用同一根字线。

2.根据权利要求1所述的高读取速度、低操作干扰的相变电阻存储单元结构存储器，其特征在于所述的选通器件是双极型晶体管。

3.根据权利要求1所述的高读取速度、低操作干扰的相变电阻存储单元结构存储器，对其操作方法的特征为：

写0：在存储单元中的主存储单元所连接的位线上施加复位电平，将主存储单元写为高阻；在存储单元中的互补存储单元所连接的位线上施加置位电平，将互补存储单元写为低阻。

写1：在存储单元中的主存储单元所连接的位线上施加置位电平，将主存储单元写为低阻；在存储单元中的互补存储单元所连接的位线上施加复位电平，将互补存储单元写为高阻。

读：存储单元的两条位线上先施加预充电电压，再进行放电，根据两条位线放电速度的快慢由读出放大器输出结果。

Images