CN109903801A - 相变存储器的数据读出电路及方法 - Google Patents

Abstract

本发明提供一种相变存储器的数据读出电路及方法，包括：参考读电压产生电路、读电压预充电电路、目标相变存储单元、未选中相变存储单元、电压比较器电路；其中，所述参考读电压产生电路与所述电压比较器电路连接，所述读电压预充电电路与所述目标相变存储单元所在位线和所述未选中相变存储单元所在位线连接，所述目标相变存储单元与所述电压比较器电路连接，所述未选中相变存储单元与所述电压比较器电路连接，所述电压比较器电路与所述读电压预充电电路连接。本发明的相变存储器的数据读出电路及方法读出速度快、功耗低且误读率低。

Description

相变存储器的数据读出电路及方法

技术领域

本发明涉及微电子技术领域，特别是涉及一种相变存储器的数据读出电路及方法。

背景技术

相变存储器，是一种新型的阻变式非易失性半导体存储器，它以硫系化合物材料为存储介质，利用加工到纳米尺寸的相变材料在多晶态(材料呈低阻状态)与非晶态(材料呈高阻状态)时不同的电阻状态来实现数据的存储。

相变存储器是基于Ovshinsky在20世纪60年代末提出的奥弗辛斯基电子效应的存储器，它一般是指硫系化合物随机存储器，又被称作奥弗辛斯基电效应统一存储器。相变存储器作为一种新的存储器，由于其读写速度快，可擦写耐久性高，保持信息时间长，低功耗，非挥发等特性，特别是随着加工技术和存储单元的尺寸缩小到纳米数量级时相变存储器的这些特性也变得越来越突出，因此它被业界认为是最有发展潜力的下一代存储器。

相变存储器中的存储数据(即相变单元的晶态或非晶态)要通过数据读出电路读取，考虑到其呈现出来的直观特性为低阻或高阻态，因此，相变存储器都是通过在读信号及读电路的控制下，向相变存储器存储单元输入较小量值的电流或者电压，然后测量相变存储单元上的电压值或电流值来实现的。

图1和图2分别为110nm和40nm工艺下相变存储单元中相变电阻的测量值与读电压的关系，从图中可以看出，相变电阻在多晶态和非晶态下的测量差值随着读电压的升高有增加的趋势，这一趋势表明读电压的升高增大了读取相变电阻在高阻和低阻时的窗口值，更有利于数据读取的准确性，但是读电压的升高也意味着电流的增大，过大的电流会改变相变电阻的状态，破坏数据保持力。现有技术中为了保证数据保持力，同时避免相变材料发生阈值效应，往往只能将读电压设置为300mV以下，严重制约了相变存储器的读出速度，而且读出电路存在静态电流，读取数据的功耗比较大。

因此，如何提出一种新型的相变存储器数据读出方式，解决现有技术读出速度慢，读取功耗高和读出窗口小的问题，已经成为本领域技术人员亟待解决的问题之一。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种相变存储器的数据读出电路及方法，用于解决现有技术中相变存储器读出速度慢，读取功耗高和读出窗口小的问题。

为实现上述目的及其他相关目的，本发明提供一种相变存储器的数据读出电路，所述相变存储器的数据读出电路至少包括：

参考读电压产生电路、读电压预充电电路、目标相变存储单元、未选中相变存储单元、电压比较器电路；其中，

所述参考读电压产生电路，用于产生参考读电压，所述参考读电压在所述目标相变存储单元的字线信号有效之后以设定速率下降，所述设定速率介于所述目标存储单元为高阻与低阻时对应的读电压下降速率之间；

所述读电压预充电电路的输出端连接所述目标相变存储单元所在位线，用于在所述目标相变存储单元的字线信号有效之前将所述目标相变存储单元所在位线充电至预读电压，所述预读电压与所述目标相变存储单元的字线信号有效之前的参考读电压相等；

所述电压比较器电路的第一输入端连接所述参考读电压产生电路的输出端，所述电压比较器电路的第二输入端连接所述读电压预充电电路的输出端，用于将所述目标相变存储单元所在位线的电压与所述参考读电压进行比较并输出所述目标相变存储单元的读出数据；

所述目标相变存储单元与所述未选中相变存储单元连接同一位线。

可选地，各相变存储单元均包括相变电阻和选通管；其中，所述相变电阻的一端连接所述电压比较器电路的第二输入端，所述相变电阻的另一端与所述选通管串联后接地，各选通管的控制端分别连接相应的字线信号。

更可选地，所述参考读电压产生电路包括设定电压产生模块及参考相变存储单元；其中，所述设定电压产生模块在所述目标相变存储单元的字线信号有效之前产生电压值恒定的设定电压；所述参考相变存储单元连接于所述设定电压产生模块的输出端，基于所述参考相变存储单元控制所述设定速率。

更可选地，所述参考相变存储单元包括参考相变电阻及参考选通管，所述参考相变电阻的一端连接所述设定电压产生模块的输出端，所述参考相变电阻的另一端与所述参考选通管串联后接地，所述参考选通管的控制端连接一控制信号，所述控制信号在所述目标相变存储单元的字线信号有效时有效。

可选地，所述预读电压不小于300mV。

为实现上述目的及其他相关目的，本发明提供一种相变存储器的数据读出方法，所述相变存储器的数据读出方法至少包括：

提供一参考读电压；

在目标相变存储单元的字线信号有效之前，将所述目标相变存储单元所在位线充电至预读电压，此时所述预读电压与所述参考读电压相等；

在所述目标相变存储单元的字线信号有效之后，停止向所述目标相变存储单元充电，所述目标相变存储单元所在通路导通，所述目标相变存储单元所在位线上的寄生电容通过所述目标相变存储单元所在的通路放电；同时，所述参考读电压以设定速率下降，所述设定速率介于所述目标存储单元为高阻与低阻时对应的读电压下降速率之间；

将同一时刻的所述目标相变存储单元所在位线的电压与所述参考读电压进行比较，输出一读出电压信号，藉由所述读出电压信号判断所述目标相变存储单元中存储的数据。

可选地，所述预读电压不小于300mV。

可选地，所述目标相变存储单元的字线信号有效后，所述目标相变存储单元所在位线的电压满足：

V_t＝V_u*[1-e^(-t/RC)]；

其中，V_t为所述目标相变存储单元所在位线的电压值，V_u为所述预读电压，t为放电时间，R为所述目标相变存储单元中相变电阻的阻值，C为所述目标相变存储单元所在位线上的寄生电容。

更可选地，所述目标相变存储单元中相变电阻的阻值越大，所述目标相变存储单元所在位线的电压下降越慢；所述目标相变存储单元中相变电阻的阻值越小，所述目标相变存储单元所在位线的电压下降越快。

可选地，所述目标相变存储单元的字线信号有效之后，当所述参考读电压大于所述目标相变存储单元所在位线的电压时，所述目标相变存储单元中的相变电阻为低阻状态；当所述参考读电压小于所述目标相变存储单元所在位线的电压时，所述目标相变存储单元中的相变电阻为高阻状态。

如上所述，本发明的相变存储器的数据读出电路及方法，具有以下有益效果：

1、本发明的相变存储器的数据读出电路及方法采用电压比较的方式，在目标相变存储单元的字线信号有效之前就将目标相变存储单元所在的位线充电至预读电压，预充电的方式加快了数据读取的速度。

2、本发明的相变存储器的数据读出电路及方法中预读电压高于传统相变存储器数据读出方法中的读电压，可以增大读取相变电阻在高阻和低阻时的窗口值，减少误读率。

3、本发明的相变存储器的数据读出电路及方法在目标相变存储单元的字线信号有效之后，目标相变存储单元所在位线上的寄生电容通过目标相变存储单元所在的通路进行放电，根据目标相变存储单元中相变电阻的大小不同，位线上读电压的变化速率会有所不同，通过和参考读电压的比较，进而读出目标相变存储单元中的数据，读取过程没有静态大电流的产生，不仅避免了相变电阻在读取过程中状态发生改变的可能性(提高保持力)，而且大大减少了相变存储器读操作的功耗。

附图说明

图1显示为110nm工艺下相变存储单元中相变电阻的测量值与读电压的关系示意图。

图2显示为40nm工艺下相变存储单元中相变电阻的测量值与读电压的关系示意图。

图3显示为本发明的相变存储器的数据读出电路的结构示意图。

图4显示为本发明的参考读电压产生电路的结构示意图。

图5显示为本发明的相变存储器的数据读出方法的流程示意图。

图6显示为本发明的读电压与相变电阻阻值的关系示意图。

元件标号说明

1 相变存储器的数据读出电路

11 参考读电压产生电路

111 设定电压产生模块

112 参考相变存储单元

12 读电压预充电电路

13 目标相变存储单元

14 未选中相变存储单元

15 电压比较器电路

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图3～图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

如图3所示，本发明提供一种相变存储器的数据读出电路1，所述相变存储器的数据读出电路1包括：

参考读电压产生电路11、读电压预充电电路12、目标相变存储单元13、未选中相变存储单元14及电压比较器电路15。

如图3所示，所述参考读电压产生电路11，用于产生参考读电压。

具体地，所述参考读电压在所述目标相变存储单元13的字线信号WL1有效之后以设定速率下降，所述设定速率介于所述目标存储单元13为高阻与低阻时对应的读电压下降速率之间。即，所述参考读电压用来与读电压作比较进而判断所述目标相变存储单元13中存储的数据，所述参考读电压的值大于所述目标相变存储单元13为低阻时产生的读电压且小于所述目标存储单元13为高阻时产生的读电压，所述参考读电压的选取应该保证所述目标相变存储单元13中的数据能够快速且准确的读出，根据实际需要进行设定。

更具体地，如图4所示，在本实施例中，所述参考读电压产生电路11包括设定电压产生模块111及参考相变存储单元112。所述设定电压产生模块111在所述目标相变存储单元13的字线信号WL1有效之前产生电压值恒定的设定电压，在所述目标相变存储单元13的字线信号WL1有效之后无输出(与所述电压比较器电路15的输入端断开)，其中，所述设定电压的值可根据实际需要进行设定，在本实施例中，所述设定电压的值不小于300mV，优选为500mV、600mV、700mV、800mV。所述参考相变存储单元112连接于所述设定电压产生模块111的输出端，基于所述参考相变存储单元112控制所述设定速率；在本实施例中，所述参考相变存储单元112包括参考相变电阻Rref及参考选通管NMref，所述参考选通管NMref采用NMOS，在实际使用中可根据需要设定选通管的器件类型，不以本实施例为限。所述参考相变电阻Rref的一端连接所述设定电压产生模块111的输出端，所述参考相变电阻Rref的另一端与所述参考选通管NMref的漏极连接，所述参考选通管NMref的栅极连接一控制信号CTL，所述参考选通管NMref的源极接地，所述控制信号CTL在所述目标相变存储单元13的字线信号WL1有效时有效，即所述目标相变存储单元13开始读出数据时，所述参考相变存储单元112开始工作。所述参考相变电阻Rref的电阻介于高阻和低阻之间，可根据需要设定具体电阻值。

需要说明的是，任意可产生在所述目标相变存储单元13的字线信号WL1有效之后以设定速率下降的参考读电压，且所述设定速率介于所述目标存储单元13为高阻与低阻时对应的读电压下降速率之间的电路均适用于本发明的参考读电压产生电路11，不以本实施例的电路结构为限。

如图3所示，所述读电压预充电电路12的输出端连接所述目标相变存储单元13所在位线，用于在所述目标相变存储单元13的字线信号WL1有效之前将所述目标相变存储单元13所在位线充电至预读电压。

具体地，所述读电压预充电电路12连接所述目标相变存储单元13所在位线，在所述目标相变存储单元13的字线信号WL1有效之前将所述目标相变存储单元13所在位线充电至预读电压；在所述目标相变存储单元13的字线信号WL1有效之后与所述电压比较器电路15的输入端断开，停止充电。所述预读电压与所述目标相变存储单元13的字线信号WL1有效之前的参考读电压相等，即所述预读电压的值不小于300mV，优选为500mV、600mV、700mV、800mV，以此可增大读取相变电阻在高阻和低阻时的窗口值，更有利于数据读取的准确性。

如图3所示，所述目标相变存储单元13与所述未选中相变存储单元14连接同一位线。

具体地，所述目标相变存储单元13为相变存储阵列中一个存储单元，位于同一列的相变存储单元连接同一位线，位于同一行的相变存储单元连接同一字线信号，在本实施例中，仅显示位于同一位线的一列相变存储单元，在实际使用中，各行相变存储单元分别与一参考读电压产生电路、一读电压预充电电路、及一电压比较器电路配合工作，实现数据的读出。

更具体地，连接于同一位线的相变存储单元同一时间仅有一个被选中读出，因此同一位线上的相变存储单元中仅一个为所述目标相变存储单元13，其余均为未选中相变存储单元14，如图3所示，在本实施例中，同一位线上包括一个目标相变存储单元13及(n-1)个未选中相变存储单元14。所述目标相变存储单元13包括第一相变电阻R_GST1及第一选通管NM1，所述第一选通管NM1采用NMOS，在实际使用中可根据需要设定选通管的器件类型，不以本实施例为限。所述第一相变电阻R_GST1的一端连接所述电压比较器电路15的输入端，所述第一相变电阻R_GST1的另一端与所述第一选通管NM1的漏极连接，所述第一选通管NM1的栅极连接第一字线信号WL1，所述第一选通管NM1的源极接地。各未选中相变存储单元14均包括相变电阻(分别为第二～第n相变电阻R_GST2～R_GSTn)和选通管(分别为第二～第n相选通管NM2～NMn)，各选通管采用NMOS，在实际使用中可根据需要设定选通管的器件类型，不以本实施例为限。各相变电阻的一端连接所述电压比较器电路15的输入端，各相变电阻的另一端与对应选通管的漏极连接，各选通管的栅极分别连接对应字线信号(WL2～WLn)，各选通管的源极接地。

如图3所示，所述电压比较器电路15的第一输入端(第一节点N1)连接所述参考读电压产生电路11的输出端，所述电压比较器电路15的第二输入端(第二节点N2)连接所述读电压预充电电路12的输出端，用于将所述目标相变存储单元13所在位线的电压与所述参考读电压进行比较并输出所述目标相变存储单元13的读出数据。

具体地，在本实施例中，所述电压比较器电路15的正相输入端连接所述参考读电压产生电路11的输出端，反相输入端连接所述读电压预充电电路12的输出端，将所述目标相变存储单元13所在位线的电压(读电压)与所述参考读电压进行比较。当所述目标相变存储单元13所在位线的电压高于所述参考读电压时，所述电压比较器电路15输出信号READ_DATA为低电平，表示所述目标相变存储单元13中的相变电阻为高阻状态；当所述目标相变存储单元13所在位线的电压低于所述参考读电压时，所述电压比较器电路15输出信号READ_DATA为高电平，表示所述目标相变存储单元13中的相变电阻为低阻状态。

需要说明的是，在实际使用中，可通过增加反相器改变所述电压比较器电路15的输入信号与输入端口极性的对应关系，或根据不同的输出信号电平表示不同的高低阻状态，不以本实施例为限。

如图5所示，本发明还提供一种相变存储器的数据读出方法，在本实施例中，所述相变存储器的数据读出方法基于所述电压比较器电路15实现，所述相变存储器的数据读出方法包括：

1)在相变存储器进行读取操作时，提供一参考读电压。

具体地，目标相变存储单元13的字线信号WL1有效之前(在本实施例中，所述目标相变存储单元13的字线信号WL1高电平有效)，所述参考读电压产生电路11提供一参考读电压，所述参考读电压用来与读电压作比较进而判断所述目标相变存储单元13中存储的数据。

2)目标相变存储单元的字线信号有效之前，将所述目标相变存储单元所在位线充电至预读电压，此时所述预读电压与所述参考读电压相等。

具体地，所述目标相变存储单元13的字线信号WL1为低电平，所述目标相变存储单元13的第一NMOS管NM1关断，所述读电压预充电电路12将所述目标相变存储单元13所在位线充电至预读电压，即第二节点N2的初始电压。充电完成后，所述参考读电压与所述预读电压相等，在本实施例中，为了增大读取相变电阻在高阻和低阻时的窗口值，此时，所述参考读电压与所述预读电压的值设定为不小于300mV(即大于传统相变存储器读出电路的读电压300mV以下)，优选为500mV、600mV、700mV、800mV。

3)所述目标相变存储单元的字线信号有效后，停止向所述目标相变存储单元所在位线充电，所述目标相变存储单元所在通路导通，所述目标相变存储单元所在位线上的寄生电容通过所述目标相变存储单元所在的通路放电；同时，所述参考读电压以设定速率下降，所述设定速率介于所述目标存储单元为高阻与低阻时对应的读电压下降速率之间。

具体地，所述目标相变存储单元的字线信号WL1有效后，所述读电压预充电电路12停止充电，所述目标相变存储单元13的字线信号WL1跳变为高电平，所述目标相变存储单元13中的第一选通管NM1导通，所述第二节点N2处的寄生电容通过所述目标相变存储单元13所在的通路放电，所述第二节点N2处的读电压随放电的过程不断下降，最终变为零，放电过程中，所述目标相变存储单元13所在位线的电压满足如下关系：

V_t＝V_u*[1-e^(-t/RC)]；

其中，V_t为所述目标相变存储单元所在位线的电压值，V_u为所述预读电压，t为放电时间，R为所述目标相变存储单元中相变电阻的阻值，C为所述目标相变存储单元所在位线上的寄生电容。由上述公式可见，第二节点N2处的任意时刻的读电压与所述预读电压、所述目标相变存储单元的第一相变电阻R_GST1及第二节点N2处的寄生电容有关，在所述预读电压和第二节点N2处的寄生电容一定的情况下，所述目标相变存储单元中的第一相变电阻R_GST1阻值越大，所述目标相变存储单元13所在位线的电压下降越慢，所述目标相变存储单元的第一相变电阻R_GST1阻值越小，所述目标相变存储单元13所在位线的电压下降越快。

具体地，与此同时，所述参考读电压产生电路11输出的参考读电压也开始下降(同时下降，下降速率不同)，且下降速率介于所述目标存储单元13为高阻与低阻时对应的读电压下降速率之间，在本实施例中通过与所述目标相变存储单元13结构相同的参考相变存储单元112来设置放电速率，在实际使用中，包括但不限于这种方式，任意可将所述参考读电压以设定速率放电的方法均适用。

4)将同一时刻的所述目标相变存储单元13所在位线的电压与所述参考读电压进行比较，输出一读出电压信号，藉由所述读出电压信号判断所述目标相变存储单元中存储的数据。

具体地，基于所述电压比较器电路15对同一时刻的所述目标相变存储单元13所在位线的电压与所述参考读电压进行比较，当所述参考读电压大于所述目标相变存储单元13所在位线的电压时，所述目标相变存储单元中的相变电阻为低阻状态；当所述参考读电压小于所述目标相变存储单元13所在位线的电压时，所述目标相变存储单元13中的相变电阻为高阻状态。

需要说明的是，在上述过程中，各未选中相变存储单元14的字线信号WL2…WLn始终为低电平，不导通。

如图6所示为利用本发明的相变存储器数据读出方法读取所述目标相变存储单元时，读电压(即目标相变存储单元所在位线的电压)的变化与相变电阻阻值(分别为1KΩ、112KΩ、223KΩ、334KΩ、445KΩ、556KΩ、667KΩ、778KΩ、889KΩ及1MΩ)的关系，从图中可以看出，随着相变电阻阻值的增大，读电压从预读电压(800mV)开始下降的速度越来越慢，相变电阻阻值为1KΩ时，读电压从800mV降到400mV需要不到4ns的时间，相变电阻阻值为1MΩ时，读电压从800mV降到400mV需要45ns的时间，只要取相变电阻为合适的中间值产生的读电压(包括但不限于介于445KΩ～556KΩ之间的曲线)作为参考读电压，再利用所述电压比较器电路将参考读电压和读电压比较之后就可以在一定时间内读出所述目标相变存储单元中存储的数据。

综上所述，本发明提供一种相变存储器的数据读出电路及方法，包括：参考读电压产生电路、读电压预充电电路、目标相变存储单元、未选中相变存储单元、电压比较器电路；其中，所述参考读电压产生电路，用于产生参考读电压，所述参考读电压在所述目标相变存储单元的字线信号有效之后以设定速率下降，所述设定速率介于所述目标存储单元为高阻与低阻时对应的读电压下降速率之间；所述读电压预充电电路的输出端连接所述目标相变存储单元所在位线，用于在所述目标相变存储单元的字线信号有效之前将所述目标相变存储单元所在位线充电至预读电压，所述预读电压与所述目标相变存储单元的字线信号有效之前的参考读电压相等；所述电压比较器电路的第一输入端连接所述参考读电压产生电路的输出端，所述电压比较器电路的第二输入端连接所述读电压预充电电路的输出端，用于将所述目标相变存储单元所在位线的电压与所述参考读电压进行比较并输出所述目标相变存储单元的读出数据；所述目标相变存储单元与所述未选中相变存储单元连接同一位线。本发明的相变存储器的数据读出电路及方法采用电压比较的方式，在目标相变存储单元的字线信号有效之前就将目标相变存储单元所在的位线充电至预读电压，预充电的方式加快了数据读取的速度；同时，预读电压高于传统相变存储器数据读出方法中的读电压，可以增大读取相变电阻在高阻和低阻时的窗口值，减少误读率；此外，在目标相变存储单元的字线信号有效之后，目标相变存储单元所在位线上的寄生电容通过目标相变存储单元所在的通路进行放电，根据目标相变存储单元中相变电阻的大小不同，位线上读电压的变化速率会有所不同，通过和参考读电压的比较，进而读出目标相变存储单元中的数据，读取过程没有静态大电流的产生，不仅避免了相变电阻在读取过程中状态发生改变的可能性(提高保持力)，而且大大减少了相变存储器读操作的功耗。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种相变存储器的数据读出电路，其特征在于，所述相变存储器的数据读出电路至少包括：

参考读电压产生电路、读电压预充电电路、目标相变存储单元、未选中相变存储单元、电压比较器电路；其中，

所述参考读电压产生电路，用于产生参考读电压，所述参考读电压在所述目标相变存储单元的字线信号有效之后以设定速率下降，所述设定速率介于所述目标存储单元为高阻与低阻时对应的读电压下降速率之间；

所述读电压预充电电路的输出端连接所述目标相变存储单元所在位线，用于在所述目标相变存储单元的字线信号有效之前将所述目标相变存储单元所在位线充电至预读电压，所述预读电压与所述目标相变存储单元的字线信号有效之前的参考读电压相等；

所述电压比较器电路的第一输入端连接所述参考读电压产生电路的输出端，所述电压比较器电路的第二输入端连接所述读电压预充电电路的输出端，用于将所述目标相变存储单元所在位线的电压与所述参考读电压进行比较并输出所述目标相变存储单元的读出数据；

所述目标相变存储单元与所述未选中相变存储单元连接同一位线。

2.根据权利要求1所述的相变存储器的数据读出电路，其特征在于：各相变存储单元均包括相变电阻和选通管；其中，所述相变电阻的一端连接所述电压比较器电路的第二输入端，所述相变电阻的另一端与所述选通管串联后接地，各选通管的控制端分别连接相应的字线信号。

3.根据权利要求1或2所述的相变存储器的数据读出电路，其特征在于：所述参考读电压产生电路包括设定电压产生模块及参考相变存储单元；其中，所述设定电压产生模块在所述目标相变存储单元的字线信号有效之前产生电压值恒定的设定电压；所述参考相变存储单元连接于所述设定电压产生模块的输出端，基于所述参考相变存储单元控制所述设定速率。

4.根据权利要求3所述的相变存储器的数据读出电路，其特征在于：所述参考相变存储单元包括参考相变电阻及参考选通管，所述参考相变电阻的一端连接所述设定电压产生模块的输出端，所述参考相变电阻的另一端与所述参考选通管串联后接地，所述参考选通管的控制端连接一控制信号，所述控制信号在所述目标相变存储单元的字线信号有效时有效。

5.根据权利要求1所述的相变存储器的数据读出电路，其特征在于：所述预读电压不小于300mV。

6.一种相变存储器的数据读出方法，其特征在于，所述相变存储器的数据读出方法至少包括：

提供一参考读电压；

在目标相变存储单元的字线信号有效之前，将所述目标相变存储单元所在位线充电至预读电压，此时所述预读电压与所述参考读电压相等；

在所述目标相变存储单元的字线信号有效之后，停止向所述目标相变存储单元充电，所述目标相变存储单元所在通路导通，所述目标相变存储单元所在位线上的寄生电容通过所述目标相变存储单元所在的通路放电；同时，所述参考读电压以设定速率下降，所述设定速率介于所述目标存储单元为高阻与低阻时对应的读电压下降速率之间；

将同一时刻的所述目标相变存储单元所在位线的电压与所述参考读电压进行比较，输出一读出电压信号，藉由所述读出电压信号判断所述目标相变存储单元中存储的数据。

7.根据权利要求6所述的相变存储器的数据读出电路，其特征在于：所述预读电压不小于300mV。

8.根据权利要求6所述的相变存储器的数据读出方法，其特征在于：所述目标相变存储单元的字线信号有效后，所述目标相变存储单元所在位线的电压满足：

V_t＝V_u*[1-e^(-t/RC)]；

其中，V_t为所述目标相变存储单元所在位线的电压值，V_u为所述预读电压，t为放电时间，R为所述目标相变存储单元中相变电阻的阻值，C为所述目标相变存储单元所在位线上的寄生电容。

9.根据权利要求7或8所述的相变存储器的数据读出方法，其特征在于：所述目标相变存储单元中相变电阻的阻值越大，所述目标相变存储单元所在位线的电压下降越慢；所述目标相变存储单元中相变电阻的阻值越小，所述目标相变存储单元所在位线的电压下降越快。

10.根据权利要求6所述的相变存储器的数据读出方法，其特征在于：所述目标相变存储单元的字线信号有效之后，当所述参考读电压大于所述目标相变存储单元所在位线的电压时，所述目标相变存储单元中的相变电阻为低阻状态；当所述参考读电压小于所述目标相变存储单元所在位线的电压时，所述目标相变存储单元中的相变电阻为高阻状态。