CN1841558A - 读相变存储器 - Google Patents

读相变存储器 Download PDF

Info

Publication number
CN1841558A
CN1841558A CNA2006100718559A CN200610071855A CN1841558A CN 1841558 A CN1841558 A CN 1841558A CN A2006100718559 A CNA2006100718559 A CN A2006100718559A CN 200610071855 A CN200610071855 A CN 200610071855A CN 1841558 A CN1841558 A CN 1841558A
Authority
CN
China
Prior art keywords
voltage
storer
unit
threshold
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100718559A
Other languages
English (en)
Other versions
CN1841558B (zh
Inventor
W·D·帕金森
G·卡萨格兰德
C·瑞斯塔
R·盖斯塔尔迪
F·贝德司奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ovonyx Inc
Original Assignee
Ovonyx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ovonyx Inc filed Critical Ovonyx Inc
Publication of CN1841558A publication Critical patent/CN1841558A/zh
Application granted granted Critical
Publication of CN1841558B publication Critical patent/CN1841558B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
    • F24F7/00—Ventilation
    • F24F7/04—Ventilation with ducting systems, e.g. by double walls; with natural circulation
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
    • F24F13/00—Details common to, or for air-conditioning, air-humidification, ventilation or use of air currents for screening
    • F24F13/08—Air-flow control members, e.g. louvres, grilles, flaps or guide plates
    • F24F13/10—Air-flow control members, e.g. louvres, grilles, flaps or guide plates movable, e.g. dampers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
    • F24F7/00—Ventilation
    • F24F2007/004—Natural ventilation using convection
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
    • F24F13/00—Details common to, or for air-conditioning, air-humidification, ventilation or use of air currents for screening
    • F24F13/24—Means for preventing or suppressing noise
    • F24F2013/242—Sound-absorbing material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G11C2013/0066—Verify correct writing whilst writing is in progress, e.g. by detecting onset or cessation of current flow in cell and using the detector output to terminate writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/75—Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)

Abstract

可使用足够高来达到相变存储器元件阈值的读电流来在没有达到该存储器元件阈值的情况下读该元件。在某些情况中，较高的电流可改进性能。该存储器元件没有达到阈值是因为，在触发该存储器元件之前读该元件并停止电流。

Description

读相变存储器
技术领域
本发明一般涉及半导体存储器。
背景技术
相变存储器设备使用相变材料作为电子存储器，相变材料即可在一般非晶体和一般晶体状态之间电切换的材料。一种类型的存储器元件利用在一种应用中可在一般非晶体和一般晶体局部有序之间或在跨完全非晶体和完全晶体状态之间的整个谱的局部有序的不同的可检测状态之间电切换的相变材料。
适用于这样的应用的典型材料包括各种硫属元素化物。在没有施加过温(诸如持续超过150℃)的情况下，相变材料的状态还是非易失性的。当存储器被设为处于表示电阻值的晶体、半晶体、非晶体或半非晶体状态时，即使断开电源也保持该值直到存储器被重新编程。这是因为，所编程的值表示材料的相态或物理状态(例如，晶体或非晶体)。
例如可通过对各个字线施加合适的电压以及对各个位线施加合适的电流脉冲来为读操作选中存储单元。位线所达到的电压取决于存储元件的电阻，即存储在所选存储单元中的逻辑值。
通过使用读出放大器来检测反映存储器状态的电压和电流中的差异来评估存储在存储单元中的逻辑值。一般，读出放大器包括接收位线电压或相关电压和合适的参考电压的比较器，用于在一段时间之后比较来自存储器的电平。例如，当位线电压在一段时间之后高于参考电压，则所存储的存储器状态被描述为复位或逻辑值“0”，而在其中位线电压低于参考电压的情况中，所存储的逻辑值被描述为置位或“1”。
访问元件可包括由相变材料制成的阈值开关，类似于串联于此的存储元件。当所应用的电压超出阈值时，该元件从高电阻状况切换(不改变其相)至低电阻状况，并当所流过的电流降到最小保持值以下时，该元件回复到高电阻状况。处于低电阻状况中的访问元件上的电压具有基本上恒定的值(保持电压)，因为动态电阻dV/dI相对较低，所以大多数的电压降是保持电压Vh。在这种情形中，可在没有任何晶体管的情况下有利地提供存储单元的矩阵，然后使用单个工艺流程。
在读操作过程中，读电流脉冲引起与位线内在相关联的寄生电容的充电，从而引起所选的位线上的位线电压的相应瞬变。如果正向充电，则各个位线电压朝取决于存储在所选存储单元中的逻辑值的相应稳定值上升。
位线电压的瞬变不仅取决于与位线相关联的寄生电容，也取决于存储元件和访问元件的操作参数，诸如阻抗和阈值/保持电压。从而，基于相变材料的存储器的稳健读出放大器较佳地将允许存储元件和访问元件的操作参数中较大的可变性，并也随温度改变。问题是，这样的可变性通常涉及参考电压和与其比较的位线电压的值之间的辨别容限(discrimination margin)的减少。
而且，访问元件的阈值电压的可变性带来何时打开该访问元件以及然后在何时位线电压达到要被读出的稳定状态值的时间上的不确定性。从而，必须对读操作的定时考虑这样的可变性。必然地，由于定时必须基于最坏情况，因此减慢了读操作。同样，为了在读或误读过程中保持单元状态且避免“读干扰”状态变化，优选将存储器存储区上的电压维持在诸如存储器元件的阈值电压VTH(oum)的最大电压以下。为了避免超过该最大允许的电压，施加于列(column)的电流可能小于快速列充电所期望的电流，这增加了读延迟。
因此，常规地，读相变存储器的电流被限为低于存储器元件的阈值电流Ith(oum)，或者限制所施加电压以避免在存储器元件上施加高于其阈值电压Ith(oum)的电压。然而，这些技术都分别增加不期望的读访问时间和/或超出避免对置位的位编程(读干扰)的电流的可能性。读电流的这种限制的一个原因是为了阻止触发相变存储器元件，后者可能要求刷新位来满足预期的数据保持时间。但由于会增加读周期时间且减少与写周期相关的位耐久性，这样的刷新(读后重写)是不理想的。
如果流过选中存储器单元的电流超过阈值电流值Ith(oum)例如几微安培，当该oum上的电压由于与驱动该列电压相关的位移电流而从Vth闪回到Vh时，引起存储元件的焦耳效应的加热，结果可能虚假地对选中的位进行从复位到置位的编程(读干扰)。为了避免存储元件的假编程，例如对所选中列所施加的最大读电流可被限于低于该阈值电流的值。
如果小于Ith(oum)的这样小的读电流可涉及相对较慢的位线寄生电容的充电，这意味着读操作所需时间的增加。具体地，在适于以脉冲方式执行读操作的存储器的情况中，增加了初始等待时间，即其中向存储器提供第一地址的第一时间与其中输出所读的第一数据的第二时间之间的时间范围。对越来越快的读操作的要求优选越来越小的从向芯片提供选中地址到数据可供输出的初始读访问延迟等待时间。由于使用低读电流而造成的对所选列充电的延迟增加了数据可供输出之前的该延迟等待时间。
减少以脉冲方式读操作的持续时间的一种解决方案是增加存储器的读出放大器的数量，但这也增加了功耗和相关半导体占用的存储器区域，这增加了芯片成本。
因此，存在为更高性能的相变存储器改进读访问时间和/或容限的需求。
附图说明
图1是本发明的一个实施例的电路图；
图2A是根据本发明的一个实施例，没有使用实际数据的所选中列的电压对时间的理论描述；
图2B是根据本发明的一个实施例，没有使用实际数据的驱动至所选列的读电流对时间的理论描述；
图2C是根据本发明的一个实施例，没有使用实际数据的读选通脉冲(strobe)数据锁存电压对时间的理论描述；
图3是本发明的另一实施例的电路图，其中通过读出对列线充电的斜率(slope)的改变生成对停止读周期的定时，从而检测何时当列被充电至更正向的电压时存储单元选择元件触发；
图4A是根据本发明的另一实施例，没有使用实际数据的所选中列的电压对时间的理论描述；
图4B是图4A的实施例的读电流定时的理论描述；
图4C是SH锁存数据信号对时间的理论描述；
图5是本发明的另一实施例的电路图，其中峰值检测器帮助来设置对图3中的比较器的跟踪参考输入；以及
图6是根据本发明的一个实施例的系统描述。
具体实施方式
参考图1，根据本发明的一个实施例，存储器10可包括按照行16和列14排列的存储单元12的阵列。尽管示出了相对较小的阵列，但本发明决不限于任何特定大小的阵列。尽管此处使用了术语“行”和“列”，但它们旨在仅是说明性的，而非对于读出的阵列的类型和样式有所限制。
存储器也包括有助于其操作的多条辅助线。具体地，向存储器提供在包含该存储器的芯片中分布电源电压的电源电压线，根据特定的存储器设备实施例，电源电压一般可能是从1到3V，例如1.8V。还有一条电源电压线(例如，接地电压线GND)分布接地电压或负电压。高电压电源线提供相对较高的电压，该电压由集成在同一芯片上的器件(例如，未示出的电荷泵升压器)生成或者由外部提供给存储器；例如是4.5-5V，这在写期间是有帮助的。
单元12可以是包含相变存储器单元的任何存储器单元。相变存储器单元的示例包括使用硫属元素化物存储器元件12b和可以是双向阈值开关(OTS)的阈值器件12a的那些存储单元。选择或阈值器件是可由硫属元素化物合金构成的双向阈值开关，后者不从非晶相变换到晶相，且经历快速的电场启动的传导性改变，只要流过设备的保持电流存在就保持该传导性改变。
在示出的情形中，单元12包括访问、选择或阈值设备12a，以及存储数据位的存储器设备12b。阈值设备12a可具有降低的闪回电压，诸如0.6V，作为阈值Vth(ots)和保持电压Vh(ots)之差。在一个实施例中，阈值设备12a(诸如OTS设备)的闪回电压比存储器元件12的最小阈值电压小某一合理的容限，该容限足够用于当选择设备12a到达阈值(在电流超过I阈值之后触发)时读出设备12b上的电压不超过其阈值电压的情况下使用良好的容限读复位位状态。在到达阈值之后，12a上的电压从Vth(阈值电压)闪回到Vh(保持电压)，之间的差可能小于存储器元件12b的Vth(oum)。
在一个实施例中，读出存储器设备12b中所使用的相变材料可适用于非易失性存储器数据存储。相变材料可以是具有可通过应用诸如热、光、电压电势或电流等能量改变的电属性(例如，电阻)的材料。
相变材料的示例可包括硫属元素化物材料。硫属元素化物材料可以是包含来自元素周期表第VI列的至少一种元素的材料，或可以是包含例如元素碲、硫、硒中的任何一个的硫族元素中的一个或多个的材料。硫属元素化物材料可以是可用于存储即使在关闭电源之后还保存的信息的非易失性存储器材料。
在一个实施例中，相变材料可以是来自一类碲-锗-锑(TexGeySbz)材料或GeSbTe合金(诸如2，2，5)的硫属元素化物元素组合物，尽管本发明的范围不仅限于这些材料。
在一个实施例中，如果存储器材料是非易失性的相变材料，则可通过对存储器材料施加电信号来将该存储器材料编程成至少两种存储器状态之一。电信号可在基本上晶态与基本上非晶态之间改变存储器材料的相，其中处于基本上非晶态的存储器材料的电阻大于处于基本上晶态的存储器材料的电阻。从而，在该实施例中，存储器材料可适合于改变至电阻值范围内的多个电阻值中的特定一个，以提供数字或模拟信息存储。
可通过施加电压电势或迫使电流流进或流出所选中的线14、16从而生成存储器材料上的电压电势来完成对存储器材料的编程，用于改变材料的状态或相。电流可响应于所施加的电压电势和所施加的电流而流经存储器材料的一部分，并会造成存储器材料的加热。
该受控加热和随后受控冷却可改变存储器材料的存储器状态或相。列到行电压差的写脉冲的慢下降沿帮助使一位结晶为“置位”状态。在施加写电流或电压之后存储器单元上行到列电压差的快速减小更好地确保将该为非晶化为“复位”状态。
改变存储器材料的相或状态可以改变存储器材料的电特性。例如，可通过更改存储器材料的相来更改该材料的电阻。可在写脉冲过程中更改相变存储器材料的所有或一部分(即，在写操作过程中仅对邻近或者上电极或者底电极的读出设备12b的一部分/某一区域进行相变)。在一个实施例中，经历相变的存储器材料的部分主要是邻近较小且电阻较大的低电极的区域。存储器材料也被称为可编程电阻的材料，或简称为可编程电阻材料。
在一个实施例中，可通过对较低的线(例如，行16)施加约0伏特，并迫使诸如2毫安的电流流入较上方的线(例如，列14)，来对存储器材料施加带有大约1.5伏特的电位差的电压脉冲，使得在激活或触发选择元件12a(图1或图3中)至低阻抗状态之后在存储器元件12b上形成1V以上。响应于所施加的电压电势流经该存储器材料的电流可导致对存储器材料的加热。该加热和随后的冷却会更改存储器状态或材料的相。
在“复位”状态中，存储器材料可以处于非晶态或半非晶态中。在“置位”状态中，存储器材料可处于晶态或半晶态中。处于非晶态或半非晶态中的存储器材料的电阻可能比处于晶态或半晶态中的材料的电阻大。惯例将复位和置位分别与非晶态和晶态相关联。可采用其它惯例，诸如将复位位称为逻辑“0”，将置位位称为逻辑“1”。
由于电流，存储器材料可被加热到相对较高的温度，随后快速冷却以使存储器材料非晶体化并“复位”存储器材料，诸如通过使用图1中的淬火(quench)晶体管46。使用较低电流或缓慢下降沿，将体积(volume)或存储器材料加热至相对较低的结晶温度可以使对该存储器材料结晶和“置位”。
通过变化经过存储器材料体积的电流量和持续时间，或通过从列到行地定制编程电流或电压差动脉冲的下降沿的边速率(这可能影响所选中存储器元件的冷却淬火速率)，可实现各种电阻的存储器材料来存储信息。例如，可大于100毫微秒的缓慢下降沿将倾向于协助对一个位进行置位，而小于10毫微秒下降时间的下降沿倾向于对一个位进行复位。
存储在存储器材料中的信息可通过测量该存储器材料的电阻来读取。作为示例，可使用相对的线14、16向存储器材料提供读电流，例如可使用读出放大器42将得到的该存储器材料上的读电压与参考电压进行比较。读电压可与由选中的存储器存储设备12b所显现的电阻成比例。
在低电压或低电场状况中，某些实施例中，设备12a断开，且可显现非常高的电阻。断开电阻例如可以阈值电压一半的偏压下从50000欧姆到大于10千兆欧姆。设备12a可保持处于其断开状态，直到超出阈值电压或直到大于阈值电流的电流将设备12a切换到高可导性、低电阻导通状态。在接通之后，设备12a上的电压下降至稍低的电压，称为保持电压VHOTS，并由于动态电阻较低(通常小于1000欧姆)(现在与其保持电压串联)，几乎不考虑电流而保持非常接近于该保持电压。在本发明的一个实施例中，作为示例，设备12a的阈值电压可以大约为3伏特，而保持电压可以大约为2.5伏特，其中电压差可能小于存储器存储材料的阈值电压Vthoum。
当通过闪回区域之后，随着通过设备12a的电流增加，甚至到达相当高的电流水平，处于连通状态的设备12a的电压降仍保持接近于保持电压。在该电流水平以上，该设备保持连通，但显示电压降随电流增加而增加的有限差分电阻。设备12a可保持连通，直到通过设备12a的电流减少到低于取决于该材料面积的特征保持电流值，且保持电压可由对用来形成设备12a上电极和底电极的选择影响。
诸如通过升高列14和降低行16，设备12a的闪回电压可被减少到小于存储器元件12b的阈值电压Vthoum，来避免当选择一复位位时触发该位。闪回电压等于阈值电压减去阈值设备12a的保持电压。阈值电压是设备的动态电阻从高转为低时的电压。在一个实施例中，约0.5V的设备12a的闪回电压小于大约1V的存储器元件12b的最小阈值电压的一半。在另一实施例中，闪回电压小于元件12b的最小阈值电压减去大约600mV。如果必须提高对触发复位位的容限，则所使用的复位位电流可在芯片内增加到最小必需复位电流之上，以增加12b的存储器元件阈值电压，从而提高对在读过程中触发复位的存储器位的容限。例如，如果在现场存储器操作过程中检测到过多的纠错(海明)码(ECC)错误，则写电流可按照例如10％的增量增加，直到减少ECC错误。
或者，可对读所使用的参考电压索引。随后，在将位写成复位数据之后，可读该位来证实该位没有达到阈值。如果相反，该位到达阈值，则复位电流可增加诸如10％的某一量，并重写该位直到可在没有达到阈值的情况下使用较高的参考电压读该位。可按照10％的增量增加电流，直到达到某一上限(诸如2倍的正常电流)，然后可将该位或块记录为坏的。对另一重写周期，可使用具有转置地址的另一位。或者，可将该块重写至另一块，用于本领域的技术人员所熟悉的任一方法技术。
可通过减少阈值电压和/或增加保持电压来减少阈值元件(OTS)12a的闪回电压。阈值电压例如可通过减少开关材料的厚度和/或更改其组成来减少。保持电压例如可通过改变在开关材料上施加电势的电极的类型或组成来增加。或者，例如为用减少的V闪回获取高电压的Vth，Vh可通过在存储器单元内放置若干串联的低Vth选择设备12a来增加。
在本发明的某些实施例中，阈值设备12a不相变。它贯穿其整个使用期限保持永久非晶，且其电流电压特征可保持大致相同。
作为示例，在一个实施例中，对由分别具有16/13/15/1/55的原子百分数的TeAsGeSSe构成的.5微米直径的设备12a，保持电流大约为0.1到1微安(μA)。当施加低电压、低电场时，低于该保持电流，设备12a关闭且返回至高电阻状态。设备12a的阈值电流一般可与保持电流同数量级。保持电流可通过改变工艺变量，诸如上电极和底电极材料和硫属元素化物材料和/或电极和硫属元素化物之间的接触面积来更改。与诸如金属氧化物半导体场效应晶体管或双极结晶体管或半导体二极管的常规访问设备相比较，设备12a可为设备的给定区域提供高“导通电流”。然而，如对本领域的技术人员而言，显然这样的常规设备也可用于某些实施例中作为此处的实施例和描述的改编。
图1(或3)中的解码器18为单元选择接收地址信号来使用与每一列唯一相关联的晶体管20选择所期望的列。复位写电流源22被耦合至节点66，与置位写电流源24和读电流源26并联。读电流可超出存储器元件12b的阈值电流，且可被设置来在所选列(14a或14b或14c，随由“连通”选择晶体管20a或20b或20c确定的选择)上生成快速上升时间。响应于来自诸如处理器的外部存储器用户的寻址命令，可按需地将电流源耦合至所选列。一组晶体管46a或46b或46c可被置于列14的底部，以便允许通过确保列14上的快速写电流脉冲下降沿来写淬火和取消选定。也通过同时将行从选定切换成取消选定电压来协助快速淬火。或者替代读电流源，可施加与VREF大约相等的电压，且顺应地限于该读电流(此处例如为50μa)。然后，如果在瞬变消失(die out)之后所驱动的电流大于Iread(I读)，则对该位进行置位。否则，对该位进行复位。通过这种技术，所施加的电流可大于12b的Ith(oum)，而该设备仍未达到阈值。
晶体管28、38和39是选择由电流源22、24或26生成的对所选中列14的所期望的电流的连通/断开开关，所期望的电源取决于分别所期望的功能是将位写成其复位状态、或写成置位状态、或读所选的位。门电路36或者通过使能写Din门电路来禁止读，或者接通晶体管36来使能读电流源26。除非使能，否则门电路25和26关闭写电流源22和24。门电路36由使能电路34控制。输入/输出(I/O)控制32被耦合至数据输入(Din)电路30，后者通过电流源22或者24的选择被耦合以选择写0或者写1，写1(和结晶)的一方相比将所选中的位复位成0(非晶)的另一方具有较小的写电流。数据输入电路30通过门电路36由34写使能。
在一个实施例中，以比较器形式的读出放大器42从正被读的选中列(例如14c)中接收一个输入。读出放大器42可任选地包含预充电电路，来使用对本领域的普通技术人员而言显然的方式对节点66和列14a、b或c的所选中列预充电至一预充电电压。在一个实施例中，可在每一列14上提供读出放大器42和参考电压发生器40，它们施加在读周期过程中保持相对固定的电压，但较佳地，如图所示，在列线的阵列上共享读出放大器42和参考电压发生器40来最小化相关的布局面积。用于读出放大器42和数据输出锁存44的芯片内定时49可提供输出使能(OE)信号，作为至少指示何时可驱动输出的选项，尽管通常OE也由处理器提供来使能输出驱动器处于低阻抗状态(一旦从读周期数据准备好之后)来避免诸如如果Din与Dout处于同一引脚上对进出处理器的总线争用。
来自锁存44的输出信号由读(R)选通脉冲控制，其中整个读取周期由读信号的等价物启动，它也通常由处理器提供。或者，当未选择写时，该信号可在芯片内通过读出地址改变来生成。
参考信号发生器40产生参考电压VREF，后者可高于由置位位驱动的列电压，但低于由复位位驱动的列电压，列电压可钳制或限制以在存储器元件12b上施加低于阈值电压，且电压钳优选比该容限电压低诸如0.5V的容限。置位状态对应于较低电阻值，而复位状态对应于较高电阻值。近似地，VREF可被设为超过设备12a的保持电压(例如，大约2.5V)加上设备12b大约为1V的阈值电压的三分之二的总共大约3.2V的所选列14上的电压，以提供单元的1和0状态之间的合理容限。
然而，此处可间接检测置位位。复位位具有高电阻乘以诸如50微安的相对较高的读电流，所以如果允许无限充电，对100K或更大的复位位来说设备12b上电压就将单独为5V或更大。然而，一旦复位位的列超过VREF，则断开电流，停止进一步充电以避免触发该复位位。这也发出该位为1(复位)的信号，该位被锁存并发送给输出。
与此相反，置位位具有低于0.5V的存储器元件12b上的电压(列电压低于Vh，此处例如为2.5V)。因此，如图2A中所示，当读具有处于置位状态的所选位的列时，该列电压或者非常缓慢地达到VREF，或者不能达到VREF。从而，对更好的容限，可使用可当列读周期开始时开始的超时。如果列电压在超时结束之前超过VREF，则当该列达到VREF时，该位被锁存为复位且电流停止。否则，当超时结束时(且在该列达到VREF之前)该位被置位，且停止电流。使用这种方法，比较器输出处于用于锁存的正确状态(当列超过VREF时输出低，这触发锁存；如果到在从芯片内定时49的超时仍未超过VREF则输出高，如果之前未超过VREF，这将触发锁存)。图2C中示出的是锁存复位数据这两个定时备选方案(较早的负向沿反映该列达到VREF)且锁存数据的第二位置反映了超时(因为由于访问置位位该列未达到VREF)。
对更好的容限，在某些实施例中，可使用图3和4的电路，它们可创建更精确的超时。在图3中，使用图1中没有的速率检测比较器SD1读出列线的充电速率。置位位引起该速率改变，使得可检测该速率改变，且可更精确地开始超时来读出置位位不允许列超过Vref。或者，率改变的检测可允许在没有超时的情况下为置位状态锁存1，如果速率的改变足够大，则单元状态锁存为置位。如图4A中所示，由所选中的置位位驱动的列可引起速率检测器输出下降至例如0V以下，或者低于作为对比较器SD2的另一输入的某一适当调节的参考电压。如果该速率改变足以下降至低于对SD1的另一输入，则ots触发但单元状态可以是置位或者复位位(如果速率检测器节点降至低于对SD2的参考，或列超过VREF(或发生超时)，则肯定地触发该判定)。
参考图2A，根据一个理想实施例示出所选中列和行随时间变化的列电压电平。处于备用或当被取消选定时，列电压近似等于V/2，其中V与设备12a和12b的阈值电压相关，且可通过使用本领域的技术人员熟悉的技术的微调来对其进行管芯间的调节。例如，如果设备12a的阈值电压一般为3V、Vh为2.5V且设备12b的阈值电压一般为1V、Vh为0.5V时，V可以是大约4V或以上。可使用具有更好的电压容限但增加备用泄漏的其它偏压方案，诸如当块活动时，取消选定列至1/3V且取消选定行至2/3V(否则将列和行均置为0伏)。
在选中单元供读或写的过程中，所选中的列电压变高，所选中的行电压变低。当取消选定时，行16最初具有较高的电压诸如V/2，在选中之后它快速下降至稳定的低选中电压，后者取决于行驱动器大小和列电流量而可以接近于0。被取消选定的列14具有诸如V/2的相对较低的取消选定电压，该电压在选中该列时可能增加。如图2A中所示，当选中之后，所选列电压增加。图2B示出了所选列电流如何上升至50ua供读，如图2B中所示，迫使图2A中的所选列电压在施加了列电流之后上升。
读列电流大于阈值元件12a的阈值电流，且可以大于存储器元件12b的阈值电流，因为在图2A中所示的实施例中，在存储器元件12b上的电压超过存储器元件12b的阈值电压之前停止列充电。
如图2A中所示，列14的电压可在接通阈值设备12a之后越过VREF电压，且如果该位被复位则在相对较短时间内越过，这是因为单元中的电阻较高，读电流中的大多数对位线电容充电，相反如果该位处于较低电阻置位状态则读电流被引向单元内。如果该位被置位，则列16的电压可能不能越过VREF或在此远远之后越过VREF，且较佳地仅在芯片内可调节定时器49超时且数据被锁存为置位或“1”之后越过VREF。
可在请求读取周期且列以高电平开始时的周期的开始处启动定时器49。或者，该列可由列充电率传感器设置超时。或者置位位实质上改变列充电率，发出将该位锁存为置位(来提供给输出I/O)的信号；或者该列达到VREF，发出将该位锁存为复位为的信号。因此，可在触发存储器元件12b之前通过与VREF进行比较且如果在读过程中列上达到VREF则停止读电流来断开列电流。
VREF是设成足够低的电压，以避免在存储器元件12b上施加大于阈值电压的电压。在VREF或其以下停止列电压阻止复位存储器元件12b达到阈值并进入dV/dI区域，这需要周期性地刷新位。这样的刷新涉及在读位之后重写该位来维持其较高电阻的状态。这样的刷新增加了读周期时间并降低了耐久性。
尽管使用高于Ithoum的读电流，可使用各种方式在存储器元件触发之前终止复位位读出周期。当以列高电平开始的超时延迟之后，可当将列电压与参考电压进行比较来查看它高于还是低于参考电压时断开读电流。超时需要长于触发选择设备12a所需的时间但短于完全复位位在12a触发之后超过Vthoum所需的时间。
在一个实施例中，可使用没有反馈或读出列电压的固定定时，其中列有时间超过参考电压，且列电压和参考电压均是对比较器的输入，且在时间延迟之后锁存该比较器的输出。尽管这个方法是最简单的，它可能要受到列与列之间位线电容的变化以及位与位之间选择设备12的阈值的变化。如果变化足够，时间延迟可能太快，以致于列还没有超过Vthots，因为结果不受存储单元电阻状态的影响，这可被认为是误读。或者，时间延迟可能太短，使得如果位被复位则列电压超过Vthots和Vthoum两者。因此，可能期望某种反馈用于读出单元并当单元处于复位状态时阻止列超过Vthoum。
在图1和2中所示的另一实施例中，将列电压与VREF电压进行比较。如果列电压超过VREF，则可停止列电流，且将位状态确定和锁存为复位(不必按该顺序)。当列超过参考电压时读出放大器42可读出，且如果该位被复位则可切断设备电流(如图2B中的粗体垂直虚线所示)。可在切断电流之后锁存数据并将其输出至I/O引脚32(图2C)。否则，在允许从被选中列以高电平启动时起的附加时间间隔(诸如20毫微秒)之后，如果未超过参考电压，则该位被确定为置位位。此处再一次，可切断电流(图2B)，且置位为被锁存(图2C)，并被输出至I/O输出引脚32。
在另一实施例中，可使用本领域的普通技术人员所熟悉的技术将参考电压(VREF)添加至所选行，用于改进的沿着行线的单元与单元间的容限。该技术可补偿接地压降的变化和沿该行线的变化，其中未将行电压完全拉低至接地电压(且其中行线有意不完全拉低至接地电压，来最小化对被取消选定的列的行泄漏)。可以通过来自行的二极管和电路或简单地通过使用代表性的行或沿代表性的行的电压来完成这样的读出。如对本领域的技术人员而言显然的，改进容限的诸如此类的其它变化也是可能的。
较佳地，在工厂扫描位的总体且将参考电压“编程”至芯片内，因此参考电压相对良好地居中，以便针对由于使用劣化、温度以及阈值和保持电压的电压变化造成的位变化进行优化。较佳地，对芯片上一个以上块的大尺寸存储器，或甚至对较大块中块的段，逐块地调整参考电压。参考可以被温度和电压补偿，以便更好地跟踪单元容限。
在物理单元的多位方案中，可按照类似的方式创建多个参考电压。将不同的电阻水平写入给定单元可通过此处为每个单元一位描述的技术使用本领域技术人员显而易见的技术允许每个单元多于一个位。例如，可创建并适当地调节VREF1、附加的VREF2和VREF3来允许读出四个不同的电阻范围——因此可在一个物理单元上存储两个或多个逻辑位。通过这样的技术，包括使用诸如二分搜索中使用的反馈/重写，可在物理单元上存储和读出更多或更少的电阻水平或位。
对减少的访问延迟时间且当访问复位位时一旦超过VREF，即停止读电流来避免触发存储器单元12b。在触发选择设备12a之后，列电压快速至Vh，并从该电压进一步充电。对低于5000欧姆的低设定单元电阻和50ua的读电流，因为当列充电时存储器上的电压可低于0.3V，因此单元上的电压主要是选择设备12b的保持电压。类似地，如果该单元被复位，从该ots阈值电压起继续进一步电容充电，将保持电压加上存储器元件12b上的电压作为Vinitial(V初始)，所以在任何稍后的时间的电压与Vh(ots)相关。
图3的电路在某些实施例中可用于减少对Vhots的敏感性以及改进定时准确性和读速度(与固定超时比较)，从而改进读过程中的读延迟和电压容限。此处，通过运算放大器530缓冲所选读列输出C，所以节点D可通过差分串联Cd和Rd的组合来驱动对两个比较器SD1和SD2的输入。本领域的技术人员可找到如在速率差分器中所使用的用于读出对列充电的速率中的改变的其它替换和改进方式。
读出放大器和定时电路525可包括运算放大器530，如图3中C处所示，运算放大器基于来自所选中的线14c的电压提供输出电压。如D处所示，运算放大器530的输出可按照530的输出跟踪其输入的方式被反馈至其输入。运算放大器的输出也被耦合至电容Cd和电阻器Rd。电容和电阻器一起产生差分输出Vd。因此，电压Vd基本上是所选列线14c的充电电压C的改变导数的比率。
读出放大器和定时电流525也可包括含有接收差分列线电压Vd的端子的比较器SD1。比较器SD1也从可调电压源540接收电压Vd1。比较器SD1的输出端子提供将可调电压Vd1与电压Vd进行比较的输出SWC。该信号然后可被提供给定时电路545。定时电路545可由来自比较器SD2的读使能信号READ_EN使能，且由信号SWC或通过内部超时停止。
对比较器SD2的输入也被耦合至节点Vd。比较器SD2被耦合至提供可调节电压电平Vd2的电压源550。比较器SD2提供示出电压Vd与来自源550的可变电压Vd2之间的比较的输出。源540和550可以是芯片内的且使用带隙技术生成，带隙技术使用本领域的普通技术人员所熟悉的技术来适当地补偿温度和电源供应变化。
电压源540的电压VD1可被选为低于导数电压Vd达到的最大值。电压源550的电压VD2可被选为适当低于源540的电压，且可接近0伏特。
比较器SD2的输出SAout可以被耦合至锁存555，后者当由经由线SH的来自定时电路545的Read EN(读)选通脉冲信号使能时存储输出信号。定时电路545根据来自比较器SD1、SD2和42的输出将选通脉冲信号SH提供给锁存555。例如，如果发生以下情况中的任一，位可以被复位并锁存0(且停止读电流)：列电压超过VREF，或者因为改变率使得Vd超过Vd1然后下降至低于Vd1但VD在诸如大约10-20毫微秒的简短超时之后不下降至低于Vd2(因此该位被锁存为复位位)，所以SD1的输出切换。
因为速率导数电压Vd超过Vd1然后又下降至低于Vd1(这对置位和复位位均可发生)SD1的输出切换到高，然后切换到低。然后因为Vd也下降至低于Vd2，SD可切换。
如果列在超时之后未超过VREF，或者如果由于因该位被置位而造成列充电(以及然后放电)的速率斜率的适当改变使得Vd超过Vd1然后又下降至Vd2以下，所以SD2的输出切换，则该位被锁存为置位位“1”。
参考图4A，在读操作过程中，瞬时列线电压首先在时间t2从取消选定电压朝向取决于存储在所选中存储器元件12b中的逻辑值的稳态(所选列)Vfinal增加。
在切换时间t1，阈值设备12a达到阈值(触发)，将其上的电压从Vthoum迅速地减少至Vhoum。随后，存储器元件12b上出现一些或全部的电压差。在存储器元件12b中存储了置位位的情况中，线14c的电压基本上减缓，或甚至开始朝较低的稳态电压减少。在存储复位位的情况中，取决于该位的电阻以及选择设备12a的闪回电压Vsnap，该线电压以较低的速率朝着高于置位位的值的稳态值增加，且可当列超过VREF时停止。
导数电压Vd对应于线电压的梯度。从而，在时间t2，当启动读时，导数电压Vd开始从零增加，且迅速趋于水平直到设备12a触发的时间t1。
当存储器元件12b存储置位位时，在t1之后，导数电压Vd迅速减少，且甚至可以是负的。当所选存储器元件12b被置位(低电阻)时，所选列线上的电压迅速接近稳态值，因为RC远远更低，因此导数电压变成0伏特。因此，Vd可首先超过Vd1和Vd2，然后在稳定于0伏特前下降至低于Vd1和Vd2两者直到在读周期关闭时切断读电流的时候。
在存储器元件12b存储复位位的情况中，在t1之后，导数电压Vd(复位)减少至低于Vd所达到的峰值电压但仍高于在读置位位过程中的最小电压Vd(置位)。在t1之后，取决于读电流乘以相对于选择设备12a的Vsnap的单元复位电阻，线14c上的复位电压可按照较低的梯度增加，甚至可以减少。
由于复位位的较高电阻(RC远远较大)，相比置位电压稳定状态Vfinal，更缓慢地接近复位稳定状态Vfinal。从而，复位导数电压Vd(复位)可在12a达到阈值之后减少，但不如置位位减少得那么多。
导数电压Vd首先超过来自源540(图3)的第一电压Vd1，然后降落至低于Vd1。来自比较器SD1的输出最初位于低值，且在启动读电流之后切换到高逻辑值。然后，因为单元的列的动态阻抗在选择设备切换之后较小，减少Vfinal，由此减少列的充电率-从而降低Vd，因此列电压的增加率减少，以使阈值元件12a触发，当阈值元件12a触发时比较器SD1切换至低逻辑值。来自SD2的输出信号最初位于高逻辑值，直到导数电压Vd高于比Vd1低的电压源550的电压Vd2。
当导数电压Vd降至低于电压源550的电压Vd2时，在置位位的情况中，比较器SD2的输出信号再次切换回至高逻辑值。然后，定时块从比较器SD2接收正向切换控制信号。从而，定时电路545确定(assert)定时信号SH，并使锁存555能存储来自比较器SD2的输出信号的值，如果现在是高，则作为置位位。
否则，在从t1起的预定超时周期(诸如10毫微秒)之后，当阈值设备12a触发时，比较器SD2的输出信号仍处位于低逻辑值，且定时块545使能锁存555。来自锁存555的锁存值对应于存储在所选存储器元件12b中的逻辑值，且因为该位未置位因此被输入为0。或者列可达到VREF，这也应该触发锁存0以及通过停止列电流关闭读周期。
对阈值元件12a切换的检测可适当地限制读电流脉冲的读定时、延迟和持续时间。特别地，在某些实施例中，列14c电压可在达到稳态前被读出，改进了速度，且允许使用大于Ithoum的电流。在某些实施例中，使用具有基本上等于或大于存储器元件12b的阈值电流的振幅的电流脉冲可改进读延迟。在某些实施例中，脉冲的持续时间可受限，以便通过避免在复位位上施加大于Vth的电压来减少存储器元件12b的假编程。
如图4A中所示，列节点C变高然后当设备12a触发时放慢或下降。对置位位，取决于当设备12a触发时12a选择设备闪回电压量以及12b存储器中的IR电压降，节点D(图3)停止或稍微下降。对复位位，节点D以与在设备12a触发前相比较缓慢的边沿速率增加。该边沿速率由差分器读出，且在输出Vd中反映。
随着列充电率的调节(通过调节读电流大小)，复位位的Vd(复位)可下降至Vd1以下，但在12a达到阈值之后仍高于Vd2。与此相反，置位位的VD(置位)下降至Vd1和Vd2两者以下(或甚至变负)，且在12a达到阈值之后在比较器SD1和SD2之间断开。该比较器输出Vd1可更优化地用于使用定时电路545取代其它超时方法或对VREF的电压读出来启动数据选通脉冲的“超时”，因此与固定超时方法相比较，启动锁存555来检测置位。所以，在列超过选择设备阈值电压之后立刻锁存数据，而无需等待查看VREF是否被电压C超过(还是未超过)。如果输入比较器42的参考电压VREF被超过，则发出正读的位被复位(或如果在适当的超时之后未超过，则该位被置位)的信号。
图3和4的该实施例可通过使用对速率检测器输出电压Vd的峰值检测器来进一步增强。如对本领域的普通技术人员显然的，峰值检测器允许在读该位的过程中将列改变率与峰值改变率作比较，来找出列改变率相对于峰值Vd减少了多少。
在图5中，比较器SD1和SD2被替代，它们的输入改为驱动源跟踪器64输入读出(跟踪)所选列节点充电率Vd的比较器98c和98d。此外，另一个源跟踪器62创建类似转换峰值改变率电压。该电压可通过单位增益运算放大器60缓冲，由创建较低电压B和C的电阻器或电容分压器进行电平转换。相对较高值的电阻器R4与电容C1并联耦合以在读周期之间复位节点，电阻被设为具有大约200毫微秒的R4C1延迟。
在图5中，在C1上检测峰值。电压D和E由晶体管62和64驱动。可添加额外的n沟道晶体管来将这些晶体管中每一个的源极在周期结束时驱动至接地，来复位节点直到下一读周期。
源跟踪器62的输出由运算放大器60缓冲，后者又驱动电阻分压器R1、R2和R3，分别创建较低的电压B和C。R1、R2或R3例如可使用激光引信修理技术来微调。中间节点B和C动态地调节对跟踪在E和A处反映的Vd峰值的比较器98c和98d的参考输入。比较器98c和98d执行与图3中的SD1和SD2类似的功能。然而，该其它实施例中的参考DC电压540和550分别由动态调节的参考电平B和C取代。例如，对图3实施例中的操作B和C可改为路由至SD1和SD2(取代Vd1和Vd2)。
与图3中的固定电压Vd1和Vd2进行比较，在图5的实施例中，在读周期过程中将改变率与电压相比较。最初，因为在选择设备12a触发之前所选中单元的电阻最高，所以列以最快的速率正向充电。以最高电阻，读电流中的大多数对电容充电，并建立了该列上最快可能改变率。在该读周期的其余时间，在对运算放大器60的输入、节点E和类似地对所缓存的节点A上检测、转换和存储峰值改变率。可相对较快地驱动R4C1电压上升。然而，R4C1与读周期中的活动部分相比足够大，因此E缓慢衰减，足够缓慢使得所建立的峰值在读周期达到峰值后的剩余部分中电压非常少量地下降。
在设备12a触发之后，如果与所读出的峰值相比，列的改变率下降很少，则该位被复位。对这种情况，对比较器98c和98d的输入D可在此之后下降至低于VB但不低于VC。通过使用峰值检测器，B可被设为相对更接近于存储在A上的该峰值改变率VE。诸如所选列位线电容的任何位与位之间的变量可与它们在选择设备12a触发之后影响充电率相同的程度影响该峰值。从而，使用用于设置与Vd1和Vd2等效的参考电压的峰值检测器，与峰值改变率相比，列改变复位位速率的比较更准确，以便更好地决定何时选择设备12a触发。
如果该位被置位，因为在设备12a触发之后，与复位位相比，置位位的电阻改变将更大，所以D将在选择设备12a触发之后下降至低于电压B和C两者。使用通过读出和存储峰值改变率来更准确地设置该峰值改变率，由于相对于峰值，设定电平具有改进的准确性，电平B和C均可设为更接近于峰值改变率，但无疑低于峰值改变率。
节点D跟踪所选列线上上下下，为Vgs转换。读出列充电率的缓慢下降可用于使该列超时来锁存数据并关闭读周期。例如，如果节点D对比较器98c和98d的输入首先上升至高于电压B和C，然后下降至低于电压B和C，那么该位被置位，且当节点低于C时该周期可关闭。类似地，当节点D超过B然后下降至低于B之后，可启动超时。在此后的较短时间段内，诸如10毫微妙，如果节点D没有下降至低于节点C则该周期可关闭，数据可被锁存为复位。这后一方法有助于确保VREF未被超过，且甚至可由本领域的普通技术人员用来除去VREF。然而，为了更好地使用该方法，相对于IRset，更偏好选择设备12a中的增加的闪回电压，且如果诸如通过增加处理中的设备的厚度来增加更多的Vots闪回，则可增加元件12b的阈值电压。
因此，图5的电路可用作峰值检测器来更精确地启动对图3的电路的定时。且，该电路可用于在无需使用VREF的情况下诸如当单元被复位处于较高电阻状态时确定单元状态，同时仍确保列电压未超过存储器读出材料12b上的Vth。
图5的峰值检测器可通过读出从由图5中的电路的运算放大器60的速率检测器输出电压的峰值的实质下降，来进一步细化对改变率的读出。该下降当选择设备阈值被超过所以选择设备12a从其上的Vth朝较低电压Vh切换时发生，或者当12a达到阈值“连通”时，至少设备12a和12b的电阻的串联组合下降。
相对于峰值，更精确地读出任何下降(取代完全在由Vh、dV/dI等变化影响的基础上)。如果斜率中的实质改变在所选列充电开始(t2)之后的超时内未快速发生，或未在选择设备切换(t1)之后非常快速(诸如在几毫微秒之后)发生，则数据可被锁存为复位，否则将锁存为置位。
在某些实施例中，通过使用峰值检测器，选择设备12a中电阻或位线电容的变化可更好地调节。即，最初对列的充电率是逐位自调节的。因此，C1上的峰值电压由电压分压器为减少而读出和存储，该电压分压器用于创建使用中与图5中的540和550等效的图5中的电压B和C。当选择设备接通时使用动态电压可改进读出中的容限，且当该位使用通过不必超时来读出置位位而减少读访问延迟的电势来置位时，使用动态电压可更好地确保检测。
为了进一步确保未通过对列电压充电至可使复位12b存储器达到阈值的过高的电压而使Vth(oum)被超过，可读出列上的电压。如果达到高于钳制VREF的电压，则可停止读电流，且将单元状态锁存为复位。这是代替当使用图3和图5的实施例时仅等待超时的选通锁存的替换时间。同样，这可以是对无论使用峰值检测器与否如果该位被复位则停止周期的进一步保证，而不是仅等待自t2或t1开始的超时。
转向图6，描述了根据本发明的实施例的系统500的一部分。系统500可用于无线设备，诸如个人数字助理(PDA)、具有无线能力的膝上型或便携式计算机、web图形输入板、无线电话、寻呼机、即时消息通信设备、数字音乐播放器、数码照相机或适用于无线地传输和/或接收信息的其它设备。系统500可用于以下系统中的任何一个中：无线局域网(WLAN)系统、无线个域网(WPAN)系统、或蜂窝状网络，而本发明的范围不限于此方面。
系统500包括控制器510、输入/输出(I/O)设备520(例如，键盘、显示器)、存储器530、无线接口540、数码相机550、静态随机存取存储器(SRAM 560)，它们经由总线550彼此耦合。在一个实施例中，电池580可向系统500供应电源。应该注意，本发明的范围不限于含有这些组件中的任何或所有的实施例。
控制器510可包括例如一个或多个微处理器、数字信号处理器、微控制器等。存储器530可用于存储发送给系统500或由系统500发送的消息。存储器530也可任选地用于存储由控制器510在系统500的操作过程中执行的指令，且可用于存储用户数据。指令可被存储为数字信息，而如此处所揭示，用户数据可作为数字数据存储在存储器的一个扇区中，且存储在作为模拟存储器的另一扇区中。作为另一示例，在某一时刻可对给定扇区如此加以标签且用于存储数字信息，稍后可对其重新加以标签，且重新配置来存储模拟信息。可由一种或多种不同类型的存储器提供存储器530。例如，存储器530可包括易失性存储器(任何类型的随机存取存储器)、非易失性存储器，诸如闪存和/或图1、3或5中示出的存储器10。
I/O设备520可用于生成消息。系统500可使用无线接口540来随射频(RF)信号一起发送和接收往来于无线通信网络的消息。无线接口540的示例可包括天线或无线收发机，诸如偶极天线，而本发明的范围不限于此方面。同样，I/O设备520可传递反映或者作为数字输出(如果存储数字信息)或者可以是模拟信息(如果存储模拟信息)而存储的物体的电压。
尽管以上提供了无线应用中的示例，但本发明的实施例也可用于非无线应用。
尽管参考有限数量的实施例描述了本发明，但本领域的技术人员可以从中理解无数修改和变化。所附权利要求书旨在覆盖落入本发明的真正精神和范围内的所有这样的修改和变化。

Claims (46)

1.一种方法，包括：
在由大于相变存储器元件的阈值电流的读电流驱动的地址线上，读未达到阈值的相变存储器元件。
2.如权利要求1所述的方法，其特征在于，包括在读所述元件之后且在所述元件到达阈值之前减少所述电流。
3.如权利要求1所述的方法，其特征在于，包括读出所选地址线上的电平是高于还是低于参考电平。
4.如权利要求1所述的方法，其特征在于，包括将所述存储器元件串联地耦合至不相变的硫属元素化物选择设备。
5.如权利要求4所述的方法，其特征在于，包括形成包含具有阈值电压的选择设备的存储器元件阵列，并使用其闪回电压低于所述存储器元件的最小阈值电压的选择设备。
6.如权利要求5所述的方法，其特征在于，包括使用其闪回电压比所述存储器元件的最小阈值电压低大约0.6伏特的选择设备。
7.如权利要求5所述的方法，其特征在于，包括使用具有低于其保持电压加上最小存储器元件阈值电压的大约一半的阈值电压的选择设备。
8.如权利要求5所述的方法，其特征在于，包括确定所述定址电压的改变率。
9.如权利要求5所述的方法，其特征在于，包括检测所述定址线电压的峰值改变率。
10.如权利要求9所述的方法，其特征在于，包括将所述地址线的峰值改变率与其后续改变率进行比较。
11.一种存储器，包括：
相变存储器单元的阵列，包含耦合至所述单元的地址线；
电流源，以高于所述单元的阈值电流的电流来驱动所述地址线；以及
读出放大器，用于读出所述地址线，所述读出放大器用于读出所述定址线并在读出存储器单元状态之后且在触发所述存储器元件之前减少所述电流。
12.如权利要求11所述的存储器，其特征在于，所述单元包括与相变存储器元件串联的不可编程的、硫属元素化物选择设备。
13.如权利要求11所述的存储器，其特征在于，包括耦合至所述地址线的充电速率检测器。
14.如权利要求13所述的存储器，其特征在于，所述速率检测器启动所选定的定时。
15.如权利要求13所述的存储器，其特征在于，所述速率的改变被用于确定存储器单元的状态。
16.如权利要求14所述的存储器，其特征在于，参考信号发生器存储参考电平，所述参考电平是在从所述线读的过程中对所述地址线的峰值充电率。
17.如权利要求15所述的存储器，其特征在于，所述发生器输出所述经转换的参考电平以供与所述峰值电平比较使用。
18.如权利要求11所述的存储器，其特征在于，所述读出放大器读出所选地址线上的电平高于还是低于参考电平。
19.如权利要求11所述的存储器，其特征在于，所述读出放大器比较在两个不同的时刻定址线上的改变率。
20.一种系统，包括：
处理器；
耦合至所述处理器的电池；以及
存储器，包括含有耦合至相变存储器单元的地址线的所述单元的阵列、以高于所述存储器单元的阈值电流的电流驱动所述地址线的电流源、以及在没有使所述存储单元达到阈值的情况下读出所述单元的读出放大器。
21.如权利要求20所述的系统，其特征在于，所述单元包括串联耦合至硫属元素化物存储器元件的不可编程、硫属元素化物选择设备。
22.如权利要求20所述的系统，其特征在于，所述存储器包括耦合至所述地址线的参考信号发生器。
23.如权利要求22所述的系统，其特征在于，所述参考信号发生器存储来自所述线的充电电平的导数参考峰值速率。
24.如权利要求23所述的系统，其特征在于，所述参考信号发生器减少来自所述线的信号的电平。
25.如权利要求20所述的系统，其特征在于，包括照相机。
26.如权利要求20所述的系统，其特征在于，包括其中信息存储在其中由速率检测器确定单元状态的存储器上的照相机。
27.如权利要求26所述的系统，其特征在于，包括峰值检测器。
28.如权利要求27所述的系统，其特征在于，包括来自峰值检测器的经转换的电平，以供与所述速率检测器的输出进行比较使用。
29.一种方法，包括：
通过确定相变存储器单元的特征的改变率来读所述存储器单元。
30.如权利要求29所述的方法，其特征在于，包括确定耦合至所述单元的线上的电压的改变率。
31.如权利要求29所述的方法，其特征在于，包括在由高于所述单元中的存储器元件的阈值电流的读电流驱动的地址线上读未触发的相变存储器元件。
32.如权利要求31所述的方法，其特征在于，包括在读所述元件之后且在所述元件触发之前减少所述电流。
33.如权利要求29所述的方法，其特征在于，包括读出所选地址线上的电平是高于还是低于参考电平。
34.如权利要求29所述的方法，其特征在于，包括基于所述单元的特征的改变率确定所述单元具有较高还是较低的电阻。
35.如权利要求29所述的方法，其特征在于，包括对所述单元的特征进行差分以确定所述单元的状态。
36.如权利要求29所述的方法，其特征在于，包括确定耦合至所述单元的线上的电压的改变率。
37.如权利要求36所述的方法，其特征在于，包括在所述单元中的阈值设备接通之后确定所述改变率。
38.如权利要求37所述的方法，其特征在于，包括将单元与阈值设备和存储器元件一起使用，所述阈值设备和存储器元件均包含硫属元素化物材料。
39.如权利要求38所述的方法，其特征在于，包括使用含有不可编程的硫属元素化物的阈值设备。
40.一种存储器，包括：
相变存储器单元的阵列；以及
读出放大器，用于检测存储器单元的特征的改变率。
41.如权利要求40所述的存储器，其特征在于，所述存储器单元包括串联耦合的阈值设备和存储器元件。
42.如权利要求41所述的存储器，其特征在于，所述阈值设备和所述存储器元件均包含硫属元素化物材料。
43.如权利要求42所述的存储器，其特征在于，所述阈值设备含有不可编程的硫属元素化物。
44.如权利要求40所述的存储器，其特征在于，所述阵列包括耦合至单元的地址线，所述读出放大器用于确定包含所述单元的线上的电压的改变率。
45.如权利要求40所述的存储器，其特征在于，所述读出放大器包括用于差分与存储器单元的状态相关联的特征的电路。
46.如权利要求40所述的存储器，其特征在于，所述读出放大器包括一对比较器和耦合至所述比较器中之一的差分器。
CN2006100718559A 2005-03-30 2006-03-30 读相变存储器 Expired - Fee Related CN1841558B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/093,878 2005-03-30
US11/093,878 US7495944B2 (en) 2005-03-30 2005-03-30 Reading phase change memories

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201210204114.9A Division CN102708920B (zh) 2005-03-30 2006-03-30 读相变存储器

Publications (2)

Publication Number Publication Date
CN1841558A true CN1841558A (zh) 2006-10-04
CN1841558B CN1841558B (zh) 2012-08-22

Family

ID=37030528

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210204114.9A Expired - Fee Related CN102708920B (zh) 2005-03-30 2006-03-30 读相变存储器
CN2006100718559A Expired - Fee Related CN1841558B (zh) 2005-03-30 2006-03-30 读相变存储器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201210204114.9A Expired - Fee Related CN102708920B (zh) 2005-03-30 2006-03-30 读相变存储器

Country Status (3)

Country Link
US (3) US7495944B2 (zh)
KR (3) KR100875352B1 (zh)
CN (2) CN102708920B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102087876A (zh) * 2009-12-08 2011-06-08 英特尔公司 具有开关的相变存储器的节能置位写入
CN103140897A (zh) * 2010-09-24 2013-06-05 英特尔公司 确定相变存储器的访问信息的方法、装置和系统
US8467239B2 (en) 2010-12-02 2013-06-18 Intel Corporation Reversible low-energy data storage in phase change memory
CN101393769B (zh) * 2008-10-23 2013-10-16 复旦大学 电阻存储器的激活操作方法
CN104036824A (zh) * 2013-03-06 2014-09-10 索尼公司 半导体装置和信息读取方法
US8971089B2 (en) 2012-06-27 2015-03-03 Intel Corporation Low power phase change memory cell
US9287498B2 (en) 2011-09-14 2016-03-15 Intel Corporation Dielectric thin film on electrodes for resistance change memory devices
CN102017003B (zh) * 2008-02-20 2017-10-31 奥翁尼克斯公司 用于存取双向存储器的方法和装置
CN109800876A (zh) * 2019-01-18 2019-05-24 合肥恒烁半导体有限公司 一种基于NOR Flash模块的神经网络的数据运算方法
CN109903801A (zh) * 2019-03-19 2019-06-18 中国科学院上海微系统与信息技术研究所 相变存储器的数据读出电路及方法

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7259982B2 (en) * 2005-01-05 2007-08-21 Intel Corporation Reading phase change memories to reduce read disturbs
US7154774B2 (en) * 2005-03-30 2006-12-26 Ovonyx, Inc. Detecting switching of access elements of phase change memory cells
US8116159B2 (en) 2005-03-30 2012-02-14 Ovonyx, Inc. Using a bit specific reference level to read a resistive memory
US7280390B2 (en) * 2005-04-14 2007-10-09 Ovonyx, Inc. Reading phase change memories without triggering reset cell threshold devices
KR101258284B1 (ko) * 2006-05-22 2013-04-25 삼성전자주식회사 메모리 소자 구동 회로
US7405964B2 (en) * 2006-07-27 2008-07-29 Qimonda North America Corp. Integrated circuit to identify read disturb condition in memory cell
JP5661227B2 (ja) * 2007-02-07 2015-01-28 株式会社メガチップス メモリコントローラ
US8102725B2 (en) * 2007-09-10 2012-01-24 Nxp B.V. Method for controlling a pre-charge process and a respective integrated circuit
US7660152B2 (en) * 2008-04-30 2010-02-09 International Business Machines Corporation Method and apparatus for implementing self-referencing read operation for PCRAM devices
ITTO20080647A1 (it) * 2008-08-29 2010-02-28 St Microelectronics Srl Decodificatore di colonna per dispositivi di memoria non volatili, in particolare del tipo a cambiamento di fase
JP5304129B2 (ja) * 2008-09-17 2013-10-02 富士通株式会社 メモリデバイス
JP5198573B2 (ja) * 2008-10-09 2013-05-15 株式会社東芝 クロスポイント型抵抗変化メモリ
US8148707B2 (en) * 2008-12-30 2012-04-03 Stmicroelectronics S.R.L. Ovonic threshold switch film composition for TSLAGS material
US8386883B2 (en) * 2009-02-24 2013-02-26 International Business Machines Corporation Lengthening life of a limited life memory
KR101001144B1 (ko) * 2009-05-12 2010-12-17 주식회사 하이닉스반도체 상변환 메모리 장치
US7876155B2 (en) * 2009-05-16 2011-01-25 Alcatel-Lucent Usa Inc. Transimpedance amplifier with distributed control of feedback line
US8611134B2 (en) 2010-03-25 2013-12-17 Hewlett-Packard Development Company, L.P. Systems and methods for row-wire voltage-loss compensation in crossbar arrays
KR101711961B1 (ko) 2010-09-10 2017-03-03 삼성전자주식회사 발광 디바이스
US8467237B2 (en) 2010-10-15 2013-06-18 Micron Technology, Inc. Read distribution management for phase change memory
JP5715306B2 (ja) * 2011-08-29 2015-05-07 インテル・コーポレーション クロスポイントアレイにおける結合キャパシタを利用したタイルレベルでのスナップバック検出
US8681540B2 (en) 2011-08-29 2014-03-25 Intel Corporation Tile-level snapback detection through coupling capacitor in a cross point array
US9105314B2 (en) 2012-04-27 2015-08-11 Micron Technology, Inc. Program-disturb decoupling for adjacent wordlines of a memory device
US8910000B2 (en) 2012-05-17 2014-12-09 Micron Technology, Inc. Program-disturb management for phase change memory
US9042159B2 (en) 2012-10-15 2015-05-26 Marvell World Trade Ltd. Configuring resistive random access memory (RRAM) array for write operations
US9047945B2 (en) * 2012-10-15 2015-06-02 Marvell World Trade Ltd. Systems and methods for reading resistive random access memory (RRAM) cells
US8885388B2 (en) 2012-10-24 2014-11-11 Marvell World Trade Ltd. Apparatus and method for reforming resistive memory cells
US9142284B2 (en) 2012-11-12 2015-09-22 Marvell World Trade Ltd. Concurrent use of SRAM cells with both NMOS and PMOS pass gates in a memory system
US9042162B2 (en) 2012-10-31 2015-05-26 Marvell World Trade Ltd. SRAM cells suitable for Fin field-effect transistor (FinFET) process
KR20140080945A (ko) * 2012-12-21 2014-07-01 에스케이하이닉스 주식회사 비휘발성 메모리 장치
US9214224B2 (en) * 2013-02-28 2015-12-15 Hewlett Packard Enterprise Development Lp Memory elements with series volatile and nonvolatile switches
KR101753366B1 (ko) 2014-10-29 2017-07-03 삼성전자 주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
US9478308B1 (en) * 2015-05-26 2016-10-25 Intel IP Corporation Programmable memory device sense amplifier
US10192616B2 (en) * 2016-06-28 2019-01-29 Western Digital Technologies, Inc. Ovonic threshold switch (OTS) driver/selector uses unselect bias to pre-charge memory chip circuit and reduces unacceptable false selects
US10147475B1 (en) * 2017-05-09 2018-12-04 Micron Technology, Inc. Refresh in memory based on a set margin
KR20190042892A (ko) * 2017-10-17 2019-04-25 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US10438657B2 (en) 2018-02-28 2019-10-08 Sandisk Technologies Llc Resistance and gate control in decoder circuits for read and write optimization
US11188255B2 (en) 2018-03-28 2021-11-30 Intel Corporation Dynamic major mode for efficient memory traffic control
CN108922574B (zh) * 2018-06-20 2020-11-13 中国科学院上海微系统与信息技术研究所 相变存储器的高速数据读出电路及读出方法
KR102125731B1 (ko) * 2018-11-08 2020-06-23 한양대학교 산학협력단 Ots의 스냅 백 현상을 개선하는 회로 소자 및 이를 포함하는 상변화 메모리 소자
KR20200141887A (ko) 2019-06-11 2020-12-21 에스케이하이닉스 주식회사 읽기 동작을 제어하는 제어회로를 포함하는 반도체 메모리 장치
US11139025B2 (en) 2020-01-22 2021-10-05 International Business Machines Corporation Multi-level cell threshold voltage operation of one-selector-one-resistor structure included in a crossbar array
KR102239740B1 (ko) * 2020-02-10 2021-04-12 인천대학교 산학협력단 상변화 메모리 장치에서의 데이터 리드 동작 방법
JP2023001593A (ja) * 2021-06-21 2023-01-06 キオクシア株式会社 記憶装置
US11915752B2 (en) * 2022-03-31 2024-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive memory with enhanced redundancy writing

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2510309A1 (fr) * 1981-07-22 1983-01-28 Centre Nat Rech Scient Procede d'augmentation de la temperature critique de supraconduction dans les supraconducteurs organiques quasi-unidimensionnels et nouveaux composes supraconducteurs ainsi obtenus
US6570784B2 (en) * 2001-06-29 2003-05-27 Ovonyx, Inc. Programming a phase-change material memory
CN1311553C (zh) * 2001-12-12 2007-04-18 松下电器产业株式会社 非易失性存储器及其制造方法
US6870358B2 (en) * 2001-12-31 2005-03-22 Baes Systems Information And Electronic Systems Integration Inc. Methods and apparatuses for peak detection among multiple signals
US6643159B2 (en) * 2002-04-02 2003-11-04 Hewlett-Packard Development Company, L.P. Cubic memory array
US6768665B2 (en) * 2002-08-05 2004-07-27 Intel Corporation Refreshing memory cells of a phase change material memory device
JP2004079033A (ja) * 2002-08-12 2004-03-11 Renesas Technology Corp 不揮発性半導体記憶装置
US6795338B2 (en) * 2002-12-13 2004-09-21 Intel Corporation Memory having access devices using phase change material such as chalcogenide
US7027319B2 (en) * 2003-06-19 2006-04-11 Hewlett-Packard Development Company, L.P. Retrieving data stored in a magnetic integrated memory
US7308067B2 (en) * 2003-08-04 2007-12-11 Intel Corporation Read bias scheme for phase change memories
JP4322645B2 (ja) * 2003-11-28 2009-09-02 株式会社日立製作所 半導体集積回路装置
US7876101B2 (en) * 2004-03-08 2011-01-25 New York University Active radio frequency coil providing negative resistance for high field magnetic resonance imaging
KR100618836B1 (ko) * 2004-06-19 2006-09-08 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법
KR100687709B1 (ko) * 2004-11-04 2007-02-27 한국전자통신연구원 멀티비트형 상변화 메모리 소자 및 그 구동 방법
US7259982B2 (en) * 2005-01-05 2007-08-21 Intel Corporation Reading phase change memories to reduce read disturbs

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102017003B (zh) * 2008-02-20 2017-10-31 奥翁尼克斯公司 用于存取双向存储器的方法和装置
CN101393769B (zh) * 2008-10-23 2013-10-16 复旦大学 电阻存储器的激活操作方法
CN102087876B (zh) * 2009-12-08 2015-06-17 英特尔公司 具有开关的相变存储器的节能置位写入
CN102656641A (zh) * 2009-12-08 2012-09-05 英特尔公司 具有开关的相变存储器的高能效置位写入
CN102087876A (zh) * 2009-12-08 2011-06-08 英特尔公司 具有开关的相变存储器的节能置位写入
CN102656641B (zh) * 2009-12-08 2016-02-10 英特尔公司 具有开关的相变存储器的高能效置位写入
CN105374392B (zh) * 2010-09-24 2018-04-13 英特尔公司 确定相变存储器的访问信息的方法、装置和系统
CN105374392A (zh) * 2010-09-24 2016-03-02 英特尔公司 确定相变存储器的访问信息的方法、装置和系统
CN103140897B (zh) * 2010-09-24 2015-10-07 英特尔公司 确定相变存储器的访问信息的方法、装置和系统
CN103140897A (zh) * 2010-09-24 2013-06-05 英特尔公司 确定相变存储器的访问信息的方法、装置和系统
US8467239B2 (en) 2010-12-02 2013-06-18 Intel Corporation Reversible low-energy data storage in phase change memory
US9287498B2 (en) 2011-09-14 2016-03-15 Intel Corporation Dielectric thin film on electrodes for resistance change memory devices
US9698344B2 (en) 2011-09-14 2017-07-04 Intel Corporation Dielectric thin film on electrodes for resistance change memory devices
US8971089B2 (en) 2012-06-27 2015-03-03 Intel Corporation Low power phase change memory cell
US9870819B2 (en) 2013-03-06 2018-01-16 Sony Semiconductor Solutions Corporation Semiconductor device and information reading method
CN104036824A (zh) * 2013-03-06 2014-09-10 索尼公司 半导体装置和信息读取方法
CN104036824B (zh) * 2013-03-06 2018-05-11 索尼半导体解决方案公司 半导体装置和信息读取方法
CN109800876A (zh) * 2019-01-18 2019-05-24 合肥恒烁半导体有限公司 一种基于NOR Flash模块的神经网络的数据运算方法
CN109800876B (zh) * 2019-01-18 2021-06-01 合肥恒烁半导体有限公司 一种基于NOR Flash模块的神经网络的数据运算方法
CN109903801A (zh) * 2019-03-19 2019-06-18 中国科学院上海微系统与信息技术研究所 相变存储器的数据读出电路及方法
CN109903801B (zh) * 2019-03-19 2021-04-02 中国科学院上海微系统与信息技术研究所 相变存储器的数据读出电路及方法

Also Published As

Publication number Publication date
KR20060105579A (ko) 2006-10-11
US20060227592A1 (en) 2006-10-12
KR20080099841A (ko) 2008-11-13
US20110176358A1 (en) 2011-07-21
CN102708920A (zh) 2012-10-03
KR100985930B1 (ko) 2010-10-06
US7936584B2 (en) 2011-05-03
CN102708920B (zh) 2015-04-15
KR100875352B1 (ko) 2008-12-22
CN1841558B (zh) 2012-08-22
US8098512B2 (en) 2012-01-17
US7495944B2 (en) 2009-02-24
KR20100089048A (ko) 2010-08-11
US20090116281A1 (en) 2009-05-07

Similar Documents

Publication Publication Date Title
CN1841558B (zh) 读相变存储器
CN1841557B (zh) 使用位专用参考电平来读存储器
CN1881469B (zh) 不用触发重置单元阈值装置读取相变存储器的方法和系统
US8036013B2 (en) Using higher current to read a triggered phase change memory
US7471557B2 (en) Reading phase change memories to reduce read disturbs
US8018786B2 (en) Method for reading semiconductor memories and semiconductor memory
US7466584B1 (en) Method and apparatus for driving an electronic load
US7961495B2 (en) Programmable resistance memory with feedback control
US7751226B2 (en) Reading phase change memories with select devices
US20100165727A1 (en) Phase change material memory having no erase cycle

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120822

CF01 Termination of patent right due to non-payment of annual fee