CN102087876A - 具有开关的相变存储器的节能置位写入 - Google Patents
具有开关的相变存储器的节能置位写入 Download PDFInfo
- Publication number
- CN102087876A CN102087876A CN2010105840549A CN201010584054A CN102087876A CN 102087876 A CN102087876 A CN 102087876A CN 2010105840549 A CN2010105840549 A CN 2010105840549A CN 201010584054 A CN201010584054 A CN 201010584054A CN 102087876 A CN102087876 A CN 102087876A
- Authority
- CN
- China
- Prior art keywords
- pcm
- memory element
- pcms
- phase
- phase transition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 17
- 239000012782 phase change material Substances 0.000 claims description 144
- 229920000682 polycarbomethylsilane Polymers 0.000 claims description 61
- 230000007704 transition Effects 0.000 claims description 29
- 238000002425 crystallisation Methods 0.000 claims description 24
- 230000008025 crystallization Effects 0.000 claims description 24
- 238000010438 heat treatment Methods 0.000 claims description 17
- 239000007787 solid Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 description 9
- 238000012545 processing Methods 0.000 description 9
- 230000000737 periodic effect Effects 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 238000004134 energy conservation Methods 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 102000040350 B family Human genes 0.000 description 2
- 108091072128 B family Proteins 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910021324 titanium aluminide Inorganic materials 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 244000287680 Garcinia dulcis Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 239000005864 Sulphur Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- OQPDWFJSZHWILH-UHFFFAOYSA-N [Al].[Al].[Al].[Ti] Chemical compound [Al].[Al].[Al].[Ti] OQPDWFJSZHWILH-UHFFFAOYSA-N 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000011669 selenium Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/003—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/008—Write by generating heat in the surroundings of the memory material, e.g. thermowrite
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
本文总地描述了用于具有开关的相变存储器的节能置位写入的装置和方法的实施例。可以描述和要求保护其他实施例。
Description
技术领域
本发明涉及包括半导体器件的电子学领域，并且更具体地，涉及改善具有开关的相变存储器(PCMS)的写入置位(SET)操作。
背景技术
动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)技术被广泛地用于在电子系统中存储信息。然而，DRAM和SRAM二者均是易失性存储器，其每当断电时丢失所存储的信息。为了避免数据和/或代码的丢失，期望在非易失性存储器中存储某些信息，对于诸如移动因特网设备(MID)或移动台的便携电子系统尤其如此。
闪速存储器是一种非易失性存储器。然而，虽然具有高密度，但是闪速存储器不可缩小为很小的尺寸，因为信息被存储为在浮栅(floating gate)中的电荷。每比特电子数量的减少可能最终使得所存储的信息的可靠性变差。
具有开关的相变存储器(PCMS)是一种非易失性存储器，其可缩小到极小的尺寸。PCMS设备可以被配置来允许比特选择性擦除，因为可以通过选择比特线和字线的组合来独立地寻址每个存储单元。
附图说明
在说明书的结论部分具体指出并且清楚地要求保护视为本发明的主题。然而，通过在阅读附图时参考下文的详细描述，可以最佳地理解关于本发明的操作的组织和方法及其目的、特征和优点。
图1示出根据本发明的一个实施例的、被组织为比特线和字线的、具有开关的相变存储器(PCMS)的阵列；
图2示出根据本发明的一个实施例的双向阈值开关(OTS)的对数电流对电压的图；
图3示出根据本发明的一个实施例的复位(RESET)状态的相变存储器(PCM)的对数电流对电压的图；
图4示出根据本发明的一个实施例的PCMS的对数电流对电压的图；
图5示出根据本发明的一个实施例的PCM的对数电压对电流的图；
图6示出根据本发明的一个实施例的存储单元的阵列的阈值电压的累积概率图；
图7示出根据本发明的实施例的相变存储器存储元件，该相变存储器存储元件具有非晶体，该非晶体具有导电丝；以及
图8示出包括本发明的各个实施例的电子设备的方框图。
具体实施方式
在下面的详细描述中，给出了节能PCMS的多个具体细节以提供对本发明的透彻理解。然而，本领域技术人员将理解，可以在没有这些具体细节的情况下实践本发明。在其他实例中，未详细描述公知的方法、过程、组件和电路，以免模糊本发明。
提供用于降低相变存储器(PCM)存储元件的写入的能耗的方式将是本领域中的进步。PCM元件可以被配置为包括诸如双向阈值开关(OTS)的开关的组合设备，以形成PCMS设备。可以仅使用通常用于对具有完全结晶的PCM存储元件的PCMS设备进行置位的能量的一部分来对PCMS设备进行复位。较高的能耗是因为与对PCM存储元件进行复位所需的时间相比较，需要相对更长的时间来使整个PCM存储元件结晶。
提供装置和方法以提供可以仅使用对PCMS设备进行置位原本所需的能量的一部分来对该PCMS设备进行置位是有益的。包括PCMS的节能存储器设备和相关方法的使用对于用在使用存储器设备的电子设备中，尤其是用在具有有限能源的那些电子设备中将是有益的，所述电子设备诸如包括蜂窝电话、移动因特网设备、上网本和其他移动设备的电池供电台。
一种这样的方法包括：通过使用一个或多个低能置位脉冲来对具有双向阈值开关(OTS)和PCM存储元件的具有开关的相变存储器(PCMS)进行写入(置位)，所述一个或多个低能置位脉冲不会使相变材料完全结晶，而是在原本的非晶体中创建一个或多个晶丝、导电丝或部分结晶区域。虽然该置位处理可能并不必然将相变材料的电阻降低到在传统相变存储器(其中不存在诸如OTS的快速回转选择器(snap-back selector))中观察到的水平，但是其可以充分地降低相变材料的阈值电压，以使能在划界电压读取期间PCMS单元的快速回转。另一种方法可以包括：使用低能置位脉冲来达到双向阈值开关(OTS)的阈值，并且对在具有开关的相变存储器(PCMS)的PCM存储元件中的相变材料(PCM)进行写入，其中，PCM存储元件在对PCM进行写入和使用划界电压来对PCMS进行读取后包括非晶体。
现在转向附图，图1示出了根据本发明的一个实施例的、被组织为比特线105和字线110的PCMS 50的阵列。如在图1中的本发明的实施例所示，PCMS包括相变存储器(PCM)元件20、加热器元件15和快速回转选择器或访问元件(access element)10。在替代实施例中，PCMS不包括加热器元件15。
PCM存储元件20包括相变材料。在本发明的一个实施例中，相变材料可以包括两个属性：(a)它可以在室温下长时间(诸如几年)局部处于不结晶的非晶相，以及(b)如果温度被提高到大约摄氏100至350摄氏度(C)，则该非晶相可以迅速地结晶。
通常，相变材料的结晶时间随着温度增加而缩短。例如，如果非晶PCM存储元件20被加热到大约150C，则其将在大约一分钟内结晶。如果非晶PCM被快速地加热到大约200C，其将在一秒内结晶。如果非晶PCM例如通过脉冲被非常迅速地加热到大约300C，则其将在一微秒内结晶。因此，相变材料可以在两个相之一或两个相的组合中保持局部稳定。对于相变材料，结晶相比非晶相在能量上更有益(更低的自由能)。
可以为PCM存储元件20选择具有广泛不同属性的各种各样的相变材料类型。相变材料可以包括化学计量化合物和非化学计量化合物。相变材料可以包括共晶材料或包晶材料。相变材料可以包括单相材料或多相材料。相变材料可以被掺杂各种元素。在本发明的一个实施例中，相变材料可以具有二元成分、三元成分或四元成分。在本发明的另一个实施例中，相变材料可以具有伪二元成分。
如果相变材料包括来自周期表的VI A族的至少一种元素，则它被称为硫族化物合金。一些相变材料包括来自III A族、V A族和VI A族的元素。示例包括GaSbTe和InSbTe。其他相变材料包括来自IVA族、VA族和VIA族的元素。周期表的III A族包括诸如镓和铟的元素。周期表的IV A族包括诸如硅、锗和锡的元素。周期表的V A族包括诸如磷、砷、锑和铋的元素。周期表的VI A族包括诸如硫、硒和碲的元素。
在本发明的一个实施例中，相变材料可以包括来自周期表的I B族的一种或多种元素，诸如银或金。在本发明的另一个实施例中，相变材料也可以包括来自周期表的VIII B族的一种或多种元素，诸如钴或钯。
图2示出诸如双向阈值开关(OTS)的快速回转选择器或访问元件10的对数电流对电压的图。以在低电场的高电阻(复位)状态开始，在访问元件10中的电流随着以很小的电流提高电压而提高205，直到达到阈值电压VTH OTS。
在快速回转210后，只要大于保持电流IH OTS的电流正流过访问元件10，在访问元件10中就维持高导通动态(highly conductive dynamic)ON(开启)状态215。该瞬态高导通状态原始是电子的，并且不涉及访问元件10中的任何相变。
当超过访问元件10的阈值电压VTH OTS时，访问元件10从OFF(关闭)状态切换到ON状态，并且允许电流流过与访问元件10串联的相变材料存储元件20。在ON状态，当流过访问元件10的电流增大时，在访问元件10上的电压电势保持接近保持电压(VH，OTS)。
访问元件10可以保持在ON状态，直到通过访问元件10的电流降低到低于保持电流(IH OTS)。在该值以下，访问元件10可以返回到高阻抗、不导通的OFF状态，直到再一次超过VTH OTS或ITH OTS。每当被引导时，访问元件10可以重复且可逆地在OFF状态和ON状态之间切换，但是它不结晶。
如果仅一比特的数据被存储在PCMS 50中，则PCMS 50具有单层单元(SLC)。与在每个PCMS 50内的2个逻辑状态对应的数据值包括“1”和“0”。因此，在PCM存储元件20中的相变材料可以从诸如复位状态的一个独特存储器状态被写入(编程)为诸如置位状态的另一个独特存储器状态。
图3示出单个PCM存储元件20的对数电流对电压的图，该PCM存储元件20不具有串联的快速回转选择器或访问元件10。以在低电场的高电阻(复位)状态开始，在PCM存储元件20中的电流305保持为小，但是当电压增大时非线性地增大，直到达到相变材料的阈值电压VTH，PCM。
在电压快速回转310后，只要比保持电流IH，PCM更大的电流正流过PCM存储元件20，在PCM存储元件20中就维持高导通动态ON状态315。
与上面所描述的PCM配置相反，本发明的实施例使用如图1中所示的PCMS 50配置。PCMS 50配置与该PCM配置不同之处在于：PCMS 50配置包括存储单元5，存储单元5具有相变存储器(PCM)存储元件20和也称为双向阈值开关(OTS)的快速回转选择器或访问元件10。
与存储单元5的存储元件20中的相变材料类似，访问元件10也展现阈值转换。然而，访问元件10和存储元件20可以包括具有不类似的阈值电压VTH和阈值电流ITH的不同类型的材料。本发明的实施例与由访问元件10展现的阈值转换和快速回转行为相关联。转换访问元件10开启和关闭可以控制对存储单元5中的存储元件20的访问。
为访问元件10选择容易成玻璃材料，以使得结晶非常缓慢。在没有电压和电流的情况下，访问元件10在室温下是非晶的。在加热和施加电压和/或电流后访问元件10的结晶程度是可忽略的。与存储单元5的存储元件20中的相变材料不同，访问元件10在关断电压和电流后返回到非晶状态。
如图1中所示，在PCMS 50中的存储单元5的阵列可以被组织为比特线105为列和字线205为行。比特线105和字线205包括由诸如铜的传导材料形成的导体。在本发明的不同实施例中，PCMS 50中的特征的逻辑安排或物理布置可以在布局上不同。存储单元5可以可选地包括邻近PCM存储元件20并且与其热接触的加热器元件15。加热器元件15(当存在时)可以具有喷头或微槽的拓扑(未示出)。
加热器元件15还包括由传导材料形成的导体。传导材料可以包括钛(Ti)、氮化钛(TiN)、钨化钛(TiW)、碳(C)、碳化硅(SiC)、氮铝化钛(TiAlN)、氮化硅钛(TiSiN)、多晶硅或氮化钽(TaN)等。
访问元件10可以位于朝向存储元件20的比特线105侧(如图1中所示)或朝向存储元件20的字线205侧(未示出)。然而，访问元件10不位于加热器15(当存在时)和存储元件20之间。
在访问元件10接通后，电流将流过串联的加热器元件15(当存在时)。加热器元件15(当存在时)是电阻元件，其在置位或复位写入脉冲期间例如通过焦耳加热来向存储元件20传送热量。如果不存在加热器元件15，则焦耳加热主要在存储元件20中发生。
可以寻址在阵列中的比特线105和字线205的特定组合以对存储单元5进行访问。在选择了耦合到比特线105和字线205的存储单元5后，施加电压电势以对存储单元5中的存储元件20进行读取或写入。在对PCMS 50的读取操作期间，向存储单元5施加划界点电压，以询问在存储元件20中的相变材料的状态。如果存储单元5在置位状态，则达到存储单元5的阈值，并且通过感测电路感测到电流。然而，如果存储单元5在复位状态，则没有达到阈值，并且没有电流通过感测电路被感测到。在图1中未示出PCMS 50的设备架构的某些特征，以免模糊本发明。可能未示出的一些特征的示例包括作为电流源、脉冲发生器、感测放大器和电压预充电器的晶体管电路。
一旦OTS 10和PCM存储元件20串联，则建立PCMS 50的组合阈值电压VTH PCMS。如果在PCMS 50中的PCM存储元件20完全结晶，则VTH PCM是零或基本是0，从而访问元件的VTH OTS一定等于VTH PCMS。如图4中所示，本发明的实施例设想节能的写入处理来对PCMS 50的存储元件20中的相变材料进行置位。根据本发明的实施例，可以在写入(置位)处理中使用一个或多个低能脉冲。针对特定PCMS 50技术的足够置位到复位和复位到置位的统计被收集并用于确定本发明中写入(置位)处理的电流(幅度)对时间(脉冲宽度)的最佳轮廓。这将适应于PCMS 50的存储单元5中包括相变材料的PCM存储元件20内的可变性。
当使用PCMS 50配置时，在PCM存储元件20中的相变材料不必像在传统仅PCM存储器中那样完全被置位为VTH PCM＝0。完全结晶的相变材料具有VTH PCM＝0，而非晶的相变材料具有VTH PCM＝1-4V，其依赖于相变材料的成分和存储单元5的几何形状。在完全结晶的相变材料中VTH PCM＝0的阈值电压将对应于(电流电平等于ITH OTS时)在PCM存储元件20上的电压降VPCM：VPCM@ITH OTS＝0.001V(作为说明性示例，假定在PCM存储元件20中ITH OTS＝1μA，并且置位电阻为1千欧姆)。然而，在PCMS配置中，相变材料可以被置位为其中VPCM@ITHOTS＜0.4V的状态(其中，VPCM是在图4和图5中的电压470)，对此而言，对应的PCMS电流-电压曲线是405。PCMS 50可以被配置为具有：第一电路，用于对PCMS 50写入置位状态；以及第二电路，用于对PCMS 50写入复位状态，其中，第一电路是比第二电路电流更低的电路。可替代地，可以使用同一电路来对PCMS 50写入置位状态和复位状态。
如图7中所示，创建导电丝705允许能量比传统置位脉冲低得多的置位脉冲，该导电丝705可以是在PCM存储元件20的非晶体710中的晶丝，PCM存储元件20包括结晶体715、非晶体710和导电丝705，所述传统置位脉冲使PCM存储元件20的相变材料完全结晶，从而VTHPCM＝0。此外，根据本发明的实施例，置位脉冲电流的幅度是复位脉冲电流的幅度的10-15％或更小。在另一个实施例中，置位脉冲电流的幅度是复位脉冲的大约1％。
在如图7中所示的本发明的实施例中，导电丝705从加热器元件15通过非晶体710向PCM存储元件20的结晶体715延伸。虽然VPCM@ITH OTS显著地降低到0.4V，但是相变材料的电阻可能未从其原始复位电阻值有同样多的降低，并因此可能仍然很高，例如是完全结晶的单元的最小置位电阻的10-100倍。低能置位脉冲不能在其中测量电阻以确定单元的状态的仅PCM存储器中获得足够的电阻对比。
VPCM@ITH OTS由于导电丝705而容易降低到0.4V或更小，但是，电阻不会同样迅速地降低。0.4V被用作电压降470的说明性示例，与相变材料的复位状态的VTH PCM＝1-4V相比较，电压降470较低。可以从范围0.1-0.5V选择电压降470的其他值。
图5示出没有诸如OTS的开关的两种不同相变材料(第一相变材料510和第二相变材料520)的对数电压对电流的图。在两种情况下，在施加电流幅度(水平轴)之前，已经将相变材料预先调整为(非晶)复位状态。垂直轴示出在固定给定电流ITH，OTS处在PCM存储元件20上的电压降VPCM，固定给定电流ITH，OTS可以表示OTS的阈值电流(虽然在该示例中不存在OTS)，并且例如可以是1微安。相变材料510具有更陡的置位曲线，并且相对于相变材料520可以是更适合于存储元件20的候选材料，因为在包括OTS的PCMS单元中将该材料编程到VPCM@ITHOTS＜0.4V(电压降470)的状态需要的电流更低。这两种相变材料可以共享类似的复位曲线530。
在读取处理中，划界电压需要比VTH OTS略高，例如高出电压降470。一旦在读取处理中出现访问元件10快速回转，则由于与存储单元5的两个端子的连接性相关联的寄生电阻电容之积RC而使得电压从访问元件10传送到PCM存储元件20。
在划界读取处理中，如果所传送的电压减去相变材料(不必通过所述传送对其进行任何进一步提供)处诸如0.4V的电压降470大于PCM存储元件20的阈值电压VTH PCM，则在存储单元5中的PCM存储元件20也将经历触发的电子阈值转换和快速回转410，就像访问元件10之前已经快速回转那样。因此，访问元件10用作放大器，并且访问元件10的电压降在PCM上降低。
以这种划界读取机制，如果当在电流等于OTS 10阈值电流的情况下划界电压大于OTS 10阈值电压与存储元件20的电压降470之和时，存储单元5中的PCM存储元件20具有小于快速回转电压210和电压降470之和的阈值电压，则存储单元5中的相变材料将快速回转。
在上面的示例中，对于单个存储单元，可以使用在电压范围450内的划界读取电压(图4)。在本发明的实施例中，电压范围450是2-4V宽。
图6示出PCMS 50的存储单元5的阵列的累积概率图对阈值电压。被标示为200的线表示在PCMS 50的置位状态下阈值电压(完全结晶，因此等于OTS的阈值电压)的分布，并且，被标示为300的线表示在PCMS 50的复位状态下阈值电压的分布。在存储单元5的阵列中，读取划界电压必须位于电压范围630内，因此必须比具有最高OTS阈值电压610的PCMS 50的存储单元5高诸如0.4V的电压降470。此外，读取划界电压必须比具有最低复位阈值电压620的PCMS 50的存储单元5低。
因此，与要求相变材料的完全结晶的相变存储器的传统电阻读取方案相反，可以放松对电压划界点读取的置位电阻要求。存储单元5不必被编程为传统方案原本对于读取电阻所要求的低阻态。如图5中所示的状态540和550的电阻可以仍然很高，诸如是完全结晶的相变材料的最小置位电阻的10-100倍。
结果，使用与PCMS 50配置组合的置位方法(即，当存在诸如OTS的展现阈值转换的访问元件10时)而不减小读取窗口大小或信噪比，所放松的置位要求允许通过使用用于置位写入操作的低能量置位脉冲来使用较低的置位能量，这是因为相变材料不必完全结晶。在用于仅PCM存储器的传统读取方案中，与完全结晶的置位状态相比较，这种置位方法将置位电阻提高例如10-100倍，因此，显著地减小读取窗口大小和信噪比。因此，置位与复位能量比率不必像100∶1或甚至10∶1那么高，而可以接近1∶1。例如，置位电流可以比不使用访问元件10的仅PCM存储器中低10到20倍。
使用这样的读取机制，置位电流幅度可以低至复位电流的1％，并且不必大于复位电流的至多10-15％。例如，如果复位电流在1.5毫安左右，则可以使用大约15微安电流来对存储单元5进行置位，因为置位仅在存储元件20的非晶体中创建导电丝，其中，导电丝可以是晶丝或部分结晶丝。
复位电流依赖于存储单元5的架构和大小。例如，对于小得多的单元或不同的架构(未示出)，复位电流可以比1.5毫安小得多，例如是0.2毫安。然而，置位幅度则将成比例地减小，从而复位电流的0.5％-20％将仍然足以使在存储元件20的非晶体中的导电丝结晶。
电流流动的持续时间依赖于：(a)访问元件10、相变材料(在存储元件20中)、加热器15(如果存在)和周围的材料的导热率；(b)(以比特计的)非晶体的形状和大小；以及(c)PCMS 50的设备架构(逻辑和物理布局)。
在本发明的一个实施例中，置位脉冲宽度(电流流动的持续时间)是大约250-500纳秒。在本发明的另一个实施例中，置位脉冲宽度是大约125-250纳秒。在本发明的另外的实施例中，置位脉冲宽度是大约45-125纳秒。在本发明的再另一个实施例中，置位脉冲宽度是大约10-45纳秒。在一些相变材料中，必要的脉冲宽度可能高达500纳秒，而脉冲幅度很低，因此仍然可以获得期望的低能量或功率。
与访问元件10类似的特性可以被应用到基于晶闸管的选择器，诸如SCR或DIAC。在本发明的一个实施例中，访问元件10包括晶闸管(未示出)。晶闸管具有阳极、阴极和栅极。在晶闸管中的两个晶体管彼此馈送(通过它们各自的基极电流)，因此晶闸管作为互补型再生开关来工作。
在被接通后，即使移除了(通过字线)被施加到栅极的电压，晶闸管也保持导通。因此，通过到栅极的短脉冲，可以触发或激活晶闸管，而来自字线的电压信号在整个访问时间期间不必保持为高。用于未选择的比特线的晶闸管不导通，因为它们被有效地短路。此外，大大地降低了通过未选择的比特线的任何泄漏。
根据情况，可以通过下述方式截止或停用晶闸管：将电压降低到低于预定的最小保持电压，例如通过诸如将比特线(耦合到阳极)降低到源极线(耦合到阴极)的电压来使阳极和阴极短路，该源极线在本发明的一个实施例中可以接地。
如果诸如比特线到源极线的电压的阳极到阴极电压保持为低，例如低于2伏特，则晶闸管用作开路电路，并且使存储元件电隔离。然而，如果将比特线电压提高到高于源极线电压，诸如基本上高2伏特，则晶闸管击穿，电压快速回转，晶闸管变为被激活，并且晶闸管导通。当晶闸管正导通时，相关联的存储元件变为电耦合到比特线，并且可获得来进行存取，例如用于编程(写入)或读取操作。
在本发明的另一个实施例中，访问元件10包括具有4层配置的半导体控制整流器(SCR)，诸如在衬底上形成的垂直定向的pnpn结构(未示出)。
在本发明的又另一个实施例中，访问元件10包括一对SCR，该对SCR共享在衬底中形成的水平定向的pnpn结构(未示出)。
在图7中，将复位状态的相变材料中的非晶体示出为非晶半球或圆顶。可替代地，对于存储元件20中的非晶体可以使用其他拓扑。例如，取决于PCMS 50的设备架构，非晶体可以包括非晶线(未示出)或非晶桥(未示出)。此外，在另一个实施例中，可以没有加热器元件15。其他实施例甚至还可以在复位处理中使用PCM存储元件20的完全非晶化，基本上不留下任何结晶体。
在图7所示的本发明的实施例中，节能写入脉冲在PCMS 50的诸如非晶圆顶的非晶体710内形成导电丝705。导电丝705可以是结晶的。可以或可以不通过将在非晶圆顶内的一系列相邻的小局部晶核中心合并在一起来形成导电丝705。PCM存储元件20可以与其他电极材料(未示出)直接邻近并且电接触。
15微安或更大的置位电流可以大于PCM存储元件20或访问元件10的阈值电流，该阈值电流在两种情况下通常介于0.1微安和10微安之间。因此，PCM存储元件20和访问元件10二者在置位脉冲(写入)期间处于开启状态。如果PCM存储元件20处于开启状态，则高导电丝可能已经存在，其当置位脉冲关断时仍保持导通(或变为结晶)。
如图7中所示，虽然非晶体710或圆顶可以保持为几乎相同的大小，但是导电丝最终延伸完全通过非晶体710或圆顶，并且允许电流流动。形成导电丝降低了相变材料的阈值电压，但是可能并不必然将电阻降低到用于相变材料的传统基于电阻的读取方案所需要的水平。为了在PCM存储元件20将VPCM@ITH OTS降低到0.4V，诸如晶丝或部分结晶区域的导电丝705必须从加热器15(当存在时)延伸完全通过非晶圆顶710，在非晶圆顶710外部，相变材料总是结晶的。
图8说明了包括本发明的各个实施例的电子设备的方框图。电子设备800可以包括耦合到互连网络或总线804的一个或多个主处理器或中央处理单元(CPU)802(其可以在此被统称为“多个处理器802”或更一般地统称为“处理器802”)。处理器802可以是任何类型的处理器，诸如通用处理器、网络处理器(其可以处理通过计算机网络传送的数据)等(包括精简指令集计算机(RISC)处理器或复杂指令集计算机(CISC))。此外，处理器802可以具有单核或多核设计。具有多核设计的处理器802可以将不同类型的处理器核心集成在同一集成电路(IC)硅核上。此外，具有多核设计的处理器802可以被实现为对称或不对称的多处理器。
处理器802可以包括一个或多个高速缓存803，在各个实施例中，该一个或多个高速缓存803可以是专用的和/或共享的。通常，高速缓存803存储与在其他位置存储或较早计算的原始数据对应的数据。为了降低存储器访问时延，一旦数据被存储在高速缓存803中，就可以通过访问被缓存的拷贝而不是重新获取或重新计算原始数据来进行未来的使用。在各个实施例中，高速缓存803包括图1的PCMS 50。
芯片组806可以另外耦合到互连网络804。芯片组806可以包括存储器控制中心(MCH)808。可替代地，处理器802和MCH 808可以被组合来形成单个芯片。MCH 808可以包括耦合到存储器812的存储器控制器810。存储器812可以存储数据，例如包括由处理器802或与电子设备800的组件进行通信的任何其他设备执行的指令序列。在各个实施例中，存储器812包括一个或多个易失性储存器或非易失性存储器设备，诸如图1的PCMS50。
在各个实施例中，存储器812可以包括以下项中一项或多项：操作系统(O/S)832、应用程序834、设备驱动程序836、缓冲器838、功能驱动程序840和/或协议驱动程序842。处理器802与通过无线电862耦合到网络845的一个或多个计算设备一起执行各种命令并且处理一个或多个分组。
在各个实施例中，应用程序834可以使用操作系统832来例如通过设备驱动程序836和/或功能驱动程序840与电子系统800的各个组件进行通信。
如图8中所示，通信设备830包括第一网络协议层850和第二网络协议层852，用于实现物理(PHY)层以通过无线电862向基站、接入点和/或其他站(未示出)发送网络分组和从其接收网络分组。通信设备830还可以包括直接存储器存取(DMA)引擎854，直接存储器存取(DMA)引擎854可以向缓冲器838写入分组数据，以发送和/或接收数据。另外，电子设备800可以包括控制器856，控制器856可以包括诸如可编程处理器的逻辑，例如用于执行与通信设备相关的操作。在各个实施例中，控制器856可以是MAC(介质访问控制)组件。通信设备830还可以包括任何类型的易失性/非易失性存储器设备(包括图1的PCMS 50)的存储器858。
在各个实施例中，通信设备830可以包括固件存储设备860，用于存储可以用于管理由通信设备830的组件执行的各个功能的固件(或软件)。存储设备860可以是任何类型的存储设备，诸如包括图1的PCMS 50的非易失性存储设备。
上文已经给出了许多实施例和许多细节，以提供对本发明的透彻理解。本领域技术人员将意识到，在一个实施例中的许多特征能够等同地适用于其他实施例。本领域技术人员还将意识到，能够对本文描述的那些具体材料、处理、尺寸、浓度等进行各种等同替换。应当理解，本发明的详细描述应当被视为是说明性的而不是限定性的，其中，本发明的范围应当通过所附权利要求来确定。
Claims (20)
1.一种方法，包括：
使用低能置位脉冲来达到访问设备的阈值，并对具有开关的相变存储器(PCMS)的相变材料(PCM)存储元件中的PCM进行写入，其中，在对所述PCM进行写入后，所述PCM存储元件包括非晶体；以及
使用划界电压来对所述PCMS进行读取。
2.根据权利要求1所述的方法，其中，OTS和所述存储元件是串联的。
3.根据权利要求1所述的方法，其中，所述访问设备是不改变相位的OTS。
4.根据权利要求1所述的方法，其中，所述低能置位脉冲包括置位电流，所述置位电流显著地低于基于电阻读取方案的相变存储器所使用的置位电流。
5.根据权利要求4所述的方法，其中，置位脉冲电流的幅度是复位脉冲电流的幅度的10-15％或更小。
6.根据权利要求1所述的方法，还包括：使用多个置位脉冲来对PCM存储元件中的PCM进行写入。
7.根据权利要求5所述的方法，其中，所述置位脉冲电流在所述相变材料的所述非晶体中形成导电丝。
8.一种具有开关的相变存储器(PCMS)，包括：
存储单元，所述存储单元包括访问设备和相变材料(PCM)存储元件，所述PCM存储元件包括非晶体和在所述非晶体中的导电丝；以及
电源，用于向所述存储元件施加读取划界电压或电流。
9.根据权利要求8所述的具有开关的相变存储器，其中，所述读取划界电压足以达到所述访问设备的阈值。
10.根据权利要求9所述的具有开关的相变存储器，其中，所述非晶体是部分结晶的。
11.根据权利要求8所述的具有开关的相变存储器，还包括：加热器元件和在所述PCM存储元件中的结晶体，其中，所述导电丝将所述加热器元件连接到所述结晶体。
12.根据权利要求8所述的具有开关的相变存储器，其中，在置位状态的所述PCM存储元件的电阻大于基本上结晶的PCM存储元件。
13.根据权利要求8所述的具有开关的相变存储器，还包括：第一电路，用于对所述PCMS写入置位状态；以及第二电路，用于对所述PCMS写入复位状态。
14.根据权利要求13所述的具有开关的相变存储器，其中，所述第一电路是比所述第二电路电流更低的电路。
15.一种系统，包括：
处理器；以及
具有开关的相变存储器(PCMS)，其中，所述PCMS包括：
访问设备；以及
与所述访问设备串联的相变存储器(PCM)存储元件，其中，所述PCM存储元件包括非晶体和在所述非晶体中的导电丝。
16.根据权利要求15所述的系统，其中，读取电压足以达到OTS的阈值。
17.根据权利要求15所述的系统，其中，所述非晶体是部分结晶的。
18.根据权利要求15所述的系统，还包括：加热器元件和在所述PCM存储元件中的结晶体，其中，所述导电丝将所述加热器元件连接到所述结晶体。
19.根据权利要求15所述的系统，其中，在置位状态的所述PCM存储元件的电阻大于基本上结晶的PCM存储元件。
20.根据权利要求15所述的系统，还包括：第一电路，用于对所述PCMS写入置位状态；以及第二电路，用于对所述PCMS写入复位状态。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/653,092 | 2009-12-08 | ||
| US12/653,092 US8385100B2 (en) | 2009-12-08 | 2009-12-08 | Energy-efficient set write of phase change memory with switch |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102087876A true CN102087876A (zh) | 2011-06-08 |
| CN102087876B CN102087876B (zh) | 2015-06-17 |
Family
ID=44081865
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201080056313.9A Active CN102656641B (zh) | 2009-12-08 | 2010-10-15 | 具有开关的相变存储器的高能效置位写入 |
| CN201010584054.9A Expired - Fee Related CN102087876B (zh) | 2009-12-08 | 2010-12-07 | 具有开关的相变存储器的节能置位写入 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201080056313.9A Active CN102656641B (zh) | 2009-12-08 | 2010-10-15 | 具有开关的相变存储器的高能效置位写入 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8385100B2 (zh) |
| KR (1) | KR101405801B1 (zh) |
| CN (2) | CN102656641B (zh) |
| WO (1) | WO2011071594A2 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103999161A (zh) * | 2011-12-20 | 2014-08-20 | 英特尔公司 | 用于相变存储器漂移管理的设备和方法 |
| CN108666417A (zh) * | 2017-03-27 | 2018-10-16 | 三星电子株式会社 | 包括可变电阻材料层的存储器件 |
| CN112585758A (zh) * | 2020-11-17 | 2021-03-30 | 长江先进存储产业创新中心有限责任公司 | 用于3d pcm的改进的选择器热可靠性的新颖间隙填充和单元结构 |
Families Citing this family (84)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8385100B2 (en) | 2009-12-08 | 2013-02-26 | Intel Corporation | Energy-efficient set write of phase change memory with switch |
| US9601692B1 (en) | 2010-07-13 | 2017-03-21 | Crossbar, Inc. | Hetero-switching layer in a RRAM device and method |
| US9012307B2 (en) | 2010-07-13 | 2015-04-21 | Crossbar, Inc. | Two terminal resistive switching device structure and method of fabricating |
| US8946046B1 (en) | 2012-05-02 | 2015-02-03 | Crossbar, Inc. | Guided path for forming a conductive filament in RRAM |
| US9570678B1 (en) | 2010-06-08 | 2017-02-14 | Crossbar, Inc. | Resistive RAM with preferental filament formation region and methods |
| WO2011156787A2 (en) | 2010-06-11 | 2011-12-15 | Crossbar, Inc. | Pillar structure for memory device and method |
| US8576607B1 (en) * | 2010-07-02 | 2013-11-05 | Farid Nemati | Hybrid memory cell array and operations thereof |
| US8374018B2 (en) | 2010-07-09 | 2013-02-12 | Crossbar, Inc. | Resistive memory using SiGe material |
| US8569172B1 (en) | 2012-08-14 | 2013-10-29 | Crossbar, Inc. | Noble metal/non-noble metal electrode for RRAM applications |
| US8884261B2 (en) | 2010-08-23 | 2014-11-11 | Crossbar, Inc. | Device switching using layered device structure |
| US8947908B2 (en) | 2010-11-04 | 2015-02-03 | Crossbar, Inc. | Hetero-switching layer in a RRAM device and method |
| US8168506B2 (en) | 2010-07-13 | 2012-05-01 | Crossbar, Inc. | On/off ratio for non-volatile memory device and method |
| US8467227B1 (en) * | 2010-11-04 | 2013-06-18 | Crossbar, Inc. | Hetero resistive switching material layer in RRAM device and method |
| US8404553B2 (en) | 2010-08-23 | 2013-03-26 | Crossbar, Inc. | Disturb-resistant non-volatile memory device and method |
| US8889521B1 (en) | 2012-09-14 | 2014-11-18 | Crossbar, Inc. | Method for silver deposition for a non-volatile memory device |
| US9401475B1 (en) | 2010-08-23 | 2016-07-26 | Crossbar, Inc. | Method for silver deposition for a non-volatile memory device |
| US8492195B2 (en) | 2010-08-23 | 2013-07-23 | Crossbar, Inc. | Method for forming stackable non-volatile resistive switching memory devices |
| US8391049B2 (en) | 2010-09-29 | 2013-03-05 | Crossbar, Inc. | Resistor structure for a non-volatile memory device and method |
| US8558212B2 (en) | 2010-09-29 | 2013-10-15 | Crossbar, Inc. | Conductive path in switching material in a resistive random access memory device and control |
| US8502185B2 (en) | 2011-05-31 | 2013-08-06 | Crossbar, Inc. | Switching device having a non-linear element |
| USRE46335E1 (en) | 2010-11-04 | 2017-03-07 | Crossbar, Inc. | Switching device having a non-linear element |
| US8467239B2 (en) | 2010-12-02 | 2013-06-18 | Intel Corporation | Reversible low-energy data storage in phase change memory |
| US8930174B2 (en) | 2010-12-28 | 2015-01-06 | Crossbar, Inc. | Modeling technique for resistive random access memory (RRAM) cells |
| US8815696B1 (en) | 2010-12-31 | 2014-08-26 | Crossbar, Inc. | Disturb-resistant non-volatile memory device using via-fill and etchback technique |
| US9153623B1 (en) | 2010-12-31 | 2015-10-06 | Crossbar, Inc. | Thin film transistor steering element for a non-volatile memory device |
| US8791010B1 (en) | 2010-12-31 | 2014-07-29 | Crossbar, Inc. | Silver interconnects for stacked non-volatile memory device and method |
| US9620206B2 (en) | 2011-05-31 | 2017-04-11 | Crossbar, Inc. | Memory array architecture with two-terminal memory cells |
| US8605531B2 (en) * | 2011-06-20 | 2013-12-10 | Intel Corporation | Fast verify for phase change memory with switch |
| US8619459B1 (en) | 2011-06-23 | 2013-12-31 | Crossbar, Inc. | High operating speed resistive random access memory |
| US9305644B2 (en) | 2011-06-24 | 2016-04-05 | Rambus Inc. | Resistance memory cell |
| US9627443B2 (en) | 2011-06-30 | 2017-04-18 | Crossbar, Inc. | Three-dimensional oblique two-terminal memory with enhanced electric field |
| US8946669B1 (en) | 2012-04-05 | 2015-02-03 | Crossbar, Inc. | Resistive memory device and fabrication methods |
| US9166163B2 (en) | 2011-06-30 | 2015-10-20 | Crossbar, Inc. | Sub-oxide interface layer for two-terminal memory |
| US8659929B2 (en) | 2011-06-30 | 2014-02-25 | Crossbar, Inc. | Amorphous silicon RRAM with non-linear device and operation |
| US9564587B1 (en) | 2011-06-30 | 2017-02-07 | Crossbar, Inc. | Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects |
| WO2013015776A1 (en) | 2011-07-22 | 2013-01-31 | Crossbar, Inc. | Seed layer for a p + silicon germanium material for a non-volatile memory device and method |
| US9729155B2 (en) | 2011-07-29 | 2017-08-08 | Crossbar, Inc. | Field programmable gate array utilizing two-terminal non-volatile memory |
| US8674724B2 (en) | 2011-07-29 | 2014-03-18 | Crossbar, Inc. | Field programmable gate array utilizing two-terminal non-volatile memory |
| US10056907B1 (en) | 2011-07-29 | 2018-08-21 | Crossbar, Inc. | Field programmable gate array utilizing two-terminal non-volatile memory |
| US8780607B2 (en) * | 2011-09-16 | 2014-07-15 | Micron Technology, Inc. | Select devices for memory cell applications |
| US9349445B2 (en) | 2011-09-16 | 2016-05-24 | Micron Technology, Inc. | Select devices for memory cell applications |
| US9142767B2 (en) | 2011-09-16 | 2015-09-22 | Micron Technology, Inc. | Resistive memory cell including integrated select device and storage element |
| US8716098B1 (en) | 2012-03-09 | 2014-05-06 | Crossbar, Inc. | Selective removal method and structure of silver in resistive switching device for a non-volatile memory device |
| US9087576B1 (en) | 2012-03-29 | 2015-07-21 | Crossbar, Inc. | Low temperature fabrication method for a three-dimensional memory device and structure |
| US9685608B2 (en) | 2012-04-13 | 2017-06-20 | Crossbar, Inc. | Reduced diffusion in metal electrode for two-terminal memory |
| US8658476B1 (en) | 2012-04-20 | 2014-02-25 | Crossbar, Inc. | Low temperature P+ polycrystalline silicon material for non-volatile memory device |
| US8796658B1 (en) | 2012-05-07 | 2014-08-05 | Crossbar, Inc. | Filamentary based non-volatile resistive memory device and method |
| US8765566B2 (en) | 2012-05-10 | 2014-07-01 | Crossbar, Inc. | Line and space architecture for a non-volatile memory device |
| CN103489478B (zh) * | 2012-06-12 | 2018-09-25 | 中国科学院上海微系统与信息技术研究所 | 一种相变存储器 |
| US8971089B2 (en) | 2012-06-27 | 2015-03-03 | Intel Corporation | Low power phase change memory cell |
| US9583701B1 (en) | 2012-08-14 | 2017-02-28 | Crossbar, Inc. | Methods for fabricating resistive memory device switching material using ion implantation |
| US9741765B1 (en) | 2012-08-14 | 2017-08-22 | Crossbar, Inc. | Monolithically integrated resistive memory using integrated-circuit foundry compatible processes |
| US8946673B1 (en) | 2012-08-24 | 2015-02-03 | Crossbar, Inc. | Resistive switching device structure with improved data retention for non-volatile memory device and method |
| US9312483B2 (en) | 2012-09-24 | 2016-04-12 | Crossbar, Inc. | Electrode structure for a non-volatile memory device and method |
| US9152428B2 (en) * | 2012-09-28 | 2015-10-06 | Intel Corporation | Alternative boot path support for utilizing non-volatile memory devices |
| US9576616B2 (en) | 2012-10-10 | 2017-02-21 | Crossbar, Inc. | Non-volatile memory with overwrite capability and low write amplification |
| US11068620B2 (en) | 2012-11-09 | 2021-07-20 | Crossbar, Inc. | Secure circuit integrated with memory layer |
| US8982647B2 (en) | 2012-11-14 | 2015-03-17 | Crossbar, Inc. | Resistive random access memory equalization and sensing |
| US9412790B1 (en) | 2012-12-04 | 2016-08-09 | Crossbar, Inc. | Scalable RRAM device architecture for a non-volatile memory device and method |
| US9406379B2 (en) | 2013-01-03 | 2016-08-02 | Crossbar, Inc. | Resistive random access memory with non-linear current-voltage relationship |
| US9112145B1 (en) | 2013-01-31 | 2015-08-18 | Crossbar, Inc. | Rectified switching of two-terminal memory via real time filament formation |
| US9324942B1 (en) | 2013-01-31 | 2016-04-26 | Crossbar, Inc. | Resistive memory cell with solid state diode |
| US8934280B1 (en) | 2013-02-06 | 2015-01-13 | Crossbar, Inc. | Capacitive discharge programming for two-terminal memory cells |
| US20140269046A1 (en) * | 2013-03-15 | 2014-09-18 | Micron Technology, Inc. | Apparatuses and methods for use in selecting or isolating memory cells |
| US10290801B2 (en) | 2014-02-07 | 2019-05-14 | Crossbar, Inc. | Scalable silicon based resistive memory device |
| US9263675B2 (en) | 2014-02-19 | 2016-02-16 | Micron Technology, Inc. | Switching components and memory units |
| US9343149B2 (en) | 2014-07-10 | 2016-05-17 | Micron Technology, Inc. | Enhancing nucleation in phase-change memory cells |
| US9711213B2 (en) | 2014-09-04 | 2017-07-18 | Micron Technology, Inc. | Operational signals generated from capacitive stored charge |
| WO2016068912A1 (en) | 2014-10-29 | 2016-05-06 | Hewlett-Packard Development Company, L.P. | Printhead with a number of memristors and inverters |
| US9437293B1 (en) * | 2015-03-27 | 2016-09-06 | Intel Corporation | Integrated setback read with reduced snapback disturb |
| GB201509992D0 (en) * | 2015-06-09 | 2015-07-22 | Isis Innovation | Switching circuit |
| US9543004B1 (en) | 2015-06-17 | 2017-01-10 | Intel Corporation | Provision of holding current in non-volatile random access memory |
| US9870169B2 (en) * | 2015-09-04 | 2018-01-16 | Intel Corporation | Interleaved all-level programming of non-volatile memory |
| US9627055B1 (en) | 2015-12-26 | 2017-04-18 | Intel Corporation | Phase change memory devices and systems having reduced voltage threshold drift and associated methods |
| US10032508B1 (en) | 2016-12-30 | 2018-07-24 | Intel Corporation | Method and apparatus for multi-level setback read for three dimensional crosspoint memory |
| US10777271B2 (en) * | 2017-09-29 | 2020-09-15 | Intel Corporation | Method and apparatus for adjusting demarcation voltages based on cycle count metrics |
| CN110970066A (zh) * | 2018-09-30 | 2020-04-07 | 华润微电子控股有限公司 | 存储器器件和存储系统 |
| KR20210009088A (ko) * | 2019-07-16 | 2021-01-26 | 에스케이하이닉스 주식회사 | 디스터번스를 완화시키는 비휘발성 메모리 장치 및 이의 동작 방법 |
| US11145814B2 (en) | 2019-08-12 | 2021-10-12 | International Business Machines Corporation | Phase change memory with conductive bridge filament |
| CN111028876B (zh) * | 2019-12-12 | 2021-11-12 | 中国科学院微电子研究所 | 实现双方向并行数据读取的非挥发存储阵列 |
| US11315633B2 (en) | 2019-12-30 | 2022-04-26 | Micron Technology, Inc. | Three-state programming of memory cells |
| US11410722B2 (en) * | 2020-10-21 | 2022-08-09 | Samsung Electronics Co., Ltd. | Phase-change memory device for improving resistance drift and dynamic resistance drift compensation method of the same |
| US11665983B2 (en) | 2020-12-11 | 2023-05-30 | International Business Machines Corporation | Phase change memory cell with ovonic threshold switch |
| US11562931B2 (en) | 2021-06-17 | 2023-01-24 | International Business Machines Corporation | 3D stackable bidirectional access device for memory array |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200616151A (en) * | 2004-09-17 | 2006-05-16 | Ovonyx Inc | Phase change memory with ovonic threshold switch |
| CN1841558A (zh) * | 2005-03-30 | 2006-10-04 | 奥沃尼克斯股份有限公司 | 读相变存储器 |
| US7359231B2 (en) * | 2004-06-30 | 2008-04-15 | Intel Corporation | Providing current for phase change memories |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100564602B1 (ko) | 2003-12-30 | 2006-03-29 | 삼성전자주식회사 | 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로 |
| US7135696B2 (en) | 2004-09-24 | 2006-11-14 | Intel Corporation | Phase change memory with damascene memory element |
| US7692951B2 (en) | 2007-06-12 | 2010-04-06 | Kabushiki Kaisha Toshiba | Resistance change memory device with a variable resistance element formed of a first and a second composite compound |
| US7787291B2 (en) * | 2007-09-26 | 2010-08-31 | Intel Corporation | Programming a multilevel phase change memory cell |
| US7964861B2 (en) | 2007-11-06 | 2011-06-21 | Ovonyx, Inc. | Method and apparatus for reducing programmed volume of phase change memory |
| US20100182827A1 (en) * | 2009-01-22 | 2010-07-22 | Sergey Kostylev | High Margin Multilevel Phase-Change Memory via Pulse Width Programming |
| US8023345B2 (en) | 2009-02-24 | 2011-09-20 | International Business Machines Corporation | Iteratively writing contents to memory locations using a statistical model |
| US7957207B2 (en) * | 2009-03-10 | 2011-06-07 | Ovonyx, Inc. | Programmable resistance memory with interface circuitry for providing read information to external circuitry for processing |
| WO2011001594A1 (ja) | 2009-06-29 | 2011-01-06 | パナソニック株式会社 | リダイレクション方法、リダイレクションシステム、モバイルノード、ホームエージェント及び代理ノード |
| US8385100B2 (en) | 2009-12-08 | 2013-02-26 | Intel Corporation | Energy-efficient set write of phase change memory with switch |
| US8467239B2 (en) | 2010-12-02 | 2013-06-18 | Intel Corporation | Reversible low-energy data storage in phase change memory |
-
2009
- 2009-12-08 US US12/653,092 patent/US8385100B2/en active Active
-
2010
- 2010-10-15 CN CN201080056313.9A patent/CN102656641B/zh active Active
- 2010-10-15 WO PCT/US2010/052833 patent/WO2011071594A2/en active Application Filing
- 2010-10-15 KR KR1020127014674A patent/KR101405801B1/ko active IP Right Grant
- 2010-12-07 CN CN201010584054.9A patent/CN102087876B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7359231B2 (en) * | 2004-06-30 | 2008-04-15 | Intel Corporation | Providing current for phase change memories |
| TW200616151A (en) * | 2004-09-17 | 2006-05-16 | Ovonyx Inc | Phase change memory with ovonic threshold switch |
| CN1841558A (zh) * | 2005-03-30 | 2006-10-04 | 奥沃尼克斯股份有限公司 | 读相变存储器 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103999161A (zh) * | 2011-12-20 | 2014-08-20 | 英特尔公司 | 用于相变存储器漂移管理的设备和方法 |
| US9286205B2 (en) | 2011-12-20 | 2016-03-15 | Intel Corporation | Apparatus and method for phase change memory drift management |
| CN103999161B (zh) * | 2011-12-20 | 2016-09-28 | 英特尔公司 | 用于相变存储器漂移管理的设备和方法 |
| CN108666417A (zh) * | 2017-03-27 | 2018-10-16 | 三星电子株式会社 | 包括可变电阻材料层的存储器件 |
| CN108666417B (zh) * | 2017-03-27 | 2022-05-31 | 三星电子株式会社 | 包括可变电阻材料层的存储器件 |
| CN112585758A (zh) * | 2020-11-17 | 2021-03-30 | 长江先进存储产业创新中心有限责任公司 | 用于3d pcm的改进的选择器热可靠性的新颖间隙填充和单元结构 |
| CN112585758B (zh) * | 2020-11-17 | 2023-06-02 | 长江先进存储产业创新中心有限责任公司 | 用于3d pcm的改进的选择器热可靠性的新颖间隙填充和单元结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2011071594A2 (en) | 2011-06-16 |
| CN102656641B (zh) | 2016-02-10 |
| CN102087876B (zh) | 2015-06-17 |
| KR20120091315A (ko) | 2012-08-17 |
| US8385100B2 (en) | 2013-02-26 |
| KR101405801B1 (ko) | 2014-06-12 |
| CN102656641A (zh) | 2012-09-05 |
| WO2011071594A3 (en) | 2011-08-25 |
| US20110134685A1 (en) | 2011-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102087876B (zh) | 具有开关的相变存储器的节能置位写入 | |
| US10964388B2 (en) | Selector device for two-terminal memory | |
| CN105244058A (zh) | 使用选择器器件保持特性的非易失性存储器器件感测方法 | |
| KR101196933B1 (ko) | 필드 프로그래머블 로직 어레이의 메모리로서 사용하기 위한 정상적으로는 단일 상의 칼코겐화물 재료를 프로그래밍하는 방법 | |
| US9779805B2 (en) | Phase change memory device | |
| US7471557B2 (en) | Reading phase change memories to reduce read disturbs | |
| US8462546B2 (en) | Reducing temporal changes in phase change memories | |
| CN102016811A (zh) | 用于实现pcram设备的自参考读取操作的方法和装置 | |
| US7751226B2 (en) | Reading phase change memories with select devices | |
| KR20150144810A (ko) | 상 변화 메모리 및 스위치(pcms) 메모리 디바이스에서의 드리프트 관리 | |
| US8062921B2 (en) | Phase change memories with improved programming characteristics | |
| CN101894587A (zh) | 相变存储器的自限写入脉冲发生电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150617 Termination date: 20191207 |