KR100687709B1 - 멀티비트형 상변화 메모리 소자 및 그 구동 방법 - Google Patents

멀티비트형 상변화 메모리 소자 및 그 구동 방법 Download PDF

Info

Publication number
KR100687709B1
KR100687709B1 KR1020040089162A KR20040089162A KR100687709B1 KR 100687709 B1 KR100687709 B1 KR 100687709B1 KR 1020040089162 A KR1020040089162 A KR 1020040089162A KR 20040089162 A KR20040089162 A KR 20040089162A KR 100687709 B1 KR100687709 B1 KR 100687709B1
Authority
KR
South Korea
Prior art keywords
phase change
change memory
unit
material layer
change material
Prior art date
Application number
KR1020040089162A
Other languages
English (en)
Other versions
KR20060039996A (ko
Inventor
윤성민
류상욱
신웅철
이남열
유병곤
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020040089162A priority Critical patent/KR100687709B1/ko
Priority to US11/082,054 priority patent/US7233017B2/en
Publication of KR20060039996A publication Critical patent/KR20060039996A/ko
Application granted granted Critical
Publication of KR100687709B1 publication Critical patent/KR100687709B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5692—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency read-only digital stores using storage elements with more than two stable states
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

복수의 개별적인 단위 상변화 메모리 소자가 수평 또는 수직으로 배치되어 있는 멀티비트형 상변화 메모리 소자 및 그 구동 방법에 대하여 개시한다. 본 발명에 따른 멀티비트형 상변화 메모리 소자는 발열성 전극과 각각 접촉하는 복수개의 접촉부로 이루어지고 각각 단위 상변화 메모리 소자를 구성하는 복수개의 활성 영역을 가지는 상변화 재료층을 구비한다. 상기 상변화 재료층은 복수개의 상기 활성 영역이 복수개의 어레이 형태로 배열되어 있는 하나의 재료층으로 구성될 수 있다. 또는, 상기 상변화 재료층은 1개 또는 복수개의 상기 활성 영역이 각각 하나의 어레이 형태로 배열되어 있는 복수개의 상변화 재료층으로 구성될 수도 있다. 이 때, 상기 복수의 상변화 재료층은 각각 동일한 수평면상에 형성될 수도 있고, 각각 동일한 수직선상에서 서로 다른 수평면상에 형성될 수도 있다.
멀티비트, 상변화 메모리, 어레이, 수평, 수직

Description

멀티비트형 상변화 메모리 소자 및 그 구동 방법{Multibit phase change memory device and method for driving the same}
도 1은 본 발명의 제1 실시예에 따른 멀티비트형 상변화 메모리 소자를 구현하기 위한 단위 상변화 메모리 소자의 요부 단면도이다.
도 2a는 본 발명의 제2 실시예에 따른 멀티비트형 상변화 메모리 소자의 배치 평면도이다.
도 2b는 본 발명의 제3 실시예에 따른 멀티비트형 상변화 메모리 소자의 배치 평면도이다.
도 3은 본 발명의 제4 실시예에 따른 멀티비트형 상변화 메모리 소자의 요부 단면도이다.
도 4a, 도 4b, 및 도 4c는 각각 본 발명에 따른 멀티비트형 상변화 메모리 소자에 대한 메모리 저장 동작시의 상변화 메모리 소자의 등가 회로도이다.
도 5는 본 발명에 따른 멀티비트형 상변화 메모리 소자에 대한 메모리 판독 동작시의 상변화 메모리 소자의 등가 회로도이다.
도 6은 본 발명에 따른 멀티비트형 상변화 메모리 소자에 대한 구동 방법의 일 예를 나타내는 표이다.
<도면의 주요 부분에 대한 부호의 설명>
10: 반도체 기판, 11: 제1 절연막, 20: 스택 구조, 21, 21a, 21b, 21c: 하부 금속 전극, 22: 발열성 금속 전극, 23: 제2 절연막, 24, 24a, 24b, 24c: 상변화 재료층, 25: 제3 절연막, 26: 상부 금속 전극, 27: 콘택 영역, 28: 활성 영역, 31: 제1 소자 영역, 32: 제2 소자 영역, 33: 제3 소자 영역, 121, 121a, 121b, 121c: 하부 금속 전극, 122, 122a, 122b, 122c: 발열성 금속 전극, 123a, 123b, 123c: 제2 절연막, 124a, 124b, 124c: 상변화 재료층, 125: 제3 절연막, 126a, 126b, 126c: 상부 금속 전극.
본 발명은 상변화 재료를 이용하는 메모리 소자 및 그 구동 방법에 관한 것으로, 더욱 상세하게는 멀티비트형 상변화 메모리 소자 및 그 구동 방법에 관한 것이다.
전원을 차단하더라도 저장된 정보가 사라지지 않는 특징을 가지고 있는 비휘발성 메모리 소자는 최근의 휴대용 개인 단말기기의 수요 증대와 함께 비약적인 기술의 발전을 보이고 있다. 대표적인 비휘발성 메모리 소자인 플래쉬 메모리는 실리콘 공정을 기반으로 하는 저비용의 장점을 살려, 현재의 비휘발성 메모리 시장의 대부분을 점하고 있는 실정이다. 그러나, 플래쉬 메모리는 정보의 저장에 비교적 높은 전압을 사용해야 한다는 단점과 정보의 반복 저장 횟수가 제한된다는 단점이 있다. 그에 따라, 이를 극복하기 위한 차세대 비휘발성 메모리의 연구 개발이 활발 히 이루어지고 있다.
차세대 비휘발성 메모리는 크게 두 가지 형태로 나눌 수 있는데, 첫번째는 커패시터형 메모리이며, 두번째는 레지스터형 메모리이다. 커패시터형 메모리의 대표적인 예로는 강유전체 재료를 이용한 강유전체 메모리가 대표적이며, 강유전체 커패시터의 분극 방향으로부터 저장된 정보의 종류를 판독하는 형식을 취한다. 강유전체 재료로서 주로 강유전체 산화물 재료를 사용하나, 최근에는 강유전체 유기물 재료를 이용한 비휘발성 메모리에 대해서도 연구가 진행중이다.
한편, 레지스터형 비휘발성 메모리의 대표적인 예는 자기터널접합 메모리와 상변화형 메모리이다. 마그네틱 램 (Magnetic RAM, MRAM)으로 불리는 자기터널접합 메모리의 경우, 두 자성 재료 사이에 매우 얇은 절연막을 삽입한 형태의 소자 구조를 가지고 있으며, 절연막을 둘러싼 두 자성 재료의 스핀 분극 방향을 제어하여 정보를 저장하고, 스핀 분극 방향이 동일한 경우와 상이한 경우 사이의 절연막을 통과하는 터널 전류의 크기, 즉 저항의 크기로부터 저장된 정보의 종류를 판독하는 방식으로 동작된다.
또한, 상변화 메모리 (Phase-Change RAM, PRAM)로 불리는 상변화형 메모리의 경우, 재료가 갖는 결정 상태에 따라 그 저항값이 바뀌는 상변화 재료를 이용한다. 적절한 조건의 전류 또는 전압의 인가 방법을 선택함으로써 상변화 재료가 갖는 결정 상태를 제어하는 방법으로 정보를 저장하고,상변화 재료의 결정 상태에 따른 저항값의 변화로부터 저장된 정보의 종류를 판독하는 방식으로 동작된다.
상기 예시된 다양한 형태의 비휘발성 메모리는 각각의 장단점을 가진다. 예 를 들어, 강유전체 메모리의 경우, 연구 개발의 역사가 길며, 차세대 비휘발성 메모리 소자로서의 요구 성능을 대부분 만족하고 있으나, 소자의 미세화에 어려움을 겪고 있어, 현재의 기술을 이용하여 플래쉬 메모리 이상의 집적도를 실현하는 데는 문제를 가지고 있다.
한편, 마그네틱 램의 경우, 소자의 동작 속도가 매우 빠르다는 장점을 가지고 있으나, 소자의 미세화에 따라 소자의 동작 특성이 나빠질 가능성이 많다는 점, 그리고 소자의 소비 전력이 소자의 미세화에 수반하여 필연적으로 증가한다는 점 등의 단점이 보고되고 있다.
이에 반하여, 상변화 메모리의 경우, 현재까지 CD-RW (CD Rewritable) 또는 DVD (Digital Versatile Disk) 등의 광저장 정보 장치에 주로 사용되어 오던 칼코게나이드 금속 합금계의 상변화 재료를 그대로 사용할 수 있으며, 소자의 제작 공정이 기존의 실리콘 기반 소자 제작 공정과 잘 정합하기 때문에, DRAM과 동등한 정도 이상의 집적도를 쉽게 구현할 수 있다는 장점이 있다. 물론, 현재보다 동작 소비전력을 더욱 낮추어야 할 필요가 있다는 과제를 가지고는 있으나, 지금까지의 기술 개발 결과로 보아, 현재의 플래쉬 메모리를 대체할 수 있는 가장 유력한 차세대 비휘발성 메모리 후보로서 최근의 큰 주목을 모으고 있다.
또한, 상변화 메모리가 가지는 다른 하나의 장점은, 단일 소자 구조에서 0 및 1 이외의 복수의 정보를 저장할 수 있는 멀티비트 형태의 메모리 소자를 실현할 수 있다는 점이다. 이것은, 상변화 재료의 결정 상태를 완전한 결정과 완전한 비정질 이외의 상태로 유지하는 것을 전제로 하며, 이러한 상태는, 적절한 전기적인 에 너지, 즉 전류의 공급으로 구현하는 것이 가능하다. 소정의 전류 신호를 인가하는 방식으로부터, 0 및 1 이외의 중간 상태의 값을 얻는 것이 가능한 것으로 보고되고 있다. 이러한 기능을 가진 멀티비트형 상변화 메모리 소자가 실현된다면, 현재 집적도의 한계를 보이고 있는 플래쉬 메모리 시장을 일거에 대체할 수 있음은 물론, 메모리의 절대적인 집적도를 크게 향상시키는 결과를 예상할 수 있어, 차세대 디지털 휴대 단말 기기용 비휘발성 메모리로서 매우 기대되는 기술이다.
그러나, 실제로 멀티비트형 상변화 메모리 소자를 구현하기 위해서는, 기존의 상변화 메모리 소자와는 매우 다른 방법의 소자 구현 방식을 선택해야 한다. 그 이유를 요약하면 다음과 같다.
첫째, 멀티비트형 상변화 메모리 소자에 사용될 상변화 재료는 비정질에서 결정, 또는 결정에서 비정질 상태로 변화하는 현상이, 인가되는 전기적 또는 열적 에너지에 대해 소정의 선형 특성을 보일 필요가 있다. 만약, 이 현상이 선형적으로 이루어지지 않는 상변화 재료를 메모리 소자에 사용하는 경우, 중간 상태의 정보를 저장 또는 판독하는 과정에서 동작 조건을 결정하여, 소자를 구동하는 데 있어서 매우 복잡한 형태의 주변 회로를 준비해야 할 가능성이 많다. 그러나, 현재까지 이러한 특성을 보이는 상변화 재료는 개발되어 있지 않으며, 요구되는 특성에 대한 연구예도 거의 없다.
둘째, 멀티비트형 상변화 메모리 소자의 구동 방법에 대해서는 아직 검토된 바가 없으나, 아마도 일정 값을 갖는 펄스 형태의 전기 신호를 적절히 제어하는 방법을 사용할 것으로 예상된다. 구체적으로는, 펄스 형태의 전기적 신호의 절대값( 인가 신호의 크기)을 변화시켜 실제 상변화 재료에 인가하는 열 에너지의 양을 조절하는 방식과, 펄스 형태의 전기적 신호의 펄스 폭(인가 시간)을 변화시켜 실제 상변화 재료에 인가하는 열 에너지의 양을 조절하는 방식을 예로 들 수 있다. 이들 두 가지 방식 모두 상변화 재료의 결정화 또는 비정질화 속도와 매우 밀접한 관련을 가지며, 경우에 따라서는 재료의 결정화 또는 비정질화 속도를 임의로 제어하는 방법을 개발하지 않는 한, 동작의 실현이 매우 어렵다.
상기 이유에 근거하여 판단할 때, 멀티비트형 상변화 메모리 소자를 제작하여 그 동작 특성을 성공적으로 구현하기 위해서는, 현재까지 검토되지 않은 신규의 상변화 재료를 개발하고, 이 재료에 대한 상세한 연구가 필요하다고 할 수 있다. 따라서, 현재의 기술 수준에 비추어 볼 때, 멀티비트형 상변화 메모리 소자의 안정된 동작을 검증하기까지 적지 않은 시간이 소요될 것으로 예상된다.
본 발명은 상기한 종래 기술에서의 문제점들을 해결하고자 하는 것으로, 본 발명의 목적은 신규의 재료를 사용하지 않고 기존의 상변화 재료를 사용하더라도 멀티비트 메모리 기능을 구현할 수 있는 구조를 가지는 멀티비트형 상변화 메모리소자를 제공하는 것이다.
본 발명의 다른 목적은 복수의 정보를 저장하고 판독하는 것이 가능한 멀티비트형 상변화 메모리 소자의 구동 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 멀티비트형 상변화 메모리 소 자는 반도체 기판 위에 형성된 제1 절연막과, 상기 제1 절연막 위에 형성된 하부 전극과, 상기 하부 전극에 접해 있는 발열성 전극과, 상기 발열성 전극과 각각 접촉하는 복수개의 접촉부로 이루어지고 각각 단위 상변화 메모리 소자를 구성하는 복수개의 활성 영역을 가지는 상변화 재료층과, 상기 발열성 전극과 상기 상변화 재료층과의 사이에서 상기 활성 영역을 한정하는 제2 절연막과, 상기 상변화 재료층의 소정 영역에 접해 있는 상부 전극을 포함한다.
상기 상변화 재료층은 복수개의 상기 활성 영역이 복수개의 어레이 형태로 배열되어 있는 하나의 재료층으로 구성될 수 있다. 또는, 상기 상변화 재료층은 1개 또는 복수개의 상기 활성 영역이 각각 하나의 어레이 형태로 배열되어 있는 복수개의 상변화 재료층으로 구성될 수도 있다. 이 때, 상기 복수의 상변화 재료층은 각각 동일한 수평면상에 형성될 수도 있고, 각각 동일한 수직선상에서 서로 다른 수평면상에 형성될 수도 있다.
바람직하게는, 상기 복수의 활성 영역에 의해 구성되는 복수의 단위 상변화 메모리 소자는 상기 상부 전극 1개를 공유한다.
일 예에 있어서, 복수개의 상기 활성 영역으로 구성되는 복수개의 단위 상변화 메모리 소자가 하나의 어레이를 구성하고, 상기 하나의 어레이를 구성하는 복수개의 단위 상변화 메모리 소자는 1개의 하부 전극 또는 1개의 발열성 전극을 가진다.
다른 예에 있어서, 상기 상변화 재료층은 1개 또는 복수개의 단위 상변화 메모리 소자를 각각 포함하는 복수개의 소자 영역을 구성하고, 상기 하부 전극은 상 기 복수개의 소자 영역에 각각 대응하는 복수개의 하부 전극으로 구성된다. 여기서, 상기 복수개의 소자 영역은 1개의 상부 전극을 공유한다.
상기 복수개의 소자 영역은 1개의 단위 상변화 메모리 소자로 구성된 제1 소자 영역과, 2개의 단위 상변화 메모리 소자로 구성된 제2 소자 영역과, 4개의 단위 상변화 메모리 소자로 구성된 제3 소자 영역을 포함할 수 있다.
또 다른 예에 있어서, 상기 상변화 재료층은 1개 또는 복수개의 단위 상변화 메모리 소자를 각각 포함하며 각각 서로 다른 수평면상에 형성되어 스택 구조를 이루는 복수개의 단위층을 구성하고, 상기 하부 전극은 상기 복수개의 단위층에 각각 대응하는 복수개의 하부 전극으로 구성된다. 바람직하게는, 상기 복수개의 단위층은 하나의 상부 전극을 공유한다.
상기 복수개의 단위층은 1개의 단위 상변화 메모리 소자로 구성된 제1 단위층과, 2개의 단위 상변화 메모리 소자로 구성된 제2 단위층과, 4개의 단위 상변화 메모리 소자로 구성된 제3 단위층을 포함할 수 있다.
상기 다른 목적을 달성하기 위하여, 본 발명에 따른 멀티비트형 상변화 메모리 소자의 구동 방법에서는 1개 또는 복수개의 단위 상변화 메모리 소자로 각각 구성된 복수개의 어레이를 포함하는 멀티비트형 상변화 메모리 소자에서 상기 복수개의 어레이 중 각각의 어레이의 메모리 상태를 ON 및 OFF의 상태로 절환한다. 상기 각 어레이에서의 ON, OFF 조합에 따라 변화되는 저항값을 저장 또는 판독한다.
본 발명에 따른 멀티비트형 상변화 메모리 소자는 별도의 신규한 상변화 재료층을 도입하거나, 특수한 구동 방법을 적용할 필요가 없으며, 또한 소자 전체의 면적을 크게 증가시키지 않고 멀티비트의 메모리 기능을 갖는 비휘발성 메모리 소자를 구현할 수 있다.
다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.
본 발명의 실시예들은 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들에 한정되는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 도면에서, 층 또는 영역들의 두께는 명세서의 명확성을 위해 과장되어진 것이다. 도면상에서 동일한 부호는 동일한 요소를 지칭한다.
도 1은 본 발명의 제1 실시예에 따른 멀티비트형 상변화 메모리 소자를 구현하기 위한 단위 상변화 메모리 소자의 요부 단면도이다.
도 1을 참조하면, 실리콘으로 이루어진 반도체 기판(10)상에 제1 절연막(11)이 형성되고, 상기 제1 절연막(11) 위에는 본 발명에 따른 상변화 메모리 소자의 스택 구조(20)가 배치된다.
상기 제1 절연막(11)은 예를 들면 상기 반도체 기판(10)의 표면을 열산화하여 형성된 실리콘 절연막으로 이루어질 수 있다. 그러나, 상기 제1 절연막(11)은 반드시 실리콘 절연막일 필요는 없으며, 반도체 기판(10)과 상변화 메모리 소자의 스택 구조(20)를 전기적 또는 열적으로 절연할 수 있는 재료이면 어느 것이든 사용할 수 있다.
상기 스택 구조(20)는 상기 제1 절연막(11) 위에 차례로 적층된 하부 금속 전극(21), 발열성 금속 전극(22), 제2 절연막(23), 상변화 재료층(24), 제3 절연막(25), 및 상부 금속 전극(26)으로 이루어진다. 예를 들면, 상기 제2 절연막(23) 및 제3 절연막(25)은 각각 실리콘 산화막으로 이루어질 수 있다.
상기 하부 금속 전극(21)은, 상변화 메모리 소자의 하부 단자 역할을 하는 것으로, 일반적인 금속 전극 형성 방법에 의해 형성된다. 일반적으로 사용되는 저저항의 금속 전극으로 형성된다. 상기 하부 금속 전극(21)을 구성할 수 있는 재료의 대표적인 예로서, 백금(Pt), 텅스텐(W), 티탄텅스텐 합금(TiW) 등이 있다.
상기 발열성 금속 전극(22)은, 상변화 재료층(24)와의 접촉 부분에서 상변화 재료층(24)을 구성하는 재료의 결정 상태를 변화시키기에 충분한 열을 발생시키는 역할을 한다. 이는 하부 금속 전극(21)을 통해 공급되는 전류에 의해 달성되며, 따라서 발열성 금속 전극(22)의 저항은 일반적인 금속 전극에 비해 높다. 상기 발열성 금속 전극(22)을 구성하는 재료의 선택은 상변화 메모리 소자의 동작 특성을 결정짓는데 있어서 중요한 요소이며, 이 재료의 형성 방법 또한 재료의 특성에 영향을 미치는 요소이므로, 신중히 결정되어야 한다. 상기 발열성 금속 전극(22)의 구성 재료의 대표적인 예로서, 티탄질화물 (TiN), 티탄산질화물 (TiON), 티탄알루미늄질화물 (TiAlN), 탄탈알루미늄질화물 (TaAlN), 탄탈실리콘질화물 (TiSiN) 등을 들 수 있다.
상기 제2 절연막(23) 및 제3 절연막(25)은 각각 상기 상변화 재료층(24)과 상기 발열성 금속 전극(22) 및 하부 금속 전극(21)과의 사이, 또는 상기 상변화 재 료층(24)과 상기 상부 금속 전극(26)과의 사이를 전기적으로 절연하는 역할을 한다. 또한, 상기 상변화 재료층(24)과 상기 발열성 금속 전극(22)을 극히 일부분에서만 접촉시켜 각 재료를 열적으로 절연하는 역할을 동시에 한다. 상기 제2 절연막(23) 및 제3 절연막(25)은 가능한 한 저온에서 형성해야 할 필요가 있으며, 그 이유는 상기 발열성 금속 전극(22)이 이들 절연막을 형성하는 도중에 산화되는 것을 방지해야 하기 때문이다. 특히, 상기 제3 절연막(25)은 그 형성 공정을 저온에서 진행함으로써 상기 상변화 재료층(24)의 산화를 막을 수 있을 뿐 만 아니라, 상변화 재료층(24)의 결정 상태를 크게 변화시키지 않게 된다.
상기 제2 절연막(23) 및 제3 절연막(25)의 열전달 특성은 상변화 메모리 소자의 동작 특성에 매우 중요한 영향을 미치므로, 그 구성 재료를 선택하는 데 있어서 신중을 기할 필요가 있다. 상기 제2 절연막(23) 및 제3 절연막(25)은 예를 들면 실리콘 산화막, 실리콘 질화막(SiN), 또는 실리콘을 기반으로 하는 기타 실리콘계 절연막으로 이루어질 수도 있고, 경우에 따라 저온에서 형성 가능한 유기 절연막으로 이루어질 수도 있다.
상기 상변화 재료층(24)은 상변화 메모리 소자를 구성하는 가장 핵심적인 요소이며, 바람직하게는 칼코게나이드 계열 금속 원소의 합금으로 구성된다. 상변화 재료는 금속 합금의 구성 원소 및 조성에 따라 다양한 상변화 특성을 가지며, 이것은 상변화 메모리 소자의 동작에 매우 중요한 역할을 한다. 상기 상변화 재료층(24)을 구성하는 칼코게나이드 계열 금속 원소의 대표적인 예는, Ge, Se, Sb, Te, Sn, As 등이며, 이 원소들의 적절한 조합에 의해 상기 칼코게나이드 상변화 재료가 형성된다. 상기 상변화 재료층(24)의 특성 향상을 위하여, 상기 칼코게나이드계 금속 원소의 조합 이외에, Ag, In, Bi, Pb 등의 원소가 혼합되는 경우가 있다. 광 저장 장치에 응용하는 경우에는, 상기 상변화 재료층(24)은 Ge, Sb, Te이 2:2:5 의 비율로 조합된 Ge2Sb2Te5로 이루어질 수 있다. 상기 상변화 재료층(24)을 형성하기 위하여 다원계 스퍼터링 성막법 또는 일원계 전자빔 증착법 등 다양한 방법을 사용할 수 있다.
상기 상부 금속 전극(26)은, 상변화 메모리 소자의 상부 단자 역할을 하며, 상기 하부 금속 전극(21)의 경우와 마찬가지로 일반적으로 사용되는 저저항의 금속으로 이루어질 수 있다.
도 1에 있어서, 상기 상변화 재료층(24) 중 상기 발열성 금속 전극(22)과의 접촉부는 하나의 단위 상변화 메모리 소자의 활성 영역(28)을 구성한다.
도 2a 및 도 2b는 각각 본 발명의 제2 실시예 및 제3 실시예에 따른 멀티비트형 상변화 메모리 소자의 배치 평면도이다.
도 2a에서는 도 1에 도시한 바와 같은 본 발명에 따른 복수개의 단위 멀티비트형 상변화 메모리 소자가 복수개의 어레이 형태로 배치되어 있는 구조를 제공한다. 즉, 도 2a의 예에서 본 발명에 따른 멀티비트형 상변화 메모리 소자는 7개의 단위 상변화 메모리 소자가 복수개의 어레이 형태로 배열되어 구성된다. 여기서, 상변화 재료층(24)은 동일수평면상에 있는 복수개의 활성 영역(28)이 복수개의 어레이 형태로 배열되어 있는 하나의 재료층으로 구성되어 있으며, 상기 복수개의 활 성 영역(28)으로 구성되는 모든 단위 상변화 메모리 소자를 따로 구동할 필요는 없다.
도 2a를 참조하여 멀티비트형 상변화 메모리 소자의 구조를 보다 구체적으로 설명하면 다음과 같다. 7개의 단일 상변화 메모리 소자는 하나의 상부 금속 전극(26) 아래에 각각 형성되고, 또한 서로 다른 별개의 하부 금속 전극(21) 및 발열성 금속 전극(22)(도 2a에는 나타나 있지 않음)의 위에 각각 형성된다. 즉, 동시에 구동되는 1개, 2개, 4개의 단위 상변화 메모리 소자가 각각 별도의 하부 금속 전극(21a, 21b, 21c) 및 발열성 금속 전극을 갖는 구조로 형성되며, 이들은 각각 1개의 단위 상변화 메모리 소자로 구성된 제1 소자 영역(31), 2개의 단위 상변화 메모리 소자로 구성된 제2 소자 영역(32), 그리고 4개의 단위 상변화 메모리 소자로 구성된 제3 소자 영역(33)을 구성한다. 도 2a에 있어서, 도면 참조 부호 "27"는 상기 상부 금속 전극(26)과 상변화 재료층(24)과의 콘택 영역을 나타낸다.
여기서, 상기 발열성 금속 전극(22)은 상기 하부 전극(21)의 전체 영역에 걸쳐서 중첩되도록 배치되어야 할 필요는 없으며, 최소한 단위 상변화 메모리 소자의 활성 영역(28)에만 배치되어도 상관없다. 또한, 도 2a에는 상기 제1, 제2 및 제3 소자 영역(31, 32, 33)에서 동시에 구동되는 단위 상변화 메모리 소자가 각각 1개, 2개, 및 4개로 구성된 경우를 예시하였으나, 본 발명은 이에 한정되는 것은 아니며, 원하는 배치에 따라 다양하게 설계될 수 있다.
도 2b는 도 2a에서 설명한 구조의 변형예로서, 기본적으로 하나의 상변화 재료층(24)에서 복수 개의 단위 상변화 메모리 소자가 형성된다는 점에서는 도 2a의 구성과 동일하다. 단, 도 2b에서는 상변화 재료층(24)은 1개 또는 복수개의 활성 영역(28)이 각각 하나의 어레이 형태로 배열되어 있는 복수개의 상변화 재료층(24a, 24b, 24c)으로 구성되어 있다. 또한, 상기 복수개의 상변화 재료층(24a, 24b, 24c)은 동일한 수평면상에서 각 소자 영역별로 분리되어 있으며, 하부 금속 전극(21)은 상기 소자 영역에 각각 대응하는 복수개의 하부 금속 전극(21a, 21b, 21c)으로 구성되어 있다. 도 2b에 있어서, 도 2a에서와 동일한 참조 부호는 동일한 구성 요소를 나타낸다.
도 2a에 예시된 구조의 멀티비트형 상변화 메모리의 경우에는, 자칫 어떤 하부 전극 위에 형성된 단위 상변화 메모리 소자의 구동 상태가 또 다른 하부 전극 위에 형성된 상변화 재료층에 악영향을 미쳐, 이들 단위 상변화 메모리 소자가 예상 밖의 동작을 보일 염려가 있다. 그러나, 도 2b에 예시된 구성을 채용하는 경우에는 상기한 바와 같은 예상 밖의 가능성을 미연에 방지할 수 있다. 또한, 도 2b에서와 같이 상변화 재료층(24)을 각 소자 영역(31, 32, 33)별로 하부 금속 전극(21a, 21b, 21b) 중에서 선택되는 하나의 하부 금속 전극을 각각 공유하는 복수의 상변화 재료층(24a, 24b, 24c)으로 분리하여 형성하는 데 있어서 별도의 추가 공정은 요구되지 않는다.
도 2a 및 도 2b에 예시된 본 발명에 따른 멀티비트형 상변화 메모리 소자는 각각 3개의 하부 전극과 1개의 상부 전극을 구동함으로써 동작하며, 3비트의 메모리 기능을 가진다. 그러나, 본 발명에서는 멀티비트로 동작하는 메모리 소자의 비트수가 단지 3비트 만로 한정되는 것은 아니며, 본 발명의 사상의 범위 내에서 동 일한 방법을 이용하여 소자 구조를 확장함으로써 비트수를 늘리는 것이 가능하다는 것을 당 업자이면 잘 알 수 있을 것이다.
도 3은 본 발명의 제4 실시예에 따른 멀티비트형 상변화 메모리 소자의 요부 단면도이다.
도 3에 예시된 상변화 메모리 소자는 각 단위 상변화 메모리 소자가 수평 방향이 아닌 수직 방향으로 적층되어 있다는 점에서 도 1, 도 2a 및 도 2b의 구성과는 다르다. 즉, 도 3의 예에서는 복수의 상변화 재료층(124a, 124b, 124c)이 각각 동일한 수직선상에서 서로 다른 수평면상에 형성되어 있다. 도 3에 있어서, 도 1, 도 2a 도 2b에서와 동일 또는 유사한 참조 부호는 동일 구성 요소를 나타내며, 중복을 피하기 위하여 이들에 대한 상세한 설명은 생략한다.
도 3을 참조하여 보다 상세히 설명하면, 반도체 기판(10)상에 제1 절연막(11), 하부 금속 전극(121a, 121b, 121c) 및 발열성 금속 전극(122a, 122b, 122c)이 차례로 적층되어 있으며, 상기 발열성 금속 전극(122a, 122b, 122c)의 위에는 단위 상변화 메모리 소자의 활성 영역(28)을 정의하는 제2 절연막(123a, 123b, 123c)과, 상기 제2 절연막(23)상에서 상기 활성 영역(28)을 구성하는 상변화 재료층(124a, 124b, 124c)이 각각 형성되어 있다. 그리고, 상기 상변화 재료층(124a, 124b, 124c)의 위에는 상부 금속 전극(126a, 126b, 126c)이 각각 형성되어 있다. 이들 상부 금속 전극(126a, 126b, 126c)은 하나의 전극 패드(도시 생략)에 의하여 상호 연결되어 있다. 상기 상변화 재료층(124a, 124b, 124c)을 하나씩 포함하는 각각의 단위층(41, 42, 43) 사이의 절연을 위하여 제3 절연막(125)이 형성되어 있다.
상기 설명한 바와 같이, 도 3에 예시된 구성에서는 단위 상변화 메모리 소자들이 수직 방향으로 반복적으로 적층되어 있는 스택(stack) 구조를 형성한다.
도 3에서는, 도 2a 및 도 2b를 참조하여 설명한 3비트의 상변화 메모리 소자를 구성하기 위해, 3개 단위층(41, 42, 43)으로 구성되는 상변화 메모리 소자의 스택 구조가 예시되어 있다. 여기서, 상기 3개의 단위층(41, 42, 43) 중 제1 단위층(41)은 1개의 단위 상변화 메모리 소자로 구성되고, 제2 단위층(42)은 2개의 단위 상변화 메모리 소자로 구성되고, 제3 단위층(43)은 4개의 단위 상변화 메모리 소자로 구성되어 있다.
또한, 앞에서 이미 설명한 바와 같이 상기 상부 금속 전극(126a, 126b, 126c)을 하나의 전극 패드(도시 생략)에 의하여 상호 연결시킴으로써 도 2a 및 도 2b에 예시되어 있는 경우와 같이 각 단위 상변화 메모리 소자가 하나의 상부 전극을 공유하는 효과를 얻을 수 있다.
도 3에 예시된 본 발명에 따른 멀티비트형 상변화 메모리 소자는 3개의 하부 전극과 1개의 상부 전극을 구동함으로써 동작 가능하며, 3비트의 메모리 기능을 가지는 소자이다. 그러나, 본 발명에서는 멀티비트로 동작하는 메모리 소자의 비트수가 단지 3비트 만로 한정되는 것은 아니며, 본 발명의 사상의 범위 내에서 동일한 방법을 이용하여 소자 구조를 확장함으로써 비트수를 늘리는 것이 가능하다는 것을 당 업자이면 잘 알 수 있을 것이다.
도 3에 예시된 구성을 가지는 본 발명에 따른 멀티비트형 상변화 메모리 소자는 도 2a 또는 도 2b의 경우에 비하여 소자 전체의 점유 면적을 크게 줄일 수 있 는 효과를 제공한다.
도 4a, 도 4b, 및 도 4c는 각각 본 발명에 따른 멀티비트형 상변화 메모리 소자에 대한 메모리 저장 동작시 도 2a 및 도 2b, 또는 도 3에 예시된 상변화 메모리 소자의 등가 회로도이다. 보다 상세히 설명하면, 도 4a는 도 2a 및 도 2b에서의 제1 소자 영역(31), 또는 도 3에서의 제1 단위층(41)에서의 등가회로도이다. 도 4b는 도 2a 및 도 2b에서의 제2 소자 영역(32), 또는 도 3에서의 제2 단위층(42)에서의 등가회로도이다. 그리고, 도 4c는 도 2a 및 도 2b에서의 제3 소자 영역(33), 또는 도 3에서의 제3 단위층(43)에서의 등가회로도이다.
도 4a, 도 4b, 및 도 4c를 참조하면, 상기 실시예들에서 예시된 멀티비트형 상변화 메모리 소자는 각각 1개, 2개, 4개의 단위 상변화 메모리 소자가 동일 하부 전극을 공유하고 있으면서, 전체 7개의 소자가 동일 상부 전극을 공유하는 구조로 되어 있다. 따라서, 메모리를 저장하는 경우에는, 개별적으로 구동 가능한 각각 1개, 2개, 4개로 구성된 동일 하부 전극을 갖는 멀티비트형 상변화 메모리 소자에서 각 소자 영역(31, 32, 33) 또는 단위층(41, 42, 43)에 대한 등가 회로는 크기가 같고 서로 병렬로 연결된 저항 성분으로 표시할 수 있다. 메모리를 저장할 때의 동작을 보다 구체적으로 설명하면 다음과 같다.
우선 설명의 편의를 위해, 상변화 재료층이 결정 상태로 변화하여 저항이 낮아진 상태를 세트(SET) 상태로 정의한다. 한편, 이 때의 저항값은 R이다. 반대로, 상변화 재료층이 비정질 상태로 변화하여 저항이 높아진 상태를 리세트(RESET) 상태로 정의한다. 한편, 이 때의 저항값은 매우 높으며, 본 설명에서는 무한대(∞)로 하기로 한다. 실제의 SET 및 RESET 상태의 저항값은 상변화 메모리 소자의 동작을 결정짓는 중요한 요소이며, 상변화 재료층의 특성과 소자의 구조에 따라 크게 변화한다.
본 발명에 따른 멀티비트형 상변화 메모리 소자의 동작 설명에서는, RESET 상태의 저항을 무한대(∞)로 한다. 이는 RESET 저항이 SET 저항보다 매우 크므로 등가 회로적으로는 무한대로 처리하는 것이 가능하기 때문이다.
1개의 단위 상면화 메모리 소자로 구성된 제1 소자 영역(31) 또는 제1 단위층(41)의 경우, SET 상태의 저항은 R, RESET 상태의 저항은 무한대이다. 2개의 단위 상면화 메모리 소자로 구성된 제2 소자 영역(32) 또는 제2 단위층(42)의 경우, 2개의 단위 상변화 메모리 소자는 동일 인가 신호에 의해 구동하므로, SET 상태의 저항은 ½ R, RESET 상태의 저항은 무한대이다. 4개의 단위 상변화 메모리 소자로 구성된 제3 소자 영역(33) 또는 제3 단위층(43)의 경우, SET 상태의 저항은 ¼ R, RESET 상태의 저항은 무한대이다.
도 5는 본 발명에 따른 멀티비트형 상변화 메모리 소자에 대한 메모리 판독 동작시, 도 2a 및 도 2b, 또는 도 3에서 구현한 메모리 소자의 등가 회로도이다.
도 5를 참조하면, 본 발명에 따른 멀티비트형 상변화 메모리 소자의 각 소자 영역(31, 32, 33) 또는 각 단위층(41, 42, 43)이 가지는 메모리 저장 상태에 따라 전체 멀티비트형 상변화 메모리 소자의 메모리 상태를 변화시키는 것이 가능하며, 그 때의 등가회로를 도 5에서와 같이 나타낼 수 있다.
구체적으로는, 각각 1개, 2개, 4개의 단위 상변화 메모리 소자로 구성된 멀 티비트형 상변화 메모리 소자의 각 소자 영역(31, 32, 33) 또는 각 단위층(41, 42, 43)의 메모리 저장 상태는, SET 상태라면 R, ½ R, ¼ R이며, RESET 상태라면 무한대이므로, 각각의 읽어내기 입력 신호의 단자 앞에 전기적인 스위치를 포함하는 회로 구조로 바꾸어 생각하는 것이 가능하다. 도 5의 등가회로도에 있어서, 각 소자 영역(31, 32, 33) 또는 각 단위층(41, 42, 43)이 SET 상태인 경우에만 소정의 저항 성분으로 기여함을 나타낸다. 따라서 각 스위치(SW1, SW2, SW3)가 닫힌 상태(ON)이면 SET 상태를 나타내며, 열린 상태(OFF)이면 RESET 상태를 나타낸다. 즉, 각 스위치(SW1, SW2, SW3)가 ON 이면 상변화 재료층은 결정 상태로서 저항이 낮아진 상태이고, 각 스위치(SW1, SW2, SW3)가 OFF 이면 상변화 재료층은 비정질 상태로서 저항이 높아진 상태이다.
도 6은 본 발명에 따른 멀티비트형 상변화 메모리 소자에 대한 구동 방법의 일 예를 나타내는 표이다.
도 6을 참조하면, 도 4a, 도 4b 및 도 4c를 참조하여 설명한 메모리 저장 방법과, 도 5에서 설명한 메모리 판독 방법에 따라 멀티비트형 상변화 메모리 소자 전체의 구동 방법을 표와 같이 변화시켜 제어할 수 있다. 즉, 3개의 소자 영역(31, 32, 33) 또는 3개의 단위층(41, 42, 43)을 각각 구동하는 데 필요한 총 8개의 상태(STATE)를 갖는 서로 다른 메모리 값을 나타낼 수 있다.
구체적 예를 들어 설명하면, 모든 소자 영역 또는 모든 단위층이 비정질 상태인 경우, 즉 SW1, SW2, SW3이 모두 OFF로 표시되는 경우는, 무한대의 저항값을 나타낸다 (STATE 8). 한편, 모든 소자 영역 또는 모든 단위층이 결정 상태인 경우, 즉 SW1, SW2, SW3이 모두 ON으로 표시되는 경우는 1/7 R의 저항값을 나타낸다 (STATE 1). 그 외의 경우인, STATE 2 내지 STATE 7의 값은 도 6에 나타낸 바와 같이 각각 1개, 2개, 4개의 단위 상변화 메모리 소자로 구성된 멀티비트형 상변화 메모리 소자의 각 소자 영역(31, 32, 33) 또는 각 단위층(41, 42, 43)의 상태 변화에 따라 서로 다른 전체 저항값으로 표시된다.
전술한 바람직한 실시예들에 의해 본 발명에 따른 멀티비트형 상변화 메모리 소자를 효과적으로 구현하기 위해서는 다음과 같은 조건을 만족하는 것이 바람직하다.
첫째, 본 발명에 따른 멀티비트형 상변화 메모리 소자를 구성하는 모든 단위 상변화 메모리 소자의 SET 및 RESET 저항값은 모두 같아야 한다. 이 조건은 저항값이 매우 큰 RESET 저항 보다 비교적 저항값이 작은 SET 상태의 저항에 민감하게 작용하며, 이 조건을 만족하기 위한 소자 구조의 제작이 이루어져야 한다.
둘째, 본 발명에 따른 멀티비트형 상변화 메모리 소자에서 저항 상태가 바뀌는 영역은 상변화 메모리 소자의 활성 영역에 국한되어야 하며, 메모리 저장을 위한 인가 전류 신호에 의해 그 이외의 영역의 결정 상태가 변화하여 이웃한 상변화 메모리 소자를 구성하는 상변화 재료층의 결정 상태에 영향을 주어서는 안된다. 이 조건을 만족하기 위해서, 상변화 재료층 하부의 발열성 금속 전극은 적절한 저항값을 가져야 하며, 경우에 따라서는 상기 도 2b에서 설명한 바와 같이 상변화 재료층을 복수개로 분리하여 형성하는 것이 필요할 수도 있다.
셋째, 본 발명에 따른 멀티비트형 상변화 메모리 소자에서, 도 6에서 설명한 바와 같은 복수의 저항값에 대한 신뢰성을 확인하기 위해서는, SET 상태의 저항값 R이 너무 작아서는 안된다. R이 작을수록 멀티비트 메모리를 나타내는 중간 저항값이 가져야 하는 마진이 축소되며 멀티비트형 상변화 메모리 소자 전체의 신뢰성을 떨어뜨리는 결과를 낳는다.
본 발명에 따른 멀티비트형 상변화 메모리 소자에서는 복수의 개별적인 단위 상변화 메모리 소자가 수평 또는 수직으로 소정의 어레이 형상으로 배치되어 있다. 이와 같은 특징적 구조를 가지는 본 발명에 따른 멀티비트형 상변화 메모리 소자를 구동하기 위하여 복수의 단위 소자를 동일 하부 전극을 통하여 동시에 구동한다.
또한, 본 발명에 따른 멀티비트형 상변화 메모리 소자는 별도의 신규한 상변화 재료층을 도입하거나, 특수한 구동 방법을 적용할 필요가 없으며, 또한 소자 전체의 면적을 크게 증가시키지 않고 멀티비트의 메모리 기능을 갖는 비휘발성 메모리 소자를 구현할 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.

Claims (17)

  1. 반도체 기판 위에 형성된 제1 절연막과,
    상기 제1 절연막 위에 각각 분리되어 형성된 복수의 하부 전극과,
    상기 복수의 하부 전극에 각각 접해 있는 발열성 전극과,
    상기 발열성 전극을 통해 상기 복수의 하부 전극에 각각 접촉하는 복수의 활성 영역을 가지고, 상기 활성 영역 1개 마다 단위 상변화 메모리 소자를 구성하는 상변화 재료층과,
    상기 발열성 전극과 상기 상변화 재료층과의 사이에서 상기 활성 영역을 한정하는 제2 절연막과,
    상기 상변화 재료층의 모든 활성 영역에 동시에 접해 있는 1개의 상부 전극을 포함하고,
    상기 상변화 재료층은 상기 복수의 하부 전극 중에서 선택되는 제1 하부 전극, 제2 하부 전극 및 제3 하부 전극에 각각 접촉하는 복수의 활성 영역을 가지고, 상기 제1 하부 전극에 접촉되는 활성 영역의 수와, 상기 제2 하부 전극에 접촉되는 활성 영역의 수와, 상기 제3 하부 전극에 접촉되는 활성 영역의 수는 각각 서로 다르고,
    상기 상변화 재료층은 상기 단위 상변화 메모리 소자가 각각 1개 또는 복수개 포함되어 있는 복수개의 어레이를 포함하고, 상기 복수개의 어레이는 각각 서로 다른 수의 단위 상변화 메모리 소자를 포함하고, 상기 어레이의 수는 상기 하부 전극의 수에 대응하는 것을 특징으로 하는 멀티비트형 상변화 메모리 소자.
  2. 제1항에 있어서,
    상기 상변화 재료층은 복수개의 상기 활성 영역이 포함되어 있는 복수개의 어레이 형태로 배열되어 있는 하나의 재료층으로 구성되어 있는 것을 특징으로 하는 멀티비트형 상변화 메모리 소자.
  3. 제1항에 있어서,
    상기 상변화 재료층은 1개 또는 복수개의 상기 활성 영역이 각각 하나의 어레이에 포함되도록 배열되어 있는 복수개의 상변화 재료층으로 구성되어 있는 것을 특징으로 하는 멀티비트형 상변화 메모리 소자.
  4. 제3항에 있어서,
    상기 복수의 상변화 재료층은 각각 동일한 수평면상에 형성되어 있는 것을 특징으로 하는 멀티비트형 상변화 메모리 소자.
  5. 제3항에 있어서,
    상기 복수의 상변화 재료층은 각각 동일한 수직선상에서 서로 다른 수평면상에 형성되어 있는 것을 특징으로 하는 멀티비트형 상변화 메모리 소자.
  6. 제1항에 있어서,
    상기 복수의 활성 영역에 의해 구성되는 복수의 단위 상변화 메모리 소자는 상기 상부 전극 1개를 공유하는 것을 특징으로하는 멀티비트형 상변화 메모리 소자.
  7. 제2항 또는 제3항에 있어서,
    복수개의 상기 활성 영역으로 구성되는 복수개의 단위 상변화 메모리 소자가 하나의 어레이를 구성하고,
    상기 하나의 어레이를 구성하는 복수개의 단위 상변화 메모리 소자는 1개의 하부 전극 또는 1개의 발열성 전극을 공유하는 것을 특징으로 하는 멀티비트형 상변화 메모리 소자.
  8. 제2항 또는 제3항에 있어서,
    상기 상변화 재료층은 1개 또는 복수개의 단위 상변화 메모리 소자를 각각 포함하는 복수개의 소자 영역을 구성하고,
    상기 하부 전극은 상기 복수개의 소자 영역에 각각 대응하는 복수개의 하부 전극으로 구성되는 것을 특징으로 하는 멀티비트형 상변화 메모리 소자.
  9. 제8항에 있어서,
    상기 복수개의 소자 영역은 1개의 상부 전극을 공유하는 것을 특징으로 하는 멀티비트형 상변화 메모리 소자.
  10. 제8항에 있어서,
    상기 복수개의 소자 영역은
    1개의 단위 상변화 메모리 소자로 구성된 제1 소자 영역과,
    2개의 단위 상변화 메모리 소자로 구성된 제2 소자 영역과,
    4개의 단위 상변화 메모리 소자로 구성된 제3 소자 영역을 포함하는 것을 특징으로 하는 멀티비트형 상변화 메모리 소자.
  11. 제2항 또는 제3항에 있어서,
    상기 상변화 재료층은 복수개의 단위층으로 이루어지고, 상기 단위층은 각각 1개 또는 복수개의 단위 상변화 메모리 소자를 포함하며, 상기 단위층이 각각 서로 다른 수평면상에 형성되어 상기 복수개의 단위층이 스택 구조를 이루고,
    상기 하부 전극은 상기 복수개의 단위층에 각각 대응하는 복수개의 하부 전극으로 구성되는 것을 특징으로 하는 멀티비트형 상변화 메모리 소자.
  12. 제11항에 있어서,
    상기 복수개의 단위층은 하나의 상부 전극을 공유하는 것을 특징으로 하는 멸티비트형 상변화 메모리 소자.
  13. 제11항에 있어서,
    상기 복수개의 단위층은
    1개의 단위 상변화 메모리 소자로 구성된 제1 단위층과,
    2개의 단위 상변화 메모리 소자로 구성된 제2 단위층과,
    4개의 단위 상변화 메모리 소자로 구성된 제3 단위층을 포함하는 것을 특징으로 하는 멀티비트형 상변화 메모리 소자.
  14. 제1항에 따른 멀티비트형 상변화 메모리 소자의 구동 방법에 있어서,
    상기 복수개의 어레이 중 각각의 어레이의 메모리 상태를 ON 및 OFF의 상태로 절환하고,
    상기 각 어레이에서의 ON, OFF 조합에 따라 변화되는 저항값을 저장 또는 판독하는 것을 특징으로 하는 멀티비트형 상변화 메모리 소자의 구동 방법.
  15. 제14항에 있어서,
    상기 복수개의 어레이는 1개의 단위 상변화 메모리 소자로 구성된 제1 어레이와, 2개의 단위 상변화 메모리 소자로 구성된 제2 어레이와, 4개의 단위 상변화 메모리 소자로 구성된 제3 어레이를 포함하는 것을 특징으로 하는 멀티비트형 상변화 메모리 소자의 구동 방법.
  16. 제15항에 있어서,
    상기 제1 어레이, 제2 어레이 및 제3 어레이는 동일 수평면 상에 배치되어 있는 것을 특징으로 하는 멀티비트형 상변화 메모리 소자의 구동 방법.
  17. 제15항에 있어서,
    상기 제1 어레이, 제2 어레이 및 제3 어레이는 각각 동일한 수직선상에서 서로 다른 수평면상에 배치되어 있는 것을 특징으로 하는 멀티비트형 상변화 메모리 소자의 구동 방법.
KR1020040089162A 2004-11-04 2004-11-04 멀티비트형 상변화 메모리 소자 및 그 구동 방법 KR100687709B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040089162A KR100687709B1 (ko) 2004-11-04 2004-11-04 멀티비트형 상변화 메모리 소자 및 그 구동 방법
US11/082,054 US7233017B2 (en) 2004-11-04 2005-03-15 Multibit phase change memory device and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040089162A KR100687709B1 (ko) 2004-11-04 2004-11-04 멀티비트형 상변화 메모리 소자 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20060039996A KR20060039996A (ko) 2006-05-10
KR100687709B1 true KR100687709B1 (ko) 2007-02-27

Family

ID=36260767

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040089162A KR100687709B1 (ko) 2004-11-04 2004-11-04 멀티비트형 상변화 메모리 소자 및 그 구동 방법

Country Status (2)

Country Link
US (1) US7233017B2 (ko)
KR (1) KR100687709B1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI277207B (en) * 2004-10-08 2007-03-21 Ind Tech Res Inst Multilevel phase-change memory, operating method and manufacture method thereof
US7495944B2 (en) * 2005-03-30 2009-02-24 Ovonyx, Inc. Reading phase change memories
KR100655443B1 (ko) * 2005-09-05 2006-12-08 삼성전자주식회사 상변화 메모리 장치 및 그 동작 방법
KR100687750B1 (ko) * 2005-09-07 2007-02-27 한국전자통신연구원 안티몬과 셀레늄 금속합금을 이용한 상변화형 메모리소자및 그 제조방법
US7233054B1 (en) * 2005-11-29 2007-06-19 Korea Institute Of Science And Technology Phase change material and non-volatile memory device using the same
US7646006B2 (en) * 2006-03-30 2010-01-12 International Business Machines Corporation Three-terminal cascade switch for controlling static power consumption in integrated circuits
US7551476B2 (en) * 2006-10-02 2009-06-23 Qimonda North America Corp. Resistive memory having shunted memory cells
US7480184B2 (en) 2007-01-07 2009-01-20 International Business Machines Corporation Maximum likelihood statistical method of operations for multi-bit semiconductor memory
KR100881055B1 (ko) * 2007-06-20 2009-01-30 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
KR101390340B1 (ko) 2007-09-11 2014-05-07 삼성전자주식회사 다중 레벨 메모리 장치 및 그 동작 방법
US7811851B2 (en) * 2007-09-28 2010-10-12 Freescale Semiconductor, Inc. Phase change memory structures
US7719039B2 (en) * 2007-09-28 2010-05-18 Freescale Semiconductor, Inc. Phase change memory structures including pillars
US8158965B2 (en) * 2008-02-05 2012-04-17 Macronix International Co., Ltd. Heating center PCRAM structure and methods for making
KR100981736B1 (ko) * 2008-05-23 2010-09-13 한국전자통신연구원 상변화 메모리 소자 및 그 제조 방법
KR100990215B1 (ko) 2008-07-17 2010-10-29 한국전자통신연구원 상변화 메모리 소자 및 그 제조 방법
KR101430171B1 (ko) * 2008-07-18 2014-08-14 삼성전자주식회사 다중치 상변화 메모리 소자
US8124950B2 (en) 2008-08-26 2012-02-28 International Business Machines Corporation Concentric phase change memory element
KR101108193B1 (ko) * 2008-12-16 2012-01-31 한국전자통신연구원 상변화층을 포함하는 비휘발성 프로그래머블 소자 및 그 제조 방법
US20120089232A1 (en) 2009-03-27 2012-04-12 Jennifer Hagyoung Kang Choi Medical devices with galvanic particulates
US8193522B2 (en) 2009-04-09 2012-06-05 Qualcomm Incorporated Diamond type quad-resistor cells of PRAM
JP2015060891A (ja) * 2013-09-17 2015-03-30 株式会社東芝 記憶装置
US10454025B1 (en) 2018-06-13 2019-10-22 International Business Machines Corporation Phase change memory with gradual resistance change

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5536947A (en) 1991-01-18 1996-07-16 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory element and arrays fabricated therefrom
US5869843A (en) 1995-06-07 1999-02-09 Micron Technology, Inc. Memory array having a multi-state element and method for forming such array or cells thereof
US5831276A (en) 1995-06-07 1998-11-03 Micron Technology, Inc. Three-dimensional container diode for use with multi-state material in a non-volatile memory cell
US6579760B1 (en) * 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020040089162 - 667285 *

Also Published As

Publication number Publication date
US7233017B2 (en) 2007-06-19
KR20060039996A (ko) 2006-05-10
US20060091374A1 (en) 2006-05-04

Similar Documents

Publication Publication Date Title
KR100687709B1 (ko) 멀티비트형 상변화 메모리 소자 및 그 구동 방법
US7423300B2 (en) Single-mask phase change memory element
US8605495B2 (en) Isolation device free memory
JP4869600B2 (ja) メモリ及びアクセス装置
KR100796430B1 (ko) 메모리를 위한 상 변화 액세스 디바이스
US7956358B2 (en) I-shaped phase change memory cell with thermal isolation
US7635855B2 (en) I-shaped phase change memory cell
KR100672272B1 (ko) 비휘발성 반도체 메모리장치의 제조방법
US7687830B2 (en) Phase change memory with ovonic threshold switch
TWI321355B (en) Vacuum jacket for phase change memory element
TWI424553B (zh) 用於二極體存取之交叉點電阻性記憶體陣列的電路，偏壓方案以及製造方法
TWI309454B (en) Process in the manufacturing of a resistor random access memory and memory device
US20080273370A1 (en) Integrated Circuit, Method of Operating an Integrated Circuit, Memory Cell Array, and Memory Module
JP4929228B2 (ja) 相変化メモリー素子及びその製造方法
TWI313044B (en) Method for manufacturing a resistor random access memory with reduced active area and reduced contact areas
JP2004363586A (ja) 相変換メモリ装置
CN102013455A (zh) 用于相变存储器的具有复合掺杂的相变结构
TW200908313A (en) Phase change memory with dual word lines and source lines and method of operating same
TW201005936A (en) Fully self-aligned pore-type memory cell having diode access device
US7528402B2 (en) Electrically rewritable non-volatile memory element
JP6086097B2 (ja) 多段相変化材料および多値記録相変化メモリ素子
US20080273369A1 (en) Integrated Circuit, Memory Module, Method of Operating an Integrated Circuit, and Computing System
US20080247224A1 (en) Phase Change Memory Bridge Cell with Diode Isolation Device
US7897954B2 (en) Dielectric-sandwiched pillar memory device
KR100687757B1 (ko) 멀티비트 상변화 메모리 및 이를 이용한 동작방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee