JP4929228B2 - 相変化メモリー素子及びその製造方法 - Google Patents

相変化メモリー素子及びその製造方法 Download PDF

Info

Publication number
JP4929228B2
JP4929228B2 JP2008121096A JP2008121096A JP4929228B2 JP 4929228 B2 JP4929228 B2 JP 4929228B2 JP 2008121096 A JP2008121096 A JP 2008121096A JP 2008121096 A JP2008121096 A JP 2008121096A JP 4929228 B2 JP4929228 B2 JP 4929228B2
Authority
JP
Japan
Prior art keywords
phase change
change material
material layer
change memory
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008121096A
Other languages
English (en)
Other versions
JP2009177115A (ja
Inventor
スン ミン ヨン
ビョン ゴン ユ
スン ユン イ
ユン サム パク
キュ ジョン チェ
ナム ヤル イ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electronics and Telecommunications Research Institute ETRI
Original Assignee
Electronics and Telecommunications Research Institute ETRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020080022402A external-priority patent/KR100946700B1/ko
Application filed by Electronics and Telecommunications Research Institute ETRI filed Critical Electronics and Telecommunications Research Institute ETRI
Publication of JP2009177115A publication Critical patent/JP2009177115A/ja
Application granted granted Critical
Publication of JP4929228B2 publication Critical patent/JP4929228B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、相変化メモリー素子及びその製造方法に関し、より詳しくは、相変化材料としてゲルマニウム(Ｇｅ)とアンチモン(Ｓｂ)とテルル(Ｔｅ)とで構成されたカルコゲナイド金属合金を利用する相変化メモリー素子及びその製造方法に関する。
半導体メモリーは、揮発性メモリーと不揮発性メモリーの二つの種類に大別できる。揮発性メモリーは電源を遮断すれば、保存されていたデータが全て消滅する。一方、不揮発性メモリーは電源を遮断しでも保存されたデータが消滅しない。最近、個人情報端末器機として代表されるモバイルアプリケーションの急速な進展によって多様な携帯器機での不揮発性メモリーの使用が大きく増加している実情がある。また、既存のＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）やＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のような揮発性メモリーを非揮発性メモリーに取り替えることができたら、消費電力の減少はもちろん起動時間の大幅節減効果も期待できる。これら不揮発性メモリーのうち、一番技術開発が進行されており、さらに、実際市場に出ている大部分のメモリーはフラッシュメモリーである。実際にＮＯＲ型とＮＡＮＤ型で代表されるフラッシュメモリーは、上述した技術的な背景を土台で最近その市場規模を拡大している。ただし、フラッシュメモリーは動作速度が遅くて比較的高い電圧を使わなければならない短所のため、既存のＤＲＡＭまたはＳＲＡＭのような汎用メモリーを代替できる段階ではなく、現在はデジタルカメラや携帯電話などのモバイル器機の情報保存媒体として主に使われている。
一方、メモリーが揃えなければならない重要な性能の中で一つは再記録動作に対する信頼性である。フラッシュメモリーの場合、再記録動作に対する信頼性があまり良好な方ではないが、個人情報端末として代表されるモバイル器機への応用だけにその使用を限定すれば、再記録可能回数の基準を大幅落とすことができる。しかし、モバイル器機で要求される程度の再記録動作信頼性では汎用ＰＣなどの安定的な動作を確保できないことは勿論である。
また、最近の携帯型モバイル器機及びコンバーゼンス機能を有するデジタル器機で要求するメモリーの仕様を満足するためには、各メモリーモジュールが有する長所を全部活用するために、ＤＲＡＭ／ＳＲＡＭ／フラッシュメモリーなどを適切に組み合わせて使う方法を採択している。しかし、この方法は、全体メモリーチップのサイズをめっきり増加させるだけでなく、コストの側面でも不利な選択である。ただし、高速、高密度、不揮発性などの要求仕様を全部満足するメモリーが存在しないので、仕方なく選択している方法であるだけで、決して効率的な方法とはいえない。
同時に、現在のようにシリコン製造工程の微細化が非常に速く進行されている状況で、フラッシュメモリー素子を微細化して所定の動作特性を確保することには原理的な限界があると指摘されており、今後１０年以内にフラッシュメモリーは高集積化の限界に到逹すると予想されている。
このような理由からメモリー分野の研究者と開発者は、どんな器機や用途に対しても安定的に搭載可能な万能統合型メモリーの登場を強く要求しており、このような統合型メモリーは不揮発性はもちろん高速、低消費電力、高い再記録動作信頼性などを揃える必要がある。しかし、現在までこのような性能を完備した半導体メモリーはまだ商用化ならなかった。したがって、現在多様な不揮発性メモリー技術を活発に研究開発中であり、現在は各技術に対する発展可能性及び商用化を多角的に模索している段階である。
フラッシュメモリーの動作性能を大きく改善する一方、超微細シリコン素子工程世代でフラッシュメモリーを柔軟に取り替える次世代不揮発性メモリー素子技術では、現在まで次の４種類が積極的に検討されている。（１）強誘電体メモリー（ＦｅＲＡＭ ：Ｆｅｒｒｏｅｌｅｃｔｒｉｃ ＲＡＭ）、（２）磁気抵抗型メモリー（ＭＲＡＭ：Ｍａｇｎｅｔｏ−ｒｅｓｉｓｔｉｖｅ ＲＡＭ）、（３）相変化メモリー（ＰＲＡＭ：Ｐｈａｓｅ−Ｃｈａｎｇｅ ＲＡＭ）、（４）金属酸化物抵抗型メモリー（ＲＲＡＭ：Ｒｅｓｉｓｔｉｖｅ ＲＡＭ）などである。前記不揮発性メモリー技術は各々の長短所を有しており、そのうちＦｅＲＡＭとＭＲＡＭはＰＲＡＭ、ＲＲＡＭに比べて比較的長期間研究されて来た。その間の研究開発の結果、ＦｅＲＡＭとＭＲＡＭは攻撃的な微細化過程で素子を効果的に製作できないか、良好且つ信頼性ある動作特性を確保しにくいという技術的な問題が持続的に指摘されて、現在はフラッシュメモリーを取り替えることは困難であると判断されており、その他特定用途の不揮発性メモリー市場で使うための技術開発が進行の中である。
一方、相変化メモリー（ＰＲＡＭ）と呼ばれる不揮発性メモリーの場合、材料が有する結晶状態によってその抵抗値が変わる相変化材料を利用して、適切な条件の電流または電圧の印加方法を選択することにより材料が有する結晶状態を制御する方法で情報を保存し、材料の結晶状態による抵抗値の変化から保存された情報の種類を判読してメモリー動作を実現する。この時、材料の結晶状態は低抵抗の特性を有し、非晶質状態は高抵抗の特性を有する。相変化メモリー素子の動作において、高抵抗の非晶質状態から低抵抗の結晶状態に変化する動作をセット(ＳＥＴ)動作と言って、低抵抗の結晶状態から高抵抗の非晶質状態に変化する動作をリセット(ＲＥＳＥＴ)動作と言う。
相変化メモリーの製作においては、現在までＣＤ−ＲＷやＤＶＤなどの光保存情報装置に主に使われて来たカルコゲナイド金属合金系の相変化材料をそのまま使うことができ、素子の製作工程が既存のシリコン基盤の素子製作工程とよく整合するので、ＤＲＡＭと同等な程度の集積度を容易に具現できる長所がある。これに比べて相変化メモリーと競合する磁気抵抗型(Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔｉｖｅ)メモリー及び強誘電体メモリー(Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｍｅｍｏｒｙ)の場合には、素子の微細化によって工程の難易度が急激に高くなるか、素子の性能自体が劣化するなどの問題が発生している。したがって、今までの技術開発状況から見て相変化メモリーは現在のフラッシュメモリーを代替できる一番有力な次世代不揮発性メモリーであると言え、このような理由のため大きい注目されている半導体メモリー技術である。
ただし、相変化メモリーの実用化のためには、次の二つの技術的な問題を必ず解決する必要がある。
一番目の技術的な問題は、メモリー素子の駆動に必要な消費電力を大きく減らすことである。相変化メモリーは、上述のように低抗体に電流を流した時に発生する電気的ジュール熱(Ｊｏｕｌｅ−ｈｅａｔ)を利用して相変化材料の結晶状態を制御する方法でメモリー素子を駆動するので、比較的多い電力を消耗する可能性がある。さらに、このような問題は、相変化メモリーが他の形態の不揮発性メモリーに比べて比較的有利な長所を有しているにもかかわらず、最近、大きく注目を引き始めたことと関連がある。すなわち、半導体工程に使われる設計規則は、一定なスケーリング方法により縮まって来たし、比較的大きいサイズの素子を製作した従来の半導体工程を利用して相変化メモリー素子を製作する場合、全体システムに過度な電力と熱が発生する問題のため実用的な動作特性を有するメモリー素子の実現は不可能であった。しかし、設計規則の持続的な縮小とともに素子自体のサイズも大きく減って、現在通常的に使われている半導体工程の設計規則を利用したら、相変化メモリーの動作に要求される消費電力も大幅節減できるようになった。
一方、相変化メモリー素子の動作のための電流サイズを減らす努力は現在もずっと進行されており、相変化メモリー素子の動作に必要な絶対的な電流値を減らすためには現在多様な方法が研究されている。より具体的には、使用する相変化材料の種類を変えるか、相変化メモリー素子の構造を変える方法を採用することができる。
二番目の技術的な問題は、相変化メモリー素子の動作信頼性を現在より一層向上させることである。相変化メモリー素子の動作信頼性については、次の３種類の動作条件が挙げられる。
まず、相変化メモリー素子の動作信頼性と関連して考慮すべき一番目の動作条件は、特定素子のメモリー動作時に発生した熱が隣接したメモリー素子に保存された情報を破壊するか変更しないことである。特に、高集積度を有するメモリーアレイ内で各素子の間隔は今後持続的に縮小される可能性が大きくて、場合によっては、特定セルメモリー動作時に発生した熱が雑音要素として作用して隣接セルのメモリー動作を阻害する要因になることがある。一般的に、これをメモリーアレイ動作におけるクロストーク(ｃｒｏｓｓ−ｔａｌｋ)現象と言う。相変化メモリー素子の場合、上述した一番目の技術的な問題である動作電流の低減がクロストーク現象を抑制して安定的なメモリーアレイの動作を実現するにおいて非常に重要な役目をする。すなわち、メモリー素子の動作時に各メモリーセルの温度上昇を最小限に抑制するにおいても低消費電力動作が必ず必要なので、高集積度を有する相変化メモリーの信頼性あるメモリー動作を保障するためには低消費電力形素子構造の開発が必須的である。
相変化メモリー素子の動作信頼性と関連して考慮すべき二番目の動作条件は、所定の情報をメモリー素子に記録した後、記録された情報が素子の動作環境内で経時変化によって元々の情報をそのまま保存することである。言い替えれば、相変化メモリー素子に記録されたセットまたはリセット状態の情報値が長期間に維持され、特に、メモリーアレイが内蔵されたチップが実際動作する高温においてもこのような特性が充分に確保されなければならない。不揮発性メモリー特性に対して論議する場合、このような要求条件は、主にデータリテンション特性の形態で考慮される。そして、相変化メモリー素子の場合、所定の相変化材料が経験する熱エネルギーにより材料の結晶状態が変化して、結果的に材料の電気的な抵抗値が変化することを利用するので、使用する材料の種類と素子の構造を改善する方法で相変化メモリー素子のリテンション時間を向上させることは非常に重要である。
相変化メモリー素子の動作信頼性と関連して考慮すべき三番目の動作条件は、相変化メモリー素子の記録動作を反復的に実行した時、安定的に情報を保存することである。言い替えれば、相変化メモリー素子のセット動作とリセット動作を繰り返して前もって記録されていた情報を消去して新しい情報を再記録する反復記録特性の確保が必須的である。現在、学会などで報告されている相変化メモリー素子の反復記録が可能な回数は１０8回程度であるが、これは一番最適の条件で製作されたテスト素子を利用して得られた一番良好なデータであり、実際のメモリーアレイを構成する単位メモリー素子の特性偏差などを考慮するとき、相変化メモリー素子の反復記録可能回数は１０5〜１０7回程度と評価される。この値は、フラッシュメモリーより多少優れたことではあるが、相変化メモリーの応用範囲を現在のフラッシュメモリーを取り替える程度に限定するのではなく、今後の内蔵メモリー分野及びＳＲＡＭ、ＤＲＡＭなどを取り替える次世代統合型不揮発性メモリー分野の新規市場を開拓するためにはまだ不足な水準であると判断される。したがって、相変化メモリー素子の反復記録特性向上は相変化メモリーがフラッシュメモリー以外の応用分野に進出するための必要充分条件になる。
一方、相変化メモリー素子の反復記録特性は、幾つの素子動作破壊機構により制限を受けると知られている。相変化メモリー素子の反復記録を阻害する一番目の動作破壊機構は、リセット動作不能(セットスタック(ＳＥＴ−Ｓｔｕｃｋ))機構である。セットスタックとは、相変化メモリー素子がセット動作とリセット動作を反復しながら記録情報を再記録する過程で、素子の抵抗値がセット状態の低い抵抗値に固定されてその以上はリセット動作が不可能になる破壊機構を意味する。このような動作破壊が起きる原因では、メモリー素子への反復的な電流供給と素子の発熱現象、そして、材料の相転移過程を通じて、相変化メモリー素子を構成する相変化材料層の組成が最初の組成から大きく変化して相変化材料層の厚さ方向を貫通する導電性の電流経路を形成するか、または前記原因により相変化材料と上部及び下部電極を構成する各成分元素が相互拡散してメモリー素子内部に導電性の電流経路を形成するからであると考えられている。相変化メモリー素子の反復記録を阻害する二番目の動作破壊機構は、セット動作不能(リセットスタック(ＲＥＳＥＴ−Ｓｔｕｃｋ))機構である。リセットスタックとは、相変化メモリー素子がセット動作とリセット動作を反復しながら記録情報を再記録する過程で、素子の抵抗値がリセット状態またはリセット状態より一層高い抵抗値に固定されて、その以上はセット動作が不可能になる破壊機構を意味する。このような動作破壊が起きる原因では、上述のように、メモリー素子への反復的な電流供給と素子の発熱現象、そして材料の相転移過程を通じて相変化メモリー素子内部の組成が大きく変化してリセット動作時に生成された非晶質状態の材料部分がその以上はセット状態に変化しない第三の相を形成するか、または前記原因により相変化材料と上部及び下部電極が機械的に分離されてその以上は電気的に連結されない構造を作るからであると考えられている。特に、相変化材料と上部及び下部電極が機械的に分離される現象は、相変化材料が相転移過程で不可欠に経験するようになる体積の変化のためであると考えられている。相変化メモリー素子の反復記録を阻害する三番目の動作破壊機構は、動作電流転移(Ｃｕｒｒｅｎｔ Ｄｒｉｆｔ)機構である。動作電流転移機構とは、相変化メモリー素子が所定の動作回数ほどセット動作とリセット動作を繰り返した後、リセット動作に必要な電流値及びセット動作に必要な電流値が最初の値に比べて大きく変化する現象を意味する。すなわち、セット動作とリセット動作自体は可能であるが、動作条件が随時に変化する現象である。このような動作破壊が起きる原因では、相変化メモリー素子を構成する電極が最適化されなくて相変化材料の間に願わない第三の薄膜層が形成されるか、発熱過程を伴う反復記録動作過程で電極自体が大きく劣化されるからであると考えられる。相変化メモリー素子の反復記録を阻害する四番目の動作破壊機構は、動作速度劣化機構である。動作速度劣化現象とは、相変化メモリー素子が所定のメモリー動作を繰り返す過程で記録動作に必要な時間が大きく遅くなる現象を意味する。このような現象は、特にリセット状態でセット状態の情報を記録する過程で観察される場合が多い、それはセット動作が相変化材料の結晶化過程を伴うからである。このような動作破壊が起きる原因では、相変化メモリー素子の動作過程で素子の動作領域を構成する相変化材料の結晶状態や組成のある原因によりひどく変化して以後の記録動作で可逆的な相転移機構がまともに発現されないからであると考えられる。
上述した相変化メモリー素子の反復記録を阻害する動作破壊機構の中で動作電流転移及び動作速度劣化と関連された現象は、単一メモリー素子の動作安全性はもちろん複数のメモリーセルで構成された全体メモリーアレイの動作収率とも密接な関連を有している。すなわち、動作電流転移及び動作速度劣化機構が招来されたメモリーセルを含む所定の容量を有した記録単位に任意の情報を記録するためには、もう劣化現象が始まったいくつのメモリーセルにまで正常な情報を付与するために、セット及びリセット動作条件の余裕マージンを拡大して全体メモリーアレイの動作性能を犠牲しなければならない。言い替えれば、相変化メモリーアレイの動作収率を向上させるためには、前記動作電流転移及び動作速度劣化現象が抑制できる適切な方法を考案する必要がある。
したがって、相変化メモリー素子の高温動作安全性及び反復記録動作特性などを改善して再記録動作特性に対する素子の動作信頼性を確保するためには、前記４種類の動作破壊機構、すなわち、セットスタック破壊機構、リセットスタック破壊機構、動作電流転移破壊機構、動作速度劣化機構などを回避することができる新規相変化材料の開発が至急に必要であるとことが分かる。しかし、今まで相変化メモリー素子の動作信頼性を向上させるための研究は、上述した相変化メモリー素子のまた他の技術的な問題である素子動作に必要な電流の量を減らすための研究に比べてはほとんど行われていない状況であり、前記動作破壊機構に対する原因すら明確に糾明されていない。
一方、相変化メモリー素子を製作するための相変化材料としては、ゲルマニウム(Ｇｅ)−アンチモン(Ｓｂ)−テルル(Ｔｅ)が一定な組成を有するカルコゲナイド系金属合金、特に、ゲルマニウム−アンチモン−テルルの組成が２：２：５であるＧｅ2Ｓｂ2Ｔｅ5(ＧＳＴ)が主に採用されて来た。前記組成のＧＳＴは、上述したようにレーザー光による相変化現象を利用する光保存媒体の核心材料でも広く利用されて来たので、材料の物理的特性についてはたくさん知られている。特に、２：２：５組成のＧＳＴ材料が光保存型情報媒体で広く使われた理由は、この組成のＧＳＴ材料が、非晶質状態と結晶状態の転移過程が非常に可逆的に実行され、結晶化過程に至る速度がよほど速い点、そして相転移の連続性がすぐれるという点等が挙論されており、このような特性は相変化メモリー素子の適用においても相変らず有効な長所として受け入れられている。したがって、前記組成のＧＳＴ材料は、相変化メモリー素子にも容易に適用できると判断されており、実際に製造社で製造している大部分の相変化メモリー素子はＧＳＴ材料を採用している。
しかし、前記組成のＧＳＴ材料を採用して相変化メモリー素子を構成する場合、素子の動作信頼性に所定の問題が発見されるので改善が要求されるという研究結果が続いている。一例で、前記組成のＧＳＴ材料を含む相変化メモリー素子が熱を伴う動作過程中でＴｅとＳｂが拡散されて元々の組成から大きく脱することを考察した研究結果が発表されたことがある。また、前記組成のＧＳＴ材料を含む相変化メモリー素子を製作して多数のメモリー素子を測定した結果、一部素子でリセット電流移動現象とセット動作速度劣化現象が観察されたし、その原因は何回の動作だけでも前記相変化メモリー素子の動作領域の一部がＧｅ−Ｔｅで構成された第２の相とＧｅの偏析及び酸化層に変化するからであると考察した研究結果が発表された。その外に、また他の研究結果では、前記組成のＧＳＴ材料を含む相変化メモリー素子の場合、セットスタック現象が発生した後該当素子の素子動作領域の組成を確認した結果、最初の組成とは非常に異なる組成を示した。具体的には、アンチモンが過剰添加された組成に変化されたことを観察した。一方、今まで開発された相変化材料は、主に光情報保存装置の保存媒体用で開発されたものなので、半導体メモリーのように数億回以上の再記録動作に対する耐性が要求されなかっただけではなく、相変化材料が有する非晶質状態及び結晶状態の電気的な抵抗値の分布を厳密に制御する必要はなかった。しかし、相変化メモリー素子の再記録動作に対する安定的な動作信頼性を確保するためには、相分離などが発生しにくい安定的な組成の相変化材料を開発する必要がある。
以上で考察した既存の結果を土台で、相変化メモリー素子の動作安全性及び動作信頼性を向上させるために必要な相変化材料の要求特性を、次のように記述する。
一番目の要求特性は、相変化メモリー素子のセット動作特性の安全性向上のために相変化材料が有する結晶状態の構造を単一相で確定することである。現在相変化メモリー素子の実現のために通常的に使われているＧｅ−Ｓｂ−Ｔｅの２：２：５の組成で構成されたＧＳＴ材料は、結晶化温度の差によって準安定相であるｆｃｃ(ｆａｃｅ−ｃｅｎｔｅｒｅｄ−ｃｕｂｉｃ)構造と安定相であるｈｃｐ(ｈｅｘａｇｏｎａｌ−ｃｌｏｓｅｄ−ｐａｃｋｉｎｇ)構造の二つの結晶状態を有する。また、一般的にｆｃｃの抵抗値はｈｃｐの抵抗値より高い。光ディスクの実現のために前記組成のＧＳＴを適用する場合には、レーザー光の照射により変化するＧＳＴ結晶相と非晶質相の屈折率の差を検出するから、ｆｃｃ構造とｈｃｐ構造の抵抗値差は情報の保存及び再生過程に大きい影響を及ばないし、むしろｆｃｃ構造の存在により期待される速い結晶化速度及び相の連続性側面を活用したら、 光ディスクの実現のための良好な材料特性を確保することができる。しかし、結晶状態及び非晶質状態の電気的な抵抗値を記録情報の判読方法で使用する相変化メモリー素子の場合には、二つの構造で存在する結晶状態の生成がセット動作においてセット抵抗値の分布を大きくして、次期リセット動作に必要な動作条件の変化を引き起こす可能性がある。したがって、前記相変化メモリー素子のセット動作安全性を向上させる一つの方法で、熱エネルギー印加による結晶化過程において、一つの単一相の結晶状態を有する相変化材料の新規組成を確保することが一層有利であると判断される。
二番目の要求特性は、相変化メモリー素子のリセット動作特性の安全性向上のために、相変化材料の結晶化温度付近の比較的高温でリセット状態の抵抗値を長期間且つ安定的に維持することである。所定の動作条件を適用してリセット状態が設定された相変化メモリー素子は、次のような場合動作中に高温環境を経験するようになる。１．多数のメモリーセルで構成された相変化メモリーアレイを含むメモリーチップの動作温度が通常的に８５℃〜１２０℃まで上昇する状況を考慮する必要がある。結果的に、前記範囲の温度条件においても一応リセット状態の情報を記憶しているメモリー素子が動作温度の影響のため一定時間が経過した後、通常のリセット抵抗値より低い抵抗値を有する第３の状態に変化してはいけない。２．複数のメモリーセルで構成された相変化メモリーアレイの動作環境を考慮すれば、該当セルの記録動作のために隋伴される熱エネルギーが隣接セルに影響を与えて一定回数の動作後、隣接セルが元々有していた通常のリセット抵抗値より低い抵抗値を有する第３の状態に変化してはいけない。もし、前記二つの場合が実際相変化メモリー素子で発生して所定の時間が経過した後または所定回数の動作が反復された後にある特定メモリー素子が有する抵抗値が通常のリセット抵抗値よりは低く通常のセット抵抗値よりは高い第３の状態に変化すると、以後の記録動作で所定の動作条件により安定的にリセット及びセット動作を実行することが困難である。これはメモリー素子の動作マージン及び動作収率の側面で、相変化メモリー素子の実用化を阻害する直接的な原因になることができ、場合によっては上述した相変化メモリー素子の動作破壊機構を引き起こす根本的な理由になることもある。
もちろん相変化メモリー素子の実現において要求される動作特性中には動作の安全性及び信頼性の以外にも動作電流の低減と動作速度の向上などがあるので、相変化メモリー素子の安全性及び信頼性向上のために導入される新しい組成を有する相変化材料が動作電流及び動作速度特性を大きく阻害しないことが一層望ましい。
したがって、相変化メモリー素子の製作において、セット状態を構成する結晶状態が単一相で確定され、リセット状態の抵抗値が高温状態で長期間維持される新しい組成の相変化材料を利用して相変化メモリー素子を製造できる方法が提供される場合、一層安定的且つすぐれた動作特性を有する相変化メモリー素子を具現することができる。
大韓民国特許登録第１０−０３７９３２２号明細書 米国特許第５，１６６，７５８号明細書 米国特許第５，２９６，７１６号明細書 米国特許第５，７８９，７５８号明細書 Japanese Journal of Applied Physics, Vol. 46, No. 11, 2007, pp. 7225-7231 Journal of Applied Physics, Vol. 88, No. 12, 15 December 2000, pp. 7020-7028 Journal of Applied Physics, Vol. 88, No. 7, 1 October 2000, pp. 3926-3933 J. Vac. Sci. echnol. A, Vol. 20, No. 1, Jan/Feb 2002, pp. 230-233
したがって、本発明は上述したような従来技術の問題点を解決するためになされたもので、その目的は、相変化材料の結晶及び非晶質状態の間の相転移過程において、その結晶状態が準安定相と安定相の複合相ではない安定相の単一相で確定されて、その非晶質状態の抵抗値が結晶化温度付近の高温で長期間維持される新しい相変化材料の組成を提供することにより、その新しい相変化材料組成を利用して動作安全性と信頼性がすぐれた相変化メモリー素子を具現することである。
前記課題を解決するための本発明による相変化メモリー素子は、ゲルマニウム(Ｇｅ)−アンチモン(Ｓｂ)−テルル(Ｔｅ)系のＧｅ2Ｓｂ2+xＴｅ5(ｘ＞０)で構成された相変化材料層を含み、前記相変化材料層を構成するＧｅ2Ｓｂ 2 Ｔｅ5 に過量添加されるアンチモンの量がＧｅ 2 Ｓｂ 2+x Ｔｅ 5 の全体量に対して１２〜３２原子％であることを特徴とする。
すなわち、本発明による相変化メモリー素子において相変化材料層は、ゲルマニウム(Ｇｅ)−アンチモン(Ｓｂ)−テルル(Ｔｅ)の金属合金の中で通常の２：２：５組成を有したＧｅ2Ｓｂ2Ｔｅ5にアンチモン(Ｓｂ)が追加的に過量添加されたＧｅ2Ｓｂ2+xＴｅ5で構成され、これによって、Ｇｅ2Ｓｂ2+xＴｅ5で構成された相変化材料層は単一相で構成される結晶状態と高温で長期間維持される非晶質抵抗値特性を有するようになることを特徴とする。
好ましくは、前記相変化材料層を構成するＧｅ2Ｓｂ2+xＴｅ5の結晶状態はｈｃｐ単一相で構成され、ｆｃｃ準安定相が含まれる場合にもその構成の割合が最小化される。また、前記相変化材料層を構成するＧｅ2Ｓｂ2+xＴｅ5の結晶状態がｈｃｐ単一相で構成される割合は、前記アンチモンの組成(ｘ)の増加によって増加する。好ましくは、前記相変化材料層を構成するＧｅ2Ｓｂ2+xＴｅ5の結晶状態がｈｃｐ単一相で構成される場合、Ｇｅ 2 Ｓｂ 2 Ｔｅ 5 に過量添加されるアンチモン（Ｓｂ）の量がＧｅ 2 Ｓｂ 2+x Ｔｅ 5 の全体量に対して２２〜３２原子％である。
また、好ましくは、前記相変化材料層を構成するＧｅ2Ｓｂ2+xＴｅ5の非晶質状態の抵抗値は、結晶化温度より３０℃以下の高温で所定時間の間(例えば、３時間)、一定値で維持され、経時的に減少する傾向を見せる場合にも、ｘ＝０であるＧｅ2Ｓｂ2Ｔｅ5で構成された相変化材料層よりその減少率が少ない。この時、前記相変化材料層を構成するＧｅ2Ｓｂ 2 Ｔｅ5に過量添加されるアンチモン(Ｓｂ)の組成(ｘ)は、相変化メモリー素子に要求されるその他特性、より具体的には、動作電流及び動作速度、反復動作記録特性などをめっきり毀損しない範囲で決定される。具体的には、あまり過量添加されたアンチモンが相変化材料層の表面に移動して他の層に拡散すれば、結果的に本発明による相変化メモリー素子の動作特性を致命的に劣化させる可能性がある。したがって、好ましくは、前記相変化材料層を構成するＧｅ2Ｓｂ2+xＴｅ5の非晶質状態の抵抗値が前記Ｇｅ2Ｓｂ2+xＴｅ5の結晶化温度より３０℃以下の温度で所定時間の間、一定な値で維持されながら前記Ｇｅ2Ｓｂ2+xＴｅ5が他の層に拡散しないように、前記Ｇｅ 2 Ｓｂ 2 Ｔｅ 5 に過量添加されるアンチモンの量がＧｅ 2 Ｓｂ 2+x Ｔｅ 5 の全体量に対して１２〜２７原子％である。
結論的に、好ましくは、相変化材料層を含む相変化メモリー素子の動作安全性及び動作信頼性を改善しながら、前記相変化メモリー素子に要求されるその他メモリー動作特性を確保するためには、前記相変化材料層を構成するＧｅ 2 Ｓｂ 2 Ｔｅ 5 に過量添加されるアンチモン（Ｓｂ）の量がＧｅ 2 Ｓｂ 2+x Ｔｅ 5 の全体量に対して２２〜２７原子％である。
一方、前記技術的課題を解決するための本発明による相変化メモリー素子の製造方法は、ゲルマニウム(Ｇｅ)−アンチモン(Ｓｂ)−テルル(Ｔｅ)系Ｇｅ2Ｓｂ2+xＴｅ5(ｘ＞０)を利用して相変化材料層を形成するステップを含み、前記Ｇｅ 2 Ｓｂ 2 Ｔｅ 5 に過量添加されるアンチモンの量がＧｅ 2 Ｓｂ 2+x Ｔｅ 5 の全体量に対して１２〜３２原子％であることを特徴とする。
好ましくは、前記Ｇｅ2Ｓｂ2+xＴｅ5の結晶状態はｈｃｐ単一相で構成され、ｆｃｃ準安定相が含まれる場合にもその構成の割合が最小化される。また、好ましくは、前記相変化材料層を構成するＧｅ2Ｓｂ2+xＴｅ5の結晶状態がｈｃｐ単一相で構成される場合、Ｇｅ 2 Ｓｂ 2 Ｔｅ 5 に過量添加されるアンチモン（Ｓｂ）の量がＧｅ 2 Ｓｂ 2+x Ｔｅ 5 の全体量に対して２２〜３２原子％である。
そして、好ましくは、前記Ｇｅ2Ｓｂ2+xＴｅ5の非晶質状態の抵抗値が前記Ｇｅ2Ｓｂ2+xＴｅ5の結晶化温度より３０℃以下の温度で所定時間の間、一定な値で維持されながら前記Ｇｅ2Ｓｂ2+xＴｅ5が他の層に拡散しないように、前記Ｇｅ 2 Ｓｂ 2 Ｔｅ 5 に過量添加されるアンチモンの量がＧｅ 2 Ｓｂ 2+x Ｔｅ 5 の全体量に対して１２〜２７原子％である。
結論的に、好ましくは、相変化メモリー素子の動作安全性及び動作信頼性を改善しながら、前記相変化メモリー素子に要求されるその他メモリー動作特性を確保するためには、前記Ｇｅ 2 Ｓｂ 2 Ｔｅ 5 に過量添加されるアンチモン（Ｓｂ）の量がＧｅ 2 Ｓｂ 2+x Ｔｅ 5 の全体量に対して２２〜２７原子％である。
本発明によれば、相変化メモリー素子の相変化材料層でＧｅ2Ｓｂ2+x Ｔｅ 5 を使用することにより、相変化材料の結晶及び非晶質状態の間の相転移過程において、その結晶状態が準安定相と安定相の複合相ではない安定相の単一相で確定されて、温度上昇による相転移が非晶質状態から安定相の単一相結晶状態に直接転移するようになるので、相変化メモリー素子のセット動作安全性及びセット状態抵抗値の分布特性を大きく改善することができる。
また、本発明は、相変化メモリー素子の相変化材料層でＧｅ2Ｓｂ2+x Ｔｅ 5 を使用することにより、非晶質状態の抵抗値が結晶化温度付近の高温で所定時間にわたって維持できるので、前記相変化メモリー素子のリセット動作安全性を大きく改善することができる。
以下、添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。次に説明する実施例は、各種形態に変形することができ、本発明の範囲は以下で詳述される実施例に限定されない。本発明の実施例は、当分野で通常の知識を持った者に本発明をより完全に説明するために提供されることである。図面において、層領域の厚さは明確性のために誇張されたことである。また、層が他の層または基板上にあると言及された場合に、それは他の層または基板上に直接形成できるかまたはそれらの間に第３の層が介在できる。実施例において同一な参照符号は同一な構成要素を示す。
まず、本発明による相変化メモリー素子の構造及び特徴について添付された図面を参照して詳しく説明すれば、次のようである。
図１は、本発明によるＧｅ2Ｓｂ2+x Ｔｅ 5 で構成された相変化材料層を含む相変化メモリー素子の構造を示す断面図である。
図１を参照すれば、基板１０は、例えばシリコン基板またはシリコンの表面を熱酸化して形成されたシリコン酸化膜を使用する。
一方、本発明によるＧｅ2Ｓｂ2+x Ｔｅ 5 で構成された相変化材料層を含む相変化メモリー素子(以下、‘Ｇｅ2Ｓｂ2+xＴｅ5メモリー素子’と称する)は、アレイの形態で構成することができる。Ｇｅ2Ｓｂ2+xＴｅ5メモリー素子がメモリーアレイ駆動用ＸＹデコーダー、センスアンプなどのような回路モジュールとともに集積される場合には、これら回路を構成するためのＣＭＯＳトランジスタまたはバイポーラトランジスタが配列された所定基板上に形成される場合がある。
基板１０上には相変化メモリー素子のスタック３０が配置される。メモリー素子のスタック３０は、下部電極層１４、発熱性電極層１６、第１の絶縁層１８、相変化材料層２２、第２の絶縁層２４、上部電極層２８が順次に積層された構造を有する。一方、本発明によるＧｅ2Ｓｂ2+xＴｅ5メモリー素子のスタック３０は、必ずシリコン基板またはシリコン酸化膜などからなった基板１０上に形成される必要はない。すなわち、トランジスタがもう形成されている所定基板上にＧｅ2Ｓｂ2+xＴｅ5メモリー素子で構成されたアレイを形成することもできる。
下部電極層１４は相変化メモリー素子の下部端子としての役目を担当し、例えば、白金(Ｐｔ)、タングステン(Ｗ)、チタンタングステン合金(ＴｉＷ)などの低抵抗の金属電極を利用してスパッタリングや電子ビーム金属蒸着法などにより形成される。
発熱性電極層１６は、相変化材料層２２との接触部分で相変化材料の結晶状態を十分に変化させることができる熱を発生する。熱の発生は下部電極層１４を通じて供給された電流により達成され、発熱性電極層１６の抵抗は下部電極層１４に比べて高い。発熱性電極層１６の材料及び形成方法は相変化メモリー素子の動作特性を決定する重要な要素なので愼重に決定する必要がある。発熱性電極層１６はチタン窒化物(ＴｉＮ)、チタン酸窒化物(ＴｉＯＮ)、チタンアルミニウム窒化物(ＴｉＡｌＮ)、チタンシリコン窒化物(ＴｉＳｉＮ)、タンタルアルミニュム窒化物(ＴａＡｌＮ)、タンタルシリコン窒化物(ＴａＳｉＮ)の中でいずれの一つの物質で形成することが望ましい。
第１の絶縁層１８は、上部の相変化材料層２２と下部の発熱性電極層１６及び下部電極層１４を電気的に絶縁する役目を担当し、シリコン酸化膜、シリコン窒化膜(ＳｉＮ)、シリコン系絶縁層または低温で形成できる有機系絶縁層の中から選択して使用することができる。
例えば、第１の絶縁層１８でシリコン酸化膜を使用する場合、低温で化学的気相蒸着法(ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ)によりシリコン酸化膜を形成することが望ましい。その理由は、第１の絶縁層１８が形成される過程で発熱性電極層１６の酸化を防止するためである。また、第１の絶縁層１８の形成を通じて適切な素子分離工程を進行することができる。すなわち、シリコン酸化膜を第１の絶縁層１８で使用する場合、相変化メモリー素子領域で定義される部分を乾式または湿式エッチング工程を通じて確保することにより各メモリー素子部分を分離することができる。
一方、第１の絶縁層１８には、発熱性電極層１６の一部を覆いながら、発熱性電極層１６の一面の一部を露出させることができるように、ポア(ｐｏｒｅ)２０が形成されており、このポア２０領域のみで相変化材料層２２と発熱性電極層１６とが接触される。
ここで、ポア２０領域は実際相変化メモリー素子の動作が起きる領域で、以後、本明細書において、ポア２０領域をアクティブポア(ａｃｔｉｖｅ ｐｏｒｅ)２０と指称する。アクティブポア２０のサイズは、相変化メモリー素子の動作特性に直接的な影響を及ぼして、ポアのサイズを減らすことで動作に必要な電流値を減らすことができる。一方、アクティブポア２０のサイズは使用するリソグラフィ工程の種類とエッチング工程の条件によって変わる。
相変化材料層２２は、相変化メモリー素子を構成する一番核心的な部分で、通常的には、カルコゲナイド系列金属元素の合金で構成される。相変化材料層２２は金属合金を構成する元素及び組成によって多様な相変化特性を有する。前記相変化材料層２２は、アクティブポア２０を埋め立てる形態で形成され、これによって、前記相変化材料層２２がアクティブポア２０により露出された発熱性電極層１６と接触する。前記相変化材料層２２はスパッタリングまたは電子ビーム蒸着法などを使用して形成することができる。
相変化材料層２２をエッチング工程を利用してパターニングすることにより相変化メモリー素子を製作する所定位置にだけ相変化材料層２２を形成することができる。一方、カルコゲナイド系相変化材料は今まで主に光情報保存ディスクの記録媒体の材料で使われて来た。ところが、エッチング特性のような半導体工程特性に対してはほとんど知られたことがないし、所定の元素構成を有する相変化材料を相変化メモリー素子に適用するための効率的なエッチング工程条件を導出しなければならない。エッチング工程には、主にプラズマを利用した乾式エッチング装置を使用することができ、この時には適切なエッチングガスとエッチング工程条件を使用する。望ましくは、前記相変化材料層をエッチングするエッチングチャンバの圧力は３〜５ ｍＴｏｒｒである。また、前記相変化材料層をエッチングするためのＲＦパワーは４００〜８００Ｗである。また、前記相変化材料層をエッチングするエッチングガスはアルゴン(Ａｒ)と塩素(Ｃｌ２)の混合ガスであり、場合によっては、アルゴン(Ａｒ)と四フッ化炭素(ＣＦ４)の混合ガスである。
第２の絶縁層２４は相変化材料層２２と上部電極層２８を電気的に絶縁する役目をして、第１の絶縁層１８と同様にシリコン酸化膜、シリコン窒化膜(ＳｉＮ)、シリコン系絶縁層または低温で形成できる有機系絶縁層の中で選択された少なくともいずれの一つ以上を使用することができる。
第２の絶縁層２４の場合にも、低温で形成することが望ましい。その理由は、相変化材料層２２の酸化を防止し、相変化材料層２２の結晶状態を変化させてはいけないからである。また、第１の絶縁層１８及び第２の絶縁層２４の熱伝逹特性は、相変化メモリー素子の動作特性に重要な影響を及ぼすので、材料の選択に愼重を要する。
上部電極層２８は、相変化メモリー素子の上部端子としての役目をして、下部電極層１４と同様に白金(Ｐｔ)、タングステン(Ｗ)、チタンタングステン合金(ＴｉＷ)などの低抵抗の金属電極を利用してスパッタリングや電子ビーム金属蒸着法などにより形成される。
ここで、前記上部電極層２８と相変化材料層２２との間に、界面特性を良好にしながら界面から発生できる不必要な反応や元素の移動などを防止するために別の拡散防止層(図示せず)を挿入することもできる。
すなわち、本発明による相変化メモリー素子は、前記相変化材料層２２を構成する材料としてＧｅ2Ｓｂ2+x Ｔｅ 5 を使用したことに特長があり、これについてよりに詳しく説明すれば、次のようである。
まず、本実施例では、Ｇｅ2Ｓｂ2+x Ｔｅ 5 を利用してＲＦマグネトロンスパッタリング方法により相変化材料層２２を形成した。この時、アンチモン組成の変化のために、ターゲットは２：２：５組成のＧｅ2Ｓｂ2Ｔｅ5ターゲットとＳｂターゲットとを各々使用し、Ｓｂターゲットに印加するスパッタリングパワー条件を各々１０Ｗ、２０Ｗ、３０Ｗ、４０Ｗに変更して、相変化材料層を構成するＧｅ2Ｓｂ2+x Ｔｅ 5 でアンチモン組成を変更した。この時、Ｇｅ2Ｓｂ2Ｔｅ5ターゲットに印加するスパッタリングパワー条件は１００Ｗである。
結果的に、Ｇｅ2Ｓｂ2+x Ｔｅ 5 で構成された相変化材料層２２の形成において、アンチモンターゲットに印加するスパッタリングパワーを各々１０Ｗ、２０Ｗ、３０Ｗ、４０Ｗに変更した時、過量添加されるアンチモンの量は、各々１２％、２２％、２７％、３２％である。これをＧｅ−Ｓｂ−Ｔｅで構成される全体構成元素の和を１００％で更に計算して元素の化学式で表示すれば、凡そＧｅ 20 Ｓｂ 32 Ｔｅ 49 、Ｇｅ 17 Ｓｂ 39 Ｔｅ 43 、Ｇｅ 16 Ｓｂ 43 Ｔｅ 41 、Ｇｅ 15 Ｓｂ 47 Ｔｅ 38 である。
本実施例では、相変化材料層を構成するＧｅ2Ｓｂ2+x Ｔｅ 5 で過量添加されるアンチモンの組成(ｘ)の量を多数の条件で調節することにより、相変化メモリー素子の特性と相変化材料層に過量添加されるアンチモンの組成(ｘ)の量との間の関係を明確するため、相変化材料層の形成過程で二つのスパッタリングターゲットを使用する方法を利用したが、特定の組成を有する相変化材料層を形成するために該当組成を有する単一ターゲットを使用してスパッタリング方法を通じて本発明によるＧｅ2Ｓｂ2+x Ｔｅ 5 で構成された相変化材料層を形成することも可能である。
また、本発明によるＧｅ2Ｓｂ2+x Ｔｅ 5 で構成された相変化材料層２２を上述した適切な実施例を通じて形成した後、形成された相変化材料層２２の組成を確認するために次のような方法を使うことができる。相変化材料層の組成を確認するためには、ＥＰＭＡ(Ｅｌｅｃｔｒｏｎ Ｐｒｏｂｅ Ｘ−ｒａｙ Ｍｉｃｒｏａｎａｌｙｓｉｓ)、ＥＤＸ(Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ Ｓｐｅｃｔｒｏｍｅｔｒｙ)、ＡＥＳ(Ａｕｇｅｒ Ｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ)、ＩＣＰ(Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ)、ＲＢＳ(Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ)などの方法を使用することができ、場合によっては、もう組成が確認された標準試料を利用して未知の薄膜試料の組成を正確に測定するために活用するか、二つの以上の測定方法を使用して未知の薄膜試料の組成を正確に測定することができる。本実施例ではＡＥＳとＥＰＭＡを併用して本発明によるＧｅ2Ｓｂ2+x Ｔｅ 5 で構成された相変化材料層の組成を分析した。
図２Ａ乃至図２Ｃは、本発明による各組成のＧｅ2Ｓｂ2+x Ｔｅ 5 で構成されたカルコゲナイド相変化材料層の相転移特性を示すＸ線回折パターンである。
図２Ａを参照すれば、本発明による各組成のＧｅ2Ｓｂ2+x Ｔｅ 5 を利用して相変化材料層を形成した後、別途の熱処理工程を実行しない場合には、すべての組成の相変化材料層が非晶質状態の構造を有していることが確認できる。
図２Ｃを参照すれば、本発明による各組成のＧｅ2Ｓｂ2+x Ｔｅ 5 を利用して相変化材料層を形成した後、３５０℃で１０分間の熱処理工程を実行した場合には、すべての組成の相変化材料層がｈｃｐ構造の結晶状態を有していることが確認できる。これは、３００℃の熱処理温度条件がすべての組成の相変化材料層がｈｃｐ安定相に転移できるほど充分に高かったからである。
図２Ｂを参照すれば、本発明による各組成のＧｅ2Ｓｂ2+x Ｔｅ 5 を利用して相変化材料層を形成した後、２５０℃で１０分間の熱処理工程を実行した場合には、アンチモンの添加量が増加するほどｆｃｃ構造を示す回折パターンのピークがｈｃｐ構造を示す回折パターンのピーク位置に移動していることが分かる。これは、本発明によるＧｅ2Ｓｂ2+x Ｔｅ 5 で構成された相変化材料層でアンチモンを過量添加することが非晶質状態から安定相であるｈｃｐ構造の結晶相に直接転移できる原因を提供するからである。言い替えれば、本発明によるＧｅ2Ｓｂ2+x Ｔｅ 5 で構成された相変化材料層でアンチモンを２２％ 以上過量添加する場合、本発明によるＧｅ2Ｓｂ2+xＴｅで構成された相変化材料層は、非晶質状態から準安定相であるｆｃｃ構造の結晶相を経らないで安定相であるｈｃｐ構造の結晶相に直接転移できることを示す。
図３は、本発明による各組成のＧｅ2Ｓｂ2+x Ｔｅ 5 で構成されたカルコゲナイド相変化材料層の温度変化による面抵抗値の変化を示す。
図３を参照すれば、本発明による各組成のＧｅ2Ｓｂ2+x Ｔｅ 5 を利用して相変化材料層を形成した後、分当り５℃の速度で温度を増加させながらその温度での相変化材料層の面抵抗値を測定した結果、ｘ＝０であるＧｅ2Ｓｂ2Ｔｅ5で構成された相変化材料層の場合、約１６０℃と３２０℃付近で２回の抵抗値変化変曲点を示した。これは、各々非晶質状態から抵抗値が多少高い準安定相であるｆｃｃ構造の結晶相への相転移及びｆｃｃ構造から抵抗値がより低い安定相であるｈｃｐ構造の結晶相への相転移を示すことで理解できる。一方、本発明によるＧｅ2Ｓｂ2+x Ｔｅ 5 で構成された相変化材料層でアンチモンの添加量が増加するほど非晶質状態からｆｃｃ構造の結晶相への転移が消えて、非晶質状態から直接ｈｃｐ結晶相に転移することを明確に確認できる。アンチモンを２２％以上過量添加した時のこのような現象は、本発明によるＧｅ2Ｓｂ2+xＴｅ5で構成された相変化材料層を相変化メモリー素子に適用した時、相変化メモリー素子が有するセット状態抵抗値の分布を減らし、反復動作過程で安定的なセット動作の実現根拠を提供するだけではなく、セット状態でリセット動作を実行する場合にも、セット抵抗状態の分布が小さいから所定の動作条件を安定的に実行することができる。
図４は、本発明による各組成のＧｅ2Ｓｂ2+x Ｔｅ 5 で構成されたカルコゲナイド相変化材料層が有する結晶化温度より３０℃低い温度で時間の変化による非晶質状態抵抗値の変化を示す。
図４を参照すれば、ｘ＝０であるＧｅ2Ｓｂ2Ｔｅ5で構成された相変化材料層の場合、この組成の相変化材料層が有する結晶化温度である１２９℃より３０℃低い９９℃でリセット抵抗値を維持可能な時間がわずか１０００秒程度であり、２５００称経過後にはセット抵抗状態に近い低い抵抗値に変化する。このような現象は、相変化材料層の結晶状態が非晶質であっても結晶化温度付近の高温で再結晶化過程が進行されて、一定時間が経過すると、結晶化過程の進行により抵抗値の変化が発生することで理解できる。一方、本発明によるＧｅ2Ｓｂ2+xＴｅ5で構成された相変化材料層の場合、アンチモンを過量添加することにより相変化材料層の非晶質状態が再結晶化過程により結晶状態に近い抵抗値に変化する時間を大幅改善できることを確認した。したがって、このような結果は、本発明によるＧｅ2Ｓｂ2+xＴｅ5で構成された相変化材料層を相変化メモリー素子に適用した時、高温でのリセット状態の情報保存安全性を改善して、動作過程で隣接セルに印加される記録信号による熱干渉現象を抑制できる。
図５は、本発明による各組成のＧｅ2Ｓｂ2+x Ｔｅ 5 で構成されたカルコゲナイド相変化材料層を含む相変化メモリー素子のセット動作特性を示す。
図５を参照すれば、すべての組成のＧｅ2Ｓｂ2+x Ｔｅ 5 を利用して相変化材料層を形成した相変化メモリー素子は、相変化材料層の電気的スイッチング現象と相転移現象に起因した負性抵抗特性を見せながら、高い抵抗値を有する状態から低い抵抗値を有する状態に転移している。言い替えれば、印加電流の増加によってメモリー素子の両端にかかる電圧が所定の臨界電圧に到逹すると、相変化材料層の電気的なスイッチング現象が発生し、この時、非晶質状態から結晶状態への相転移現象が隋伴されながら以後印加される熱エネルギーにより結晶化過程が展開される。
図６は、本発明による各組成のＧｅ2Ｓｂ2+x Ｔｅ 5 で構成されたカルコゲナイド相変化材料層を含む相変化メモリー素子のリセット動作特性を示す。
図６を参照すれば、本発明による各組成のＧｅ2Ｓｂ2+x Ｔｅ 5 を利用して相変化材料層を形成したメモリー素子は、低抵抗のセット状態から所定の電流信号印加により高抵抗のリセット状態に転移する正常的なリセット動作を実行している。一方、アンチモンの添加量が増加するほどリセット抵抗値が減少しているが、これは、本発明によるＧｅ2Ｓｂ2+x Ｔｅ 5 で構成された相変化材料層の材料的な特性と一致する。リセット動作に必要な電流の値は１０ｍＡ〜１４ｍＡの範囲にあり、多数の素子を測定した結果、リセット電流値はアンチモンの添加量とは直接的な連関性がないことを確認した。
すなわち、図５及び図６に示したように、本発明によるＧｅ2Ｓｂ2+x Ｔｅ 5 で構成された相変化材料層は化学量論的組成を有することではないが、相変化メモリー素子としてのメモリー動作の実行には問題がない。
図７は、本発明によるＧｅ2Ｓｂ2+x Ｔｅ 5 で構成されたカルコゲナイド相変化材料層を含む相変化メモリー素子が１ｘ１０6回以上反復記録動作を実行した後の素子動作領域及び素子周辺領域の材料組成を分析した結果である。
図７を参照すれば、本発明によるＧｅ2Ｓｂ2+x Ｔｅ 5 を利用して相変化材料層を形成した相変化メモリー素子が、１ｘ１０6回以上反復記録動作を実行した後にも、素子動作領域内部の材料組成が素子動作に参加しない周辺領域の組成とあまり変わらなかった。より具体的に説明すれば、素子動作領域は、相変化メモリー素子の動作過程で熱を伴って、ｘ＝０であるＧｅ2Ｓｂ2Ｔｅ5相変化材料層を使用して製作した相変化メモリー素子の場合には、所定回数の反復記録動作後、素子動作領域の材料組成があまり変化する傾向があることを説明した。図７を参照した組成分析結果は、ｘ＝０であるＧｅ2Ｓｂ2Ｔｅ5で構成された相変化材料層を含む相変化メモリー素子の場合とは違うことで、これは、本発明によるアンチモンが過量添加されたＧｅ2Ｓｂ2+xＴｅ5で構成された相変化材料層が、既存のｘ＝０であるＧｅ2Ｓｂ2Ｔｅ5で構成された相変化材料層に比べて熱を伴う反復記録動作において相の分離現象や組成変化に対する耐性が一層すぐれることを証明することである。
結果的に、本発明によるＧｅ2Ｓｂ2+x Ｔｅ 5 を利用して相変化材料層を形成して相変化メモリー素子を製作する場合、追加的に添加するアンチモンの量(ｘ)を最適化することが非常に重要であり、相変化材料層の組成を決定する時考慮する事項は、次のようである。
１．本発明によるＧｅ2Ｓｂ2+xＴｅ5で構成された相変化材料層において追加的に添加されるアンチモンの量(ｘ)は、相変化材料層が有する結晶状態が単一相の結晶構造を有し、相変化材料層が有する非晶質状態の抵抗値が結晶化温度付近の高温、言い換えれば、結晶化温度より３０℃以下の高温で、所定時間(例えば、３時間)の間一定に維持される範囲で決定する必要がある。図２乃至図４を参照した結果から、本発明によるＧｅ2Ｓｂ2+xＴｅ5で構成された相変化材料層が、所定の温度で非晶質状態から安定相であるｈｃｐ単一相の結晶構造に直接転移するためには、追加的に添加するアンチモンの量を少なくても２２％以上にすることが望ましい。勿論、追加的に添加するアンチモンの量が２２％以下の場合にも非晶質状態から転移されるｆｃｃ構造の結晶相を大きく減らすことができるので、相変化材料層が有する結晶状態が単一相の結晶構造を有する可能性は十分である。また、本発明によるＧｅ2Ｓｂ2+xＴｅ5で構成された相変化材料層の非晶質状態の抵抗値は、アンチモンが１２％以上追加に添加される場合、各組成の相変化材料層が有する結晶化温度付近の高温で非晶質状態の安全性が大幅向上されることが確認されたので、本実施例で適用した追加的に添加されるアンチモンの量が１２％から３２％の範囲で全部有効に適用できる。したがって、本発明によるＧｅ2Ｓｂ2+xＴｅ5で構成された相変化材料層の追加的に添加されるアンチモンの量の範囲は、１２％から３２％で調節することができ、より好ましくは、２２％から３２％で調節する。
２．本発明によるＧｅ2Ｓｂ2+xＴｅ5で構成された相変化材料層において追加的に添加されるアンチモンの量(ｘ)は、相変化メモリー素子に要求されるその他特性、より具体的には動作電流及び動作速度、反復動作記録特性などを毀損しない範囲で決定する。図５乃至図７を参照した結果から、本実施例で適用した追加的に添加されるアンチモンの量が１２％から３２％の範囲のＧｅ2Ｓｂ2+xＴｅ5で構成された相変化材料層を含む相変化メモリー素子は、正常なセット及びリセット動作が実行可能なことが分かる。本発明によるＧｅ2Ｓｂ2+xＴｅ5で構成された相変化材料層の場合、アンチモンの量(ｘ)が追加されるほどセット動作に必要な動作速度が多少遅くなることが確認された。このような現象は、リセット動作の安全性を向上と所定のトレード・オフ関係を有することである。したがって、本発明によるＧｅ2Ｓｂ2+xＴｅ5で構成された相変化材料層で追加的に添加されるアンチモンの量(ｘ)は、２７％以上で構成しないことが望ましい。本発明によるＧｅ2Ｓｂ2+xＴｅ5で構成された相変化材料層を含む相変化メモリー素子の反復記録動作特性を評価した結果、Ｇｅ2Ｓｂ2+xＴｅ5で構成された相変化材料層にアンチモンが３２原子％追加的に添加された場合、むしろ反復記録動作特性が劣化することを観察した。このような現象は、図７を参照した結果で説明したように、本発明によるＧｅ2Ｓｂ2+xＴｅ5で構成された相変化材料層の相安定性及び組成分離現象に対する耐性向上とは相反することであるが、具体的にその原因を検討した結果、過量添加されたアンチモンが相変化材料層の表面に移動して前記相変化メモリー素子を構成する上部電極層と発熱性電極層に拡散するからであった。したがって、本発明によるＧｅ2Ｓｂ2+xＴｅ5で構成された相変化材料層において追加的に添加されるアンチモンの量(ｘ)は、相変化メモリー素子に要求されるその他特性、より具体的には動作電流及び動作速度、反復動作記録特性などを毀損しない範囲で決定し、そのために、本実施例で適用した１２原子％から３２原子％の範囲で調節し、より好ましくは、１２原子％から２７原子％で調節する。
結論的に、前記二つの事項を総合的に考慮する時、本発明によるＧｅ2Ｓｂ2+xＴｅ5で構成された相変化材料層を含む相変化メモリー素子の動作安全性及び動作信頼性を改善しながら、前記相変化メモリー素子に要求されるその他メモリー動作特性を確保するためには、本発明によるＧｅ2Ｓｂ2+xＴｅ5で構成された相変化材料層に追加的に添加されるアンチモンの量(ｘ)を２２原子％から２７原子％で調節することがより望ましい。
図８Ａ乃至図８Ｃは、本発明によるＧｅ2Ｓｂ2+x Ｔｅ 5 で構成されたカルコゲナイド相変化材料層を含む一つの相変化メモリー素子と一つの駆動用素子で構成された相変化メモリー単位セルの回路模式図である。
図８Ａ乃至図８Ｃを参照すれば、本発明による相変化メモリー素子が、アレイ形態で構成されて所定の集積度を有するメモリーアレイを構成する場合、通常的に情報を保存する機能をする一つの相変化メモリー素子５０と、情報を保存するか保存された情報を読み出す相変化メモリーを選択するための一つの素子選択用駆動素子５２、５４、５６と、で構成される。
ます、図８Ａを参照すれば、メモリー素子選択用駆動素子５２は２端子構造のダイオードを使用することができる。この場合、二つの相変化メモリー素子５０端子の中で一つの端子はビットライン６０と接続され、また一つの端子はダイオード５２の一つの端子と接続される。また、ダイオードの残り一つの端子はプレートライン６２と接続される。相変化メモリーセルの動作において、相変化メモリー素子に情報を記録するか、保存された情報を変更する動作は、ビットライン６０とプレートライン６２に印加される電圧の差を利用して実行することができる。複数の相変化メモリーセルで構成された相変化メモリーアレイの構成においては、複数のビットラインと複数のプレートラインに印加される電圧信号を変更する方法で、選択された一つの相変化メモリー素子に情報を記録するか、保存された情報を読み出すことができる。しかし、この構成の場合、メモリー素子選択用駆動素子として２端子構造のダイオードを使用するので、電圧印加の自由度が落ち、希望するメモリー素子を選択するための駆動方法に制約がある。このような理由で、実際相変化メモリー素子を使用して相変化メモリーアレイを構成するにおいて、メモリー素子を選択する駆動素子としてはダイオードの代わりにバイポーラトランジスタまたはＭＯＳトランジスタを使用することがより望ましい。
また、図８Ｂを参照すれば、メモリー素子選択用駆動素子５４は、３端子構造のバイポーラトランジスタを使用することができる。この場合、相変化メモリー素子５０の二つの端子の中で一つの端子はビットライン６０と接続され、また一つの端子はバイポーラトランジスタ５４のエミッター端子と接続される。また、バイポーラトランジスタ５４のコレクタ端子はプレートライン６２と接続され、ベース端子はワードライン６４と接続される。相変化メモリーセルの動作において、相変化メモリー素子に情報を記録するか、保存された情報を変更する動作は、ビットライン６０とプレートライン６２に印加される電圧の差を利用して実行できる。この時、情報の記録動作を実行する相変化メモリーの選択は、バイポーラトランジスタ５４のベース端子に接続されているワードライン６４に所定の電圧を印加することで実行できる。すなわち、複数の相変化メモリーセルで構成された相変化メモリーアレイの構成においては、複数のビットラインと複数のプレートラインとの複数のワードラインに印加される電圧信号を変更する方法で、選択された相変化メモリー素子に情報を記録するか、保存された情報を読み出すことができる。図示したように、相変化メモリー素子の素子選択用駆動素子としてバイポーラトランジスタを適用する場合、ＣＭＯＳ整合工程を利用することができないので、工程の複雑性が増加する問題が発生するが、小さな面積の素子を使用して比較的大きい電流が得られる長所があって、特に高集積度が要求される場合、バイポーラトランジスタを駆動用素子で選択する。
また、図８Ｃを参照すれば、メモリー素子選択用駆動素子５６は、３端子構造のＭＯＳトランジスタを使用することができる。この場合、相変化メモリー素子５０の二つの端子の中で一つの端子はビットライン６０と接続され、また一つの端子はＭＯＳトランジスタ５６のドレイン端子と接続される。また、ＭＯＳトランジスタ５６のソース端子はプレートライン６２と接続され、ゲート端子はワードライン６４と接続される。相変化メモリーセルの動作において、相変化メモリー素子に情報を記録するか、保存された情報を変更する動作は、ビットライン６０とプレートライン６２に印加される電圧の差を利用して実行できる。この時、情報の記録動作を実行する相変化メモリーの選択は、ＭＯＳトランジスタ５６のゲート端子に接続されているワードライン６４に所定の電圧を印加することで実行できる。すなわち、複数の相変化メモリーセルで構成された相変化メモリーアレイの構成においては、複数のビットラインと複数のプレートラインとの複数のワードラインに印加される電圧信号を変更する方法で、選択された相変化メモリー素子に情報を記録するか、保存された情報を読み出すことができる。図示したように、相変化メモリー素子の素子選択用駆動素子としてＭＯＳトランジスタを適用する場合、相変化メモリー素子の動作に必要な電流を得るために比較的大きい面積のＭＯＳトランジスタを製作しなければならないから、集積度を最大限高めることが不可能である問題が発生するが、ＣＭＯＳ整合工程を利用することができるので、工程の複雑性を減らし、その他ＬＳＩ素子とメモリー素子を一緒に集積できる長所があって、工程数を減らす必要があるか内蔵型メモリーアレイを構成する場合にはＭＯＳトランジスタ５６を駆動用素子で選択する。
一方、ＭＯＳトランジスタ５６を相変化メモリー単位セルを構成する相変化メモリー素子の駆動素子で使用する場合、セルの面積を減らしながらも十分な駆動電流を得るために、ＭＯＳトランジスタは３次元構造のチャンネルを有する形態で構成することもできる。相変化メモリー単位セルの構成において、ＭＯＳトランジスタの構造を３次元で形成すれば、次のような効果が得られる。駆動用素子の構造変更により相変化メモリー単位セルのサイズを大きく減らすことができる。駆動用素子を通常のデザインルールの縮小によってスケーリングする場合、駆動用素子を通じて得られる駆動電流の量が相変化メモリー素子の正常なメモリー動作に必要な動作電流の量を下回る可能性が多い。これを解決するためには、同一なデザインルールを使用して相変化メモリー単位セルを構成するとき、相変化メモリー素子の動作電流自体を減らすか、そうではなければ駆動用素子のサイズを拡大して駆動電流の量を増やす必要がある。しかし、駆動用素子のサイズを拡大することは相変化メモリーアレイの可能集積度を大きく毀損するから通常的に望ましい方法と言えない。したがって、駆動用素子の構造を変更して相変化メモリー素子を駆動するための必要な動作電流を充分に供給することができたら、追加的に駆動用素子のサイズを拡大しなくて相変化メモリーアレイを構成することができる。
前記ＭＯＳトランジスタ５６を相変化メモリー単位セルを構成する相変化メモリー素子の駆動素子で使用する場合、３次元構造を取り入れて素子サイズを小さく維持しながらも十分な電流駆動能力を確保するための方法は、次のようである。１．ＦＩＮＦＥＴ構造を採用する。前記ＦＩＮＦＥＴ構造では、ＭＯＳトランジスタを構成する半導体活性層の側壁及び上部面をゲート電極が囲む形態で構成して、半導体活性層の側壁及び上部面を全部チャンネルで利用することにより素子の駆動能力を向上させることができる。２．ＯＭＥＧＡ−Ｇａｔｅ構造を採用する。前記ＯＭＥＧＡ−Ｇａｔｅ構造では、ＭＯＳトランジスタを構成する半導体活性層の側壁、上部面とともに下部面の一部までゲート電極が囲む形態で構成して、半導体活性層の側面、上部面、下部の一部面を全部チャンネルで利用することにより素子の駆動能力を向上させることができる。３．Ｇａｔｅ−Ａｌｌ−Ａｒｏｕｎｄ(ＧＡＡ)構造を採用する。前記ＧＡＡ構造では、ＭＯＳトランジスタを構成する半導体活性層の側壁、上部面とともに下部全面までゲート電極が囲む形態で構成して、半導体活性層の側面、上部面、下部面を全部チャンネルで利用することにより素子の駆動能力を向上させることができる。４．Ｍｕｌｔｉ−Ｂｒｉｄｇｅ−Ｃｈａｎｎｅｌ(ＭＢＣ)構造を採用する。前記ＭＢＣ構造では、ＭＯＳトランジスタを構成する半導体活性層とゲート電極層を垂直方向に複数層を交代で積層して複数個のチャンネルを利用することにより素子の駆動能力を向上させることができる。
以下、本発明による相変化メモリー素子の製造方法について添付図面を参照して詳しく説明すれば、次のようである。
図９は、本発明による相変化メモリー素子の製造方法を示す工程フローチャートで、相変化メモリー素子の製造方法の一例を提示する。本発明の技術的な範疇で多様な変形が可能である。以後、図１を参照して相変化メモリー素子について説明する。
図９を参照すれば、まず、基板１０上に下部電極層１４を形成する(ステップＳ９１０)。
前記基板１０としては、シリコン基板上に約６０００Åの厚さを有するシリコン酸化膜が形成された基板を使用することが望ましい。そして、前記下部電極層１４は、例えば白金(Ｐｔ)、タングステン(Ｗ)、チタンタングステン合金(ＴｉＷ)などの低抵抗金属を利用してスパッタリングや電子ビーム金属蒸着法などにより形成する。
本実施例において、前記下部電極層１４は、約２０００Å厚さを有するチタンタングステン(ＴｉＷ)をスパッタリング方法により形成した。
次に、下部電極層１４の上部に発熱性電極層１６を形成する(ステップＳ９２０)。
ここで、発熱性電極層１６は、相変化材料層２２との接触部分で相変化材料の結晶状態を変化させる十分な熱を発生するように、下部電極層１４に比べて高い抵抗を有する物質、例えば、チタン窒化物(ＴｉＮ)、チタン酸窒化物(ＴｉＯＮ)、チタンアルミニウム窒化物(ＴｉＡｌＮ)、チタンシリコン窒化物(ＴｉＳｉＮ)、タンタルアルミニュム窒化物(ＴａＡｌＮ)、タンタルシリコン窒化物(ＴａＳｉＮ)などのような物質で構成することが望ましい。
本実施例において、前記発熱性電極層１６は、約５００Å厚さを有するチタン窒化物(ＴｉＮ)をスパッタリング方法を利用して形成した。
次に、通常的な方法、例えば、スパッタリングや電子ビーム金属蒸着法などを利用して第１の絶縁層１８を形成する(ステップＳ９３０)。
ここで、第１の絶縁層１８は、相変化メモリー素子のアレイ構造で各々のメモリー素子を電気的または熱的に絶縁するように、シリコン酸化膜、シリコン窒化膜(ＳｉＮ)、シリコン系絶縁膜または低温で形成することができる有機系絶縁層の中で選択された少なくともいずれの一つ以上を使用することができる。
例えば、第１の絶縁層１８でシリコン酸化膜を使用する場合、低温で化学的気相蒸着法(ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ)によりシリコン酸化膜を形成することが望ましい。その理由は、第１の絶縁層１８が形成される過程で発熱性電極層１６が酸化されることを防止するためである。また、第１の絶縁相１８の形成を通じて適切な素子分離工程を進行することができる。すなわち、シリコン酸化膜を第１の絶縁層１８で使用する場合、相変化メモリー素子領域に定義される部分を乾式または湿式エッチング工程を通じて確保することにより各メモリー素子部分を分離することができる。
本実施例において、前記第１の絶縁層１８は、約２,０００Å厚さを有するシリコン酸化膜(ＳｉＯ2)をプラズマを利用した化学的気相蒸着法(ＰＥＣＶＤ)法により約４００℃で形成した。
次に、第１の絶縁層１８をエッチングしてアクティブポア２０を形成する(ステップＳ９４０)。
ここで、アクティブポア２０領域は実際相変化メモリー素子の動作が起きる領域として、アクティブポア２０のサイズは相変化メモリー素子の動作特性に直接的な影響を及ぼし、アクティブポア２０のサイズを減らす動作に必要な電流値を減らすことができる。一方、アクティブポア２０のサイズは使用するリソグラフィ工程の種類とエッチング工程の条件によって変わる。
本実施例ではｉ−ｌｉｎｅを使用するフォトリソグラフィ装備を利用してアクティブポア２０を形成した。アクティブフォア２０のサイズは約５００ｎｍである。アクティブポア２０はシリコン酸化膜を乾式エッチングして形成した。
一方、約５００ｎｍサイズのアクティブポア２０は、実際常用化される相変化メモリー素子の動作に要求される条件を満足させるためにはあまり大きい値である。したがって、本発明によるＧｅ2Ｓｂ2+xＴｅ5で構成された相変化材料層を含む相変化メモリー素子を製作するときには、本実施例で適用した５００ｎｍより小さいアクティブポア２０を形成して相変化メモリー素子を製作することが望ましい。この時、本実施例で使用したｉ−ｌｉｎｅリソグラフィ装備よりパターニング解像度がすぐれたKrF、ArF及び電子ビームリソグラフィなどのパターニング装備を利用することが望ましい。
次に、アクティブポア２０を埋め立てる形態でＧｅ2Ｓｂ2+x Ｔｅを利用して相変化材料層２２を形成して(ステップＳ９５０)、これによって、アクティブポア２０領域だけで相変化材料層２２と発熱性電極層１６が接触する。
ここで、相変化材料層２２は、単一相で構成される結晶状態を有しながら結晶化温度より３０℃以下の高温で所定時間(例えば、３時間)にわたって一定な値で維持される非晶質抵抗値特性を有することが望ましい。このため、前記Ｇｅ 2 Ｓｂ 2 Ｔｅ 5 に過量添加されるアンチモン（Ｓｂ）の量がＧｅ 2 Ｓｂ 2+x Ｔｅ 5 の全体量に対して２２〜２７原子％であることが望ましい。
本実施例において、相変化材料層２２は、Ｇｅ2Ｓｂ2+x Ｔｅ 5 を利用してＲＦマグネトロンスパッタリング方法により３０００Åの厚さで形成した。ここで、アンチモン組成の変化のためにターゲットは２：２：５組成のＧｅ2Ｓｂ2Ｔｅ5ターゲットとＳｂターゲットを各々使用し、Ｓｂターゲットに印加するスパッタリングパワー条件を各々１０Ｗ、２０Ｗ、３０Ｗ、４０Ｗに変更して本発明によるＧｅ2Ｓｂ2+x Ｔｅ 5 で構成された相変化材料層のアンチモン組成を変更することができ、この時、Ｇｅ2Ｓｂ2Ｔｅ5ターゲットに印加するスパッタリングパワー条件は１００Ｗである。
次に、エッチング工程を利用して相変化材料層２２をパターニングすることにより、相変化メモリー素子を製作する所定位置にだけ相変化材料層２２を形成する(ステップＳ９６０)。
ここで、相変化材料層２２をパターニングするためのエッチング工程ではプラズマを利用した乾式エッチング工程を利用することが望ましい。本実施例において、乾式エッチング装置ではヘリコンプラズマを使用する高密度へリコンプラズマ(ｈｅｌｉｃｏｎ ｐｌａｓｍａ)装置を使用し、エッチングガスではアルゴン(Ａｒ)と塩素(Ｃｌ２)の混合ガスを使用した。そして、エッチング工程に使われるＲＦソースの出力値(ＲＦ Ｓｏｕｒｃｅ Ｐｏｗｅｒ)は約６００Ｗであり、プラズマの異方性を高めるため印加されるＲＦバイアスの出力値(ＲＦ Ｂｉａｓ Ｐｏｗｅｒ)は約１５０Ｗである。一方、エッチング工程中に維持されるチャンバの圧力(ｃｈａｍｂｅｒ ｐｒｅｓｓｕｒｅ)は約３〜５ｍＴｏｒｒである。エッチング工程に使用したＡｒ／Ｃｌ２混合ガスの組成は９０／１０である。
一方、前記エッチング工程において第１の絶縁層１８が過度にエッチングされてはいけないので、相変化材料層２２と第１の絶縁層１８は十分なエッチング選択比を有する必要がある。前記エッチング条件で、シリコン酸化膜である第１の絶縁層１８のエッチング率は約４０ｎｍ／ｍｉｎで、エッチング選択比は約５であった。前記エッチング選択比は本発明による相変化メモリー素子を製作するにおいて充分に大きい値なので、本実施例では上述のエッチング装置及びエッチング条件を使用して相変化材料層２２をパターニングした。
次に、相変化材料層２２の上部に第２の絶縁層２４を形成する(ステップＳ９７０)。
ここで、第２の絶縁層２４は、相変化材料層２２と上部に形成される上部電極層２８とを電気的に絶縁する役目をして、相変化材料層２２の酸化及び構成要素の拡散を防止するために低温で形成することが望ましい。また、第２の絶縁層２４を形成する過程で、相変化材料層２２の結晶状態を変化させてはいけない。
本実施例において、第２の絶縁層２４として、約２０００Å厚さを有するシリコン酸化膜をＥＣＲプラズマを利用した化学的気相蒸着法(ＥＣＲＣＶＤ)法により形成した。この時、酸化膜形成温度は常温である。すなわち、ＥＣＲＣＶＤによるシリコン酸化膜の形成工程は、常温で実行することができ、常温での製造は本発明による相変化メモリー素子の製造において特徴的に提供される。
次に、湿式または乾式エッチング工程を利用して第２の絶縁層２４の一部を除去して第２の絶縁層２４上に上部電極層２８を形成するためのビアホール２６を形成する(ステップＳ９８０)。
続いて、ビアホール２６が形成された第２の絶縁層２４の上部に上部電極層２８を形成する(ステップＳ９９０)。
ここで、上部電極層２８は相変化メモリー素子の上部端子としての役目を実行し、下部電極層１４と同様に低抵抗の金属電極で形成される。場合によって、上部電極層２８と相変化材料層２２との間に、界面特性を良好にしながら界面から発生する不必要な反応や元素の移動などを防止するために別の拡散防止層(図示せず)を形成することもできる。
本実施例において、上部電極層２８は約１０００Å厚さを有するタングステン(Ｗ)をスパッタリングにより形成した。
一方、上述した本発明による相変化メモリー素子の構造、材料の組合及び素子製造方法は、本発明を効果的に説明するために例示として、図１で示した素子構造に限定されないで、多様な形態に変更できることは勿論である。
本発明によるＧｅ2Ｓｂ2+x Ｔｅ 5 で構成された相変化材料層を含む相変化メモリー素子の構造を示す断面図である。 本発明による各造成のＧｅ2Ｓｂ2+x Ｔｅ 5 で構成されたカルコゲナイド相変化材料層の相転移特性を示すＸ線回折パターンである。 本発明による各造成のＧｅ2Ｓｂ2+x Ｔｅ 5 で構成されたカルコゲナイド相変化材料層の相転移特性を示すＸ線回折パターンである。 本発明による各造成のＧｅ2Ｓｂ2+x Ｔｅ 5 で構成されたカルコゲナイド相変化材料層の相転移特性を示すＸ線回折パターンである。 本発明による各組成のＧｅ2Ｓｂ2+x Ｔｅ 5 で構成されたカルコゲナイド相変化材料層の温度変化による面抵抗値の変化を示す図である。 本発明による各組成のＧｅ2Ｓｂ2+x Ｔｅ 5 で構成されたカルコゲナイド相変化材料層が有する結晶化温度より３０℃低い温度で時間の変化による非晶質状態抵抗値の変化を示す図である。 本発明による各組成のＧｅ2Ｓｂ2+x Ｔｅ 5 で構成されたカルコゲナイド相変化材料を含む相変化メモリー素子のセット動作特性を示す図である。 本発明による各組成のＧｅ2Ｓｂ2+x Ｔｅ 5 で構成されたカルコゲナイド相変化材料を含む相変化メモリー素子のリセット動作特性を示す図である。 本発明によるＧｅ2Ｓｂ2+x Ｔｅ 5 で構成されたカルコゲナイド相変化材料を含む相変化メモリー素子が１ｘ１０6回以上反復記録動作を実行した後の素子動作領域及び素子周辺領域の材料組成分析結果である。 本発明によるＧｅ2Ｓｂ2+x Ｔｅ 5 で構成されたカルコゲナイド相変化材料を含む一つの相変化メモリー素子と一つの駆動用素子とで構成された相変化メモリー単位セルの回路模式図である。 本発明によるＧｅ2Ｓｂ2+x Ｔｅ 5 で構成されたカルコゲナイド相変化材料を含む一つの相変化メモリー素子と一つの駆動用素子とで構成された相変化メモリー単位セルの回路模式図である。 本発明によるＧｅ2Ｓｂ2+x Ｔｅ 5 で構成されたカルコゲナイド相変化材料を含む一つの相変化メモリー素子と一つの駆動用素子とで構成された相変化メモリー単位セルの回路模式図である。 本発明による相変化メモリー素子の製造方法を示す工程フローチャートである。
符号の説明
１０ 基板
１４ 下部電極層
１６ 発熱性電極層
１８ 第１の絶縁層
２０ アクティブポア
２２ 相変化材料層
２４ 第２の絶縁層
２６ ビアホール
２８ 上部電極層
３０ 相変化メモリー素子のスタック

Claims (22)

  1. ゲルマニウム(Ｇｅ)−アンチモン(Ｓｂ)−テルル(Ｔｅ)系Ｇｅ2Ｓｂ2+xＴｅ5(ｘ＞０)で構成された相変化材料層を含み、
    前記相変化材料層を構成するＧｅ2Ｓｂ2+xＴｅ5は、Ｇｅ2Ｓｂ 2 Ｔｅ5 に過量添加されるアンチモンの量がＧｅ 2 Ｓｂ 2+x Ｔｅ 5 の全体量に対して１２〜３２原子％である
    ことを特徴とする相変化メモリー素子。
  2. 前記相変化材料層を構成するＧｅ2Ｓｂ2+xＴｅ5は、結晶状態の構造がｈｃｐ単一相で構成されることを特徴とする請求項１に記載の相変化メモリー素子。
  3. 前記相変化材料層を構成するＧｅ2Ｓｂ2+xＴｅ5の結晶状態の構造がｈｃｐ単一相で構成される場合、前記相変化材料層を構成するＧｅ2Ｓｂ2+xＴｅ5は、Ｇｅ2Ｓｂ 2 Ｔｅ5に過量添加されるアンチモンの量がＧｅ 2 Ｓｂ 2+x Ｔｅ 5 の全体量に対して２２〜３２原子％であることを特徴とする請求項２に記載の相変化メモリー素子。
  4. 前記相変化材料層を構成するＧｅ2Ｓｂ2+xＴｅ5の非晶質状態の抵抗値が、前記Ｇｅ2Ｓｂ2+xＴｅ5の結晶化温度より３０℃以下の温度条件で、所定時間の間、一定な値で維持されながら前記Ｇｅ2Ｓｂ2+xＴｅ5が他の層に拡散されないように、前記Ｇｅ2Ｓｂ2+xＴｅ5は、Ｇｅ2Ｓｂ 2 Ｔｅ5 に過量添加されるアンチモンの量がＧｅ 2 Ｓｂ 2+x Ｔｅ 5 の全体量に対して１２〜２７原子％であることを特徴とする請求項１に記載の相変化メモリー素子。
  5. 前記相変化材料層を構成するＧｅ2Ｓｂ2+xＴｅ5は、Ｇｅ2Ｓｂ 2 Ｔｅ5 に過量添加されるアンチモンの量がＧｅ 2 Ｓｂ 2+x Ｔｅ 5 の全体量に対して２２〜２７原子％であることを特徴とする請求項１に記載の相変化メモリー素子。
  6. 基板上部に形成されて電流を供給するための下部電極層と、
    前記下部電極層の上部の全面または一部の面に形成され、前記下部電極層から供給された電流によって熱を発生させる発熱性電極層と、
    前記発熱性電極層の一部を覆いながら、前記発熱性電極層の一面の一部を露出させるポア(Ｐｏｒｅ)が形成された第１の絶縁層と、
    前記相変化材料層の一部を覆いながら、前記相変化材料層の一面の一部を露出させるビアホールが形成された第２の絶縁層と、
    前記ビアホールを埋め立てる形態で形成された上部電極層と
    をさらに含むことを特徴とする請求項１に記載の相変化メモリー素子。
  7. 前記相変化材料層は、前記ポアにより露出された前記発熱性電極層と接触しながら前記ポアを埋め立てる形態で形成されたことを特徴とする請求項６に記載の相変化メモリー素子。
  8. 前記上部電極層と前記相変化材料層との間に拡散防止層が形成されたことを特徴とする請求項６に記載の相変化メモリー素子。
  9. ダイオード、バイポーラトランジスタ、ＭＯＳ型トランジスタの中でいずれの一つの駆動素子により駆動されることを特徴とする請求項１に記載の相変化メモリー素子。
  10. 前記ＭＯＳ型トランジスタは、ＦＩＮＦＥＴ構造、３次元形態のゲート電極により半導体活性層の側壁までチャンネルで使われる構造、ゲート電極が複数で設置される構造の中でいずれの一つの構造を有することを特徴とする請求項９に記載の相変化メモリー素子。
  11. ゲルマニウム(Ｇｅ)−アンチモン(Ｓｂ)−テルル(Ｔｅ)系 Ｇｅ2Ｓｂ2+xＴｅ5(ｘ＞０)を利用して相変化材料層を形成するステップを含み、
    前記Ｇｅ2Ｓｂ2+xＴｅ5は、Ｇｅ2Ｓｂ 2 Ｔｅ5 に過量添加されるアンチモンの量がＧｅ 2 Ｓｂ 2+x Ｔｅ 5 の全体量に対して１２〜３２原子％である
    ことを特徴とする相変化メモリー素子の製造方法。
  12. 前記Ｇｅ2Ｓｂ2+xＴｅ5は、結晶状態の構造がｈｃｐ単一相で構成されることを特徴とする請求項１１に記載の相変化メモリー素子の製造方法。
  13. 前記Ｇｅ2Ｓｂ2+xＴｅ5の結晶状態の構造がｈｃｐ単一相で構成される場合、前記Ｇｅ2Ｓｂ2+xＴｅ5は、Ｇｅ2Ｓｂ 2 Ｔｅ5 に過量添加されるアンチモンの量がＧｅ 2 Ｓｂ 2+x Ｔｅ 5 の全体量に対して２２〜３２原子％であることを特徴とする請求項１２に記載の相変化メモリー素子の製造方法。
  14. 前記Ｇｅ2Ｓｂ2+xＴｅ5の非晶質状態の抵抗値が、前記Ｇｅ2Ｓｂ2+xＴｅ5の結晶化温度より３０℃以下の温度で、所定時間の間、一定な値で維持されながら前記Ｇｅ2Ｓｂ2+xＴｅ5が他の層に拡散しないように、前記Ｇｅ2Ｓｂ2+xＴｅ5は、Ｇｅ2Ｓｂ 2 Ｔｅ5 に過量添加されるアンチモンの量がＧｅ 2 Ｓｂ 2+x Ｔｅ 5 の全体量に対して１２〜２７原子％であることを特徴とする請求項１１に記載の相変化メモリー素子の製造方法。
  15. 前記Ｇｅ2Ｓｂ2+xＴｅ5は、Ｇｅ2Ｓｂ 2 Ｔｅ5 に過量添加されるアンチモンの量がＧｅ 2 Ｓｂ 2+x Ｔｅ 5 の全体量に対して２２〜２７原子％であることを特徴とする請求項１１に記載の相変化メモリー素子の製造方法。
  16. 前記相変化材料層を形成するステップにおいて、
    Ｇｅ2Ｓｂ2Ｔｅ5ターゲットとＳｂターゲットに印加されるスパッタリングパワーを各々調節して前記Ｇｅ2Ｓｂ2+xＴｅ5の組成を制御するステップを含むことを特徴とする請求項１１に記載の相変化メモリー素子の製造方法。
  17. 前記相変化材料層を形成するステップにおいて、
    Ｇｅ2Ｓｂ2+xＴｅ5の単一ターゲットに印加されるスパッタリングパワーを調節して前記Ｇｅ2Ｓｂ2+xＴｅ5の組成を制御するステップを含むことを特徴とする請求項１１に記載の相変化メモリー素子の製造方法。
  18. 前記相変化材料層を形成するステップの以前に、
    基板上部に下部電極層を形成するステップと、
    前記下部電極層上部の全面または一部の面に発熱性電極層を形成するステップと、
    前記発熱性電極層の一部を覆う形態で第１の絶縁層を形成するステップと、
    前記発熱性電極層の一面の一部が露出するように前記第１の絶縁層の一部をエッチングして前記第１の絶縁層上にポアを形成するステップと
    をさらに含むことを特徴とする請求項１１に記載の相変化メモリー素子の製造方法。
  19. 前記第１の絶縁層上にポアが形成された後、前記ポアにより露出された前記発熱性電極層と接触しながら前記ポアを埋め立てる形態で前記相変化材料層を形成することを特徴とする請求項１８に記載の相変化メモリー素子の製造方法。
  20. 前記相変化材料層を形成するステップの以後に、
    前記相変化材料層の上部に第２の絶縁層を形成するステップと、
    前記相変化材料層の一面の一部が露出するように前記第２の絶縁層の一部をエッチングして前記第２の絶縁層上にビアホールを形成するステップと、
    前記ビアホールにより露出された前記相変化材料層と接触しながら前記ビアホールを埋め立てる形態で上部電極層を形成するステップと
    をさらに含むことを特徴とする請求項１１に記載の相変化メモリー素子の製造方法。
  21. ＥＣＲプラズマを利用した化学的気相蒸着法により前記第２の絶縁層を常温で形成するステップを含むことを特徴とする請求項２０に記載の相変化メモリー素子の製造方法。
  22. 前記上部電極層と前記相変化材料層との間に拡散防止層を形成するステップをさらに含むことを特徴とする請求項２０に記載の相変化メモリー素子の製造方法。
JP2008121096A 2008-01-23 2008-05-07 相変化メモリー素子及びその製造方法 Expired - Fee Related JP4929228B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2008-0007208 2008-01-23
KR20080007208 2008-01-23
KR10-2008-0022402 2008-03-11
KR1020080022402A KR100946700B1 (ko) 2008-01-23 2008-03-11 상변화 메모리 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2009177115A JP2009177115A (ja) 2009-08-06
JP4929228B2 true JP4929228B2 (ja) 2012-05-09

Family

ID=40875743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008121096A Expired - Fee Related JP4929228B2 (ja) 2008-01-23 2008-05-07 相変化メモリー素子及びその製造方法

Country Status (2)

Country Link
US (1) US7977674B2 (ja)
JP (1) JP4929228B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5440766B2 (ja) 2009-07-29 2014-03-12 日立工機株式会社 インパクト工具
US20110108792A1 (en) * 2009-11-11 2011-05-12 International Business Machines Corporation Single Crystal Phase Change Material
JP5462027B2 (ja) 2010-02-22 2014-04-02 株式会社東芝 不揮発性半導体記憶装置
US8624217B2 (en) 2010-06-25 2014-01-07 International Business Machines Corporation Planar phase-change memory cell with parallel electrical paths
US8575008B2 (en) 2010-08-31 2013-11-05 International Business Machines Corporation Post-fabrication self-aligned initialization of integrated devices
KR101724084B1 (ko) * 2011-03-03 2017-04-07 삼성전자 주식회사 반도체 소자의 제조방법
US9280417B2 (en) 2013-05-21 2016-03-08 Microsoft Technology Licensing, Llc Message storage in memory blocks using codewords
US9425389B2 (en) * 2014-12-08 2016-08-23 Intermolecular, Inc. Doped ternary nitride embedded resistors for resistive random access memory cells
US9865811B2 (en) 2015-02-10 2018-01-09 Eugeniy Troyan Semiconductor memory devices for use in electrically alterable read only memory (ROM) and semiconductor thin film devices (spintrons and spin-orbitrons)
KR20200026487A (ko) * 2018-09-03 2020-03-11 삼성전자주식회사 메모리 소자
FR3092200B1 (fr) * 2019-01-28 2021-10-22 Commissariat Energie Atomique Memoire resistive a changement de phase
CN111244272A (zh) * 2020-01-19 2020-06-05 中国科学院上海微系统与信息技术研究所 一种相变材料的干法刻蚀方法
CN117822122B (zh) * 2024-03-05 2024-06-18 季华实验室 一种层状Ge1-xSb4+xTe7单晶体及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166758A (en) 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5536947A (en) 1991-01-18 1996-07-16 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory element and arrays fabricated therefrom
US5296716A (en) 1991-01-18 1994-03-22 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5789758A (en) 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US6869883B2 (en) * 2002-12-13 2005-03-22 Ovonyx, Inc. Forming phase change memories
KR100733147B1 (ko) * 2004-02-25 2007-06-27 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
JP2006202823A (ja) * 2005-01-18 2006-08-03 Renesas Technology Corp 半導体記憶装置及びその製造方法
EP1677372B1 (en) * 2004-12-30 2008-05-14 STMicroelectronics S.r.l. Phase change memory and manufacturing method thereof
KR100687747B1 (ko) * 2005-07-29 2007-02-27 한국전자통신연구원 상변화 메모리소자 및 그 제조방법
KR100687750B1 (ko) * 2005-09-07 2007-02-27 한국전자통신연구원 안티몬과 셀레늄 금속합금을 이용한 상변화형 메모리소자및 그 제조방법
KR101501980B1 (ko) * 2005-12-12 2015-03-18 오보닉스, 아이엔씨. 칼코겐화물 소자 및 감소된 저매늄 또는 텔러륨 함량을 갖는 재료
KR100745761B1 (ko) * 2006-02-07 2007-08-02 삼성전자주식회사 다이오드겸용 저항소자를 구비하는 상변화 램과 그 제조 및동작 방법
US20070249116A1 (en) 2006-04-19 2007-10-25 Philipp Jan B Transitioning the state of phase change material by annealing
KR100724074B1 (ko) * 2006-05-22 2007-06-04 삼성전자주식회사 핀 전계 효과 트랜지스터 및 이의 형성 방법
KR20080016120A (ko) 2006-08-17 2008-02-21 삼성전자주식회사 상변화 메모리 소자 및 이의 제조방법

Also Published As

Publication number Publication date
US20090184307A1 (en) 2009-07-23
US7977674B2 (en) 2011-07-12
JP2009177115A (ja) 2009-08-06

Similar Documents

Publication Publication Date Title
JP4929228B2 (ja) 相変化メモリー素子及びその製造方法
JP4577693B2 (ja) 不揮発性メモリ素子及びその製造方法
KR100687750B1 (ko) 안티몬과 셀레늄 금속합금을 이용한 상변화형 메모리소자및 그 제조방법
JP4847743B2 (ja) 不揮発性メモリ素子
KR100818498B1 (ko) 불휘발성 메모리 소자 및 그 제조 방법
US7589364B2 (en) Electrically rewritable non-volatile memory element and method of manufacturing the same
JP4577692B2 (ja) 不揮発性メモリ素子及びその製造方法
KR100687709B1 (ko) 멀티비트형 상변화 메모리 소자 및 그 구동 방법
US7884347B2 (en) Phase-change memory device and method of fabricating the same
JP2006019686A (ja) 相変化記憶素子及びその製造方法
JP5420436B2 (ja) 不揮発性記憶装置およびその製造方法
JP2010087007A (ja) 相変化メモリ装置及びその製造方法
JP2007142224A (ja) 不揮発性半導体記憶装置
JP2009206418A (ja) 不揮発性メモリ装置及びその製造方法
KR100946700B1 (ko) 상변화 메모리 소자 및 그 제조 방법
JP5634002B2 (ja) 相変化型不揮発性メモリ及び半導体装置
KR100857466B1 (ko) 안티몬-아연 합금을 이용한 상변화형 비휘발성 메모리 소자및 이의 제조방법
US20090101885A1 (en) Method of producing phase change memory device
US7985693B2 (en) Method of producing phase change memory device
KR100639999B1 (ko) 상변화층 스페이서를 갖는 상변화 메모리 소자 및 그제조방법
JP2009076596A (ja) 半導体装置およびその製造方法
KR20060070290A (ko) 미세 접점 형성 공정을 포함하는 상변화 메모리 소자의제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120203

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120213

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4929228

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees