KR100946700B1 - 상변화 메모리 소자 및 그 제조 방법 - Google Patents

Abstract

본 발명은 상변화 메모리 소자 및 그 제조 방법에 관한 것으로, 상변화 메모리 소자의 상변화 재료층으로 게르마늄(Ge)-안티몬(Sb)-텔레륨(Te)계 Ge₂Sb_2+xTe₅(0.12≤x≤0.32)를 사용함으로써, 상변화 재료의 결정 및 비정질 상태 사이의 상전이 과정에 있어서 그 결정 상태가 준안정상과 안정상의 복합상이 아닌 안정상의 단일상으로 확정되고, 온도 상승에 따른 상전이가 비정질 상태로부터 안정상의 단일상 결정 상태로 직접 전이하게 되므로, 상변화 메모리 소자의 셋 동작 안정성 및 셋 상태 저항값의 분포 특성을 크게 개선시킬 수 있다. 또한, 상변화 메모리 소자의 상변화 재료층으로 Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)를 사용함으로써, 비정질 상태의 저항값이 결정화 온도 부근의 고온에서 장시간 동안 유지될 수 있으므로, 상변화 메모리 소자의 리셋 동작 안정성 및 반복 기록 동작 과정에서의 안정성을 크게 개선시킬 수 있다.

상변화, 비휘발성 메모리, 게르마늄-안티몬-텔레륨, 동작신뢰성

Description

상변화 메모리 소자 및 그 제조 방법{Phase change type memory device and fabricating method thereof}

본 발명은 상변화 메모리 소자 및 그 제조 방법에 관한 것으로, 더 자세하게는 상변화 재료로서 게르마늄(Ge)과 안티몬(Sb)과 텔레륨(Te)으로 구성된 칼코게나이드 금속 합금을 이용하는 상변화 메모리 소자 및 그 제조 방법에 관한 것이다.

반도체 메모리는 크게 휘발성 메모리와 비휘발성 메모리의 두 가지 종류로 나눌 수 있다. 휘발성 메모리는 전원을 차단하면 저장되어 있던 데이터가 모두 소멸하는 메모리이다. 반면, 비휘발성 메모리는 전원을 차단하더라도 저장된 데이터가 소멸하지 않는다. 최근 개인 정보 단말 기기로 대표되는 모바일 어플리케이션의 급속한 진전에 따라 다양한 휴대기기에서의 비휘발성 메모리의 사용이 크게 증가하고 있는 실정이다. 또한 기존의 DRAM(Dynamic Random Access Memory)이나 SRAM(Static Random Access Memory)과 같은 휘발성 메모리를 비휘발성 메모리로 대체할 수 있다면, 소비전력의 감소는 물론 기동 시간의 대폭적인 절감 효과를 기대할 수 있다. 이들 비휘발성 메모리 가운데, 가장 기술 개발이 많이 진행되어 있고, 또한 실제 시장에 나와 있는 대부분의 메모리는 플래쉬 메모리이다. 실제로 NOR형 과 NAND형으로 대표되는 플래쉬 메모리는 앞서 설명한 기술적인 배경을 바탕으로 최근 그 시장 규모를 크게 늘리고 있다. 다만 플래쉬 메모리는 동작 속도가 느리고 비교적 높은 전압을 사용해야 한다는 단점 때문에, 기존의 DRAM 또는 SRAM과 같은 범용 메모리를 대체할 수 있는 단계는 아니며, 현재는 디지털 카메라나 휴대전화 등 모바일 기기의 정보 저장 매체로서 주로 사용되고 있다.

한편, 메모리가 갖추어야 할 중요한 성능 중의 하나는 재기록 동작에 대한 신뢰성이다. 플래쉬 메모리의 경우, 재기록 동작에 대한 신뢰성이 그리 양호한 편은 아니지만, 개인 정보 단말로 대표되는 모바일 기기에의 응용 만으로 그 사용을 한정한다면 재기록 가능 횟수의 기준을 크게 떨어뜨릴 수 있다. 하지만, 모바일 기기에서 요구되는 정도의 재기록 동작 신뢰성으로는 범용 PC 등의 안정된 동작을 담보할 수 없는 것은 물론이다.

또한, 최근의 휴대형 모바일 기기 및 컨버전스 기능을 갖는 디지털 기기에서 요구하는 메모리의 사양을 만족하기 위해서는 각 메모리 모듈이 갖는 장점을 모두 활용하기 위하여, DRAM/SRAM/플래쉬메모리 등을 적절히 조합하여 사용하는 방법을 채택하고 있다. 그러나, 이 방법은 전체 메모리 칩의 크기를 현저히 증가시킬 뿐 만 아니라, 비용면에서도 불리한 선택이라고 할 수 있다. 다만, 고속, 고밀도, 비휘발성 등의 요구 사양을 모두 만족하는 메모리가 존재하지 않기 때문에, 할 수 없이 선택하고 있는 방법일 뿐, 결코 효율적인 방법이라고는 할 수 없는 상황이다.

아울러, 현재와 같이 실리콘 제조 공정의 미세화가 매우 빠르게 진행되고 있는 상황에서, 플래쉬 메모리 소자를 미세화 하여 소정의 동작 특성을 확보하는 데 는 원리적인 한계가 있는 것으로 지적되고 있으며, 향후 10년 이내에 플래쉬 메모리는 고집적화의 한계에 도달할 것으로 예상되고 있는 상황이다.

상기 이유들로부터 메모리 분야에 종사하는 연구자와 개발자들은 어떠한 기기나 용도에 대해서도 안정적으로 탑재 가능한 만능의 통합형 메모리의 등장을 강하게 요구하고 있으며, 이러한 통합형 메모리는 비휘발성은 물론 고속, 저소비전력, 높은 재기록 동작 신뢰성 등을 갖출 필요가 있다. 그러나, 현재까지 이러한 성능을 모두 갖춘 반도체 메모리는 아직 상용화 되지 않았다. 따라서, 다양한 비휘발성 메모리 기술이 현재 활발하게 연구 개발 중이며, 현재는 각 기술에 대한 발전 가능성 및 상용성을 다각적으로 모색하고 있는 단계이다.

플래쉬 메모리의 동작 성능을 크게 개선하는 한편, 초미세 실리콘 소자 공정 세대에서 플래쉬 메모리를 유연하게 대체할 차세대 비휘발성 메모리 소자의 후보 기술로는 현재까지 다음의 네 가지 정도가 적극적으로 검토되고 있다. (1)강유전체 메모리(Ferroelectric RAM, FeRAM), (2)자기저항형 메모리(Magneto-resistive RAM, MRAM), (3)상변화 메모리(Phase-Change RAM, PRAM), (4)금속 산화물 저항형 메모리(Resistive RAM, RRAM) 등이다. 상기 비휘발성 메모리 기술들은 각각의 장단점을 가지고 있으며, 그 중 FeRAM과 MRAM은 PRAM, RRAM에 비해 비교적 오랜 기간 연구되어 온 편이다. 그동안의 연구 개발의 결과, FeRAM과 MRAM은 공격적인 미세화 과정에서 소자를 효과적으로 제작할 수 없거나, 양호하고 신뢰성 있는 동작 특성을 담보하기 어렵다는 기술적인 문제가 지속적으로 지적되어, 현재는 플래쉬 메모리를 대체하기는 곤란한 것으로 판단되고 있으며, 기타 특정 용도의 비휘발성 메모리 시 장에서 사용하기 위한 기술 개발이 진행 중이다.

한편, 상변화 메모리(Phase-Change RAM, PRAM)로 불리는 비휘발성 메모리의 경우, 재료가 갖는 결정 상태에 따라 그 저항값이 바뀌는 상변화 재료를 이용하여, 적절한 조건의 전류 또는 전압의 인가 방법을 선택함으로써 재료가 갖는 결정 상태를 제어하는 방법으로 정보를 저장하고, 재료의 결정 상태에 따른 저항값의 변화로부터 저장된 정보의 종류를 판독하여 메모리 동작을 실현한다. 이 때, 재료의 결정 상태는 저저항의 특성을 가지며, 비정질 상태는 고저항의 특성을 가지게 된다. 상변화 메모리 소자의 동작에 있어서, 고저항의 비정질 상태로부터 저저항의 결정 상태로 변화하는 동작을 셋(SET) 동작이라고 하며, 저저항의 결정 상태로부터 고저항의 비정질 상태로 변화하는 동작을 리셋(RESET) 동작이라고 한다.

한편, 상변화 메모리의 제작에 있어서는, 현재까지 CD-RW나 DVD 등의 광저장 정보 장치에 주로 사용되어 오던 칼코게나이드 금속 합금계의 상변화 재료를 그대로 사용할 수 있으며, 소자의 제작 공정이 기존의 실리콘 기반 소자 제작 공정과 잘 정합하기 때문에, DRAM과 동등한 정도의 집적도를 쉽게 구현할 수 있다는 점이 장점이다. 이에 비해 상변화 메모리와 경합하는 자기저항형(Magneto-Resistive) 메모리 및 강유전체 메모리(Ferroelectric Memory)의 경우에는, 소자의 미세화에 따라 공정의 난이도가 급격히 높아지거나, 소자의 성능 자체가 열화하는 등의 문제가 발생하고 있다. 따라서, 지금까지의 기술 개발 상황으로 보아 상변화 메모리는 현재의 플래쉬 메모리를 대체할 수 있는 가장 유력한 차세대 비휘발성 메모리 후보라고 할 수 있으며, 이러한 이유 때문에 큰 주목을 받고 있는 반도체 메모리 기술이 다.

다만, 상변화 메모리의 실용화를 위해서는 다음의 두 가지 기술적인 이슈를 반드시 해결해야 할 필요가 있다.

첫 번째 기술적인 이슈는, 메모리 소자의 구동에 필요한 소비전력을 크게 줄여야 할 필요가 있다는 점이다. 상변화 메모리는 앞서 설명한 바와 같이 저항체에 전류를 흘렸을 때 발생하는 전기적 주울열(Joule-heat)을 이용하여 상변화 재료의 결정 상태를 제어하는 방법으로 메모리 소자를 구동하기 때문에 비교적 많은 전력을 소모할 가능성이 있다. 아울러 이러한 문제는 상변화 메모리가 다른 형태의 비휘발성 메모리에 비해 비교적 유리한 장점들을 가지고 있음에도 불구하고, 최근에 들어서야 크게 주목을 받기 시작한 것과 관련이 있다. 즉, 반도체 공정에 사용되는 설계 규칙은 일정한 스케일링 방법에 의해 축소되어 왔으며, 비교적 큰 크기의 소자를 제작하던 종래의 반도체 공정을 이용하여 상변화 메모리 소자를 제작하는 경우, 전체 시스템이 감당할 수 없을 정도의 전력과 열이 발생하는 문제 때문에 실용적인 동작 특성을 갖는 메모리 소자의 실현은 불가능했다. 그러나, 설계 규칙의 지속적인 축소와 함께 소자 자체의 크기도 크게 줄어, 현재 통상적으로 사용되고 있는 반도체 공정의 설계 규칙을 이용한다면, 상변화 메모리의 동작에 요구되는 소비전력도 큰 폭으로 절감할 수 있게 되었다.

한편, 상변화 메모리 소자의 동작을 위한 전류의 크기를 줄이는 노력은 현재도 계속 진행되고 있으며, 상변화 메모리 소자의 동작에 필요한 절대적인 전류의 값을 줄이기 위해서는 현재 다양한 방법이 연구되고 있다. 보다 구체적으로는, 사 용하는 상변화 재료의 종류를 바꾸거나, 상변화 메모리 소자의 구조를 바꾸는 방법을 채용할 수 있다.

　두 번째 기술적인 이슈는, 상변화 메모리 소자의 동작 신뢰성을 현재보다 더욱 향상시켜야 할 필요가 있다는 점이다. 상변화 메모리 소자의 동작 신뢰성에 관해서는 크게 다음의 세 가지 동작 조건을 생각할 수 있다.

우선, 상변화 메모리 소자의 동작 신뢰성과 관련하여 고려되어야 할 첫 번째 동작 조건은, 특정 소자의 메모리 동작시에 발생한 열이 인접한 메모리 소자에 저장된 정보를 파괴하거나 변경해서는 안된다는 것이다. 특히, 고집적도를 가지는 메모리 어레이 내에서 각 소자의 간격은 향후 지속적으로 축소될 가능성이 크며, 경우에 따라서는 특정 셀 메모리 동작시 발생한 열이 잡음 요소로 작용하여 인접 셀의 메모리 동작을 저해하는 요인이 될 수 있다. 이것을 일반적으로 메모리 어레이 동작에 있어서의 크로스토크(cross-talk) 현상이라고 한다. 상변화 메모리 소자의 경우, 앞서 설명한 첫 번째 기술적인 이슈인 동작 전류의 저감이 크로스토크 현상을 억제하고 안정적인 메모리 어레이의 동작을 실현하는 데 매우 중요한 역할을 한다. 즉, 메모리 소자의 동작시 각 메모리 셀의 온도 상승을 최소한으로 억제하는 데 있어서도 저소비전력 동작이 반드시 필요하기 때문이다. 따라서, 고집적도를 가지는 상변화 메모리의 신뢰성 있는 메모리 동작을 보장하기 위해서는 저소비전력형 소자 구조의 개발이 필수적이라고 할 수 있다.

상변화 메모리 소자의 동작 신뢰성과 관련하여 고려되어야 할 두 번째 동작 조건은, 소정의 정보를 메모리 소자에 기록한 후 기록된 정보가 소자의 동작 환경 안에서 시간의 경과에 따라 원래의 정보를 그대로 보존하고 있어야 한다는 것이다. 다시 말해서, 상변화 메모리 소자에 기록된 셋 또는 리셋 상태의 정보값이 장시간에 걸쳐 유지되어야 하며, 특히 메모리 어레이가 내장된 칩이 실제 동작하는 고온에 있어서도 이러한 특성이 충분히 확보되어야 한다. 비휘발성 메모리 특성에 대해 논의하는 경우, 이러한 요구 조건은 주로 데이터 리텐션 특성의 형태로 고려된다. 그리고, 상변화 메모리 소자의 경우, 소정의 상변화 재료가 경험하는 열 에너지에 의해 재료의 결정 상태가 변화하고 결과적으로 재료의 전기적인 저항값이 변화하는 것을 이용하기 때문에, 사용하는 재료의 종류와 소자의 구조를 개선하는 방법으로 상변화 메모리 소자의 리텐션 시간을 향상시키는 것은 매우 중요하다.

상변화 메모리 소자의 동작 신뢰성과 관련하여 고려되어야 할 세 번째 동작 조건은, 상변화 메모리 소자의 기록 동작을 반복적으로 수행하였을 때 안정적인 정보의 저장이 이루어져야 한다는 것이다. 다시 말해서, 상변화 메모리 소자의 셋 동작과 리셋 동작을 반복하여 사전에 기록되어 있던 정보를 소거하고 새로운 정보를 재기록하는 반복 기록 특성의 확보가 필수적이다. 현재 학회 등에서 보고되고 있는 상변화 메모리 소자의 반복 기록이 가능한 횟수는 10⁸ 정도이나, 이것은 가장 최적 조건에서 제작된 테스트 소자를 이용하여 얻어진 가장 양호한 데이터이며, 실제 메모리 어레이를 구성하는 단위 메모리 소자의 특성 편차 등을 고려할 때, 상변화 메모리 소자의 반복 기록 가능 횟수는 10⁵~10⁷ 정도인 것으로 평가된다. 이 값은 플래시메모리보다 다소 나은 것이기는 하나, 상변화 메모리의 응용 범위를 현재의 플래 시메모리를 대체하는 정도로 한정하는 것이 아니라, 향후 임베디드용 메모리 분야 및 SRAM, DRAM 등을 대체할 차세대 통합형 비휘발성 메모리 분야의 신규 시장을 개척하기 위해서는 아직 상당히 부족한 수준이라고 판단된다. 따라서, 상변화 메모리 소자의 반복 기록 특성 향상은 상변화 메모리가 플래시메모리 이외의 응용 분야로 진출하기 위한 필요충분 조건이 될 전망이다.

한편, 상변화 메모리 소자의 반복 기록 특성은 몇 가지 소자 동작 파괴 기구에 의해 제한을 받는 것으로 알려져 있다. 상변화 메모리 소자의 반복 기록을 저해하는 첫 번째 동작 파괴 기구는 리셋 동작 불능(셋 스턱, SET-Stuck) 기구이다. 셋 스턱이란, 상변화 메모리 소자가 셋 동작과 리셋 동작을 반복하면서 기록 정보를 재기록 하는 과정에서, 소자의 저항값이 셋 상태의 낮은 저항값으로 고정되어 더 이상 리셋 동작이 불가능하게 되는 파괴 기구를 말한다. 이러한 동작 파괴가 일어나는 원인으로는, 메모리 소자로의 반복적인 전류 공급과 소자의 발열 현상, 그리고 재료의 상전이 과정을 통해, 상변화 메모리 소자를 구성하는 상변화 재료층의 조성이 당초의 조성에서 크게 변화하여 상변화 재료층의 두께 방향을 관통하는 도전성의 전류 경로를 형성하거나, 또는 상기 원인에 의해 상변화 재료와 상부 및 하부 전극을 구성하는 각 성분 원소가 상호 확산하여 메모리 소자 내부에 도전성의 전류 경로를 형성하기 때문인 것으로 생각되고 있다. 상변화 메모리 소자의 반복 기록을 저해하는 두 번째 동작 파괴 기구는 셋 동작 불능(리셋 스턱, RESET-Stuck) 기구이다. 리셋 스턱이란, 상변화 메모리 소자가 셋 동작과 리셋 동작을 반복하면서 기록 정보를 재기록 하는 과정에서, 소자의 저항값이 리셋 상태 또는 리셋 상태 보다 더 높은 저항값으로 고정되어 더 이상 셋 동작이 불가능하게 되는 파괴 기구를 말한다. 이러한 동작 파괴가 일어나는 원인으로는, 앞서 설명한 것과 마찬가지로, 메모리 소자로의 반복적인 전류 공급과 소자의 발열 현상, 그리고 재료의 상전이 과정을 통해 상변화 메모리 소자 내부의 조성이 크게 변화하여 리셋 동작 시 생성된 비정질 상태의 재료 부분이 더 이상 셋 상태로 변화하지 않는 제삼의 상을 형성하거나, 또는 상기 원인에 의해 상변화 재료와 상부 및 하부 전극이 기계적으로 분리되어 더 이상 전기적으로 연결되지 않는 구조를 만들기 때문인 것으로 생각되고 있다. 특히, 상변화 재료와 상부 및 하부 전극이 기계적으로 분리되는 현상은, 상변화 재료가 상전이 과정에서 필연적으로 경험하게 되는 체적의 변화 때문인 것으로 생각되고 있다. 상변화 메모리 소자의 반복 기록을 저해하는 세 번째 동작 파괴 기구는 동작 전류 전이(Current Drift) 기구이다. 동작 전류 전이 기구란, 상변화 메모리 소자가 소정의 동작 횟수만큼 셋 동작과 리셋 동작을 반복한 이후, 리셋 동작에 필요한 전류값 및 셋 동작에 필요한 전류값이 당초의 값에 비해 크게 변화하는 현상을 말한다. 즉, 셋 동작과 리셋 동작 자체는 가능하나, 동작 조건이 수시로 변화하는 현상이다. 이러한 동작 파괴가 일어나는 원인으로는, 상변화 메모리 소자를 구성하는 전극이 최적화되지 않아 상변화 재료 사이에 원하지 않는 제삼의 박막층이 형성되거나, 발열 과정을 수반하는 반복 기록 동작 과정에서 전극 자체가 크게 열화되기 때문인 것으로 생각된다. 상변화 메모리 소자의 반복 기록을 저해하는 네 번째 동작 파괴 기구는 동작 속도 열화 기구이다. 동작 속의 열화 현상이란, 상변화 메모리 소자가 소정의 메모리 동작을 반복하는 과정에서 기록 동작에 필요 한 시간이 크게 늦어지는 현상을 말한다. 이러한 현상은 특히 리셋 상태에서 셋 상태의 정보를 기록하는 과정에서 관찰되는 경우가 많으며, 그것은 셋 동작이 상변화 재료의 결정화 과정을 수반하기 때문이다. 이러한 동작 파괴가 일어나는 원인으로는, 상변화 메모리 소자의 동작 과정에서 소자의 동작 영역을 구성하는 상변화 재료의 결정 상태나 조성이 어떤 원인이 의해 심하게 변화하여 이후의 기록 동작에서 가역적인 상전이 기구가 제대로 발현되지 않기 때문인 것으로 생각된다.

위에서 언급한 상변화 메모리 소자의 반복 기록을 저해하는 동작 파괴 기구 중에서 동작 전류 전이 및 동작 속도 열화와 관련된 현상은 단일 메모리 소자의 동작 안정성은 물론 복수의 메모리 셀로 구성된 전체 메모리 어레이의 동작 수율과도 밀접한 관련을 가지고 있다. 즉, 동작 전류 전이 및 동작 속도 열화 기구가 초래된 메모리 셀을 포함하는 소정의 용량을 가진 기록 단위에 임의의 정보를 기록하기 위해서는 이미 열화 현상이 시작된 몇 개의 메모리 셀에까지 정상적인 정보를 부여하기 위해 셋 및 리셋 동작 조건의 여유 마진을 확대하여 전체 메모리 어레이의 동작 성능을 희생하지 않으면 안되기 때문이다. 다시 말해서 상변화 메모리 어레이의 동작 수율을 향상시키기 위해서는 상기 동작 전류 전이 및 동작 속도 열화 현상을 억제할 수 있는 적절한 방법이 고안되어야 할 필요가 있다.

따라서, 상변화 메모리 소자의 고온 동작 안정성 및 반복 기록 동작 특성 등을 개선하여 재기록 동작 특성에 대한 소자의 동작 신뢰성을 확보하기 위해서는, 상기 네 가지 동작 파괴 기구, 즉 셋 스턱 파괴 기구, 리셋 스턱 파괴 기구, 동작 전류 전이 파괴 기구, 동작 속도 열화 기구 등을 회피할 수 있는 신규 상변화 재료 의 개발이 시급하게 필요하다는 것을 알 수 있다. 하지만, 지금까지 상변화 메모리 소자의 동작 신뢰성을 향상시키기 위한 연구는, 앞서 설명한 상변화 메모리 소자의 또 다른 기술적인 이슈인 소자 동작에 필요한 전류의 크기를 줄이기 위한 연구에 비해서는 거의 이루어지지 않은 상황이며, 상기 동작 파괴 기구에 대한 원인 조차도 명확히 규명되고 있지 못한 형편이다.

한편, 상변화 메모리 소자를 제작하기 위한 상변화 재료로는 게르마늄(Ge)-안티몬(Sb)-텔레륨(Te)이 일정한 조성을 갖는 칼코게나이드계 금속합금, 특히 게르마늄-안티몬-텔레륨의 조성이 2:2:5인 Ge₂Sb₂Te₅(GST)가 주로 채용되어 왔다. 상기 조성의 GST는 앞서 설명한 바와 같이 레이저 광에 의한 상변화 현상을 이용하는 광저장매체의 핵심재료로도 널리 이용되어 왔기 때문에, 재료의 물리적 특성에 관해서는 많이 알려져 있다. 특히 2:2:5 조성의 GST 재료가 광저장형 정보매체에서 널리 사용된 이유는, 이 조성의 GST 재료가 비정질 상태와 결정 상태의 전이 과정이 매우 가역적으로 수행된다는 점과 결정화 과정에 이르는 속도가 상당히 빠르다는 점, 그리고 상전이의 연속성이 뛰어나다는 점 등이 거론되고 있으며, 이러한 특성은 상변화 메모리 소자의 적용에 있어서도 여전히 유효한 장점으로 받아들여 지고 있다. 따라서, 상기 조성의 GST 재료는 상변화 메모리 소자에도 용이하게 적용될 수 있을 것으로 판단되고 있으며, 실제로 제조업체에서 제조하고 있는 상변화 메모리 소자의 대부분은 GST 재료를 채용하고 있다.　　

그러나 상기 조성의 GST 재료를 채용하여 상변화 메모리 소자를 구성하는 경 우, 소자의 동작 신뢰성에 소정의 문제가 발견되기 때문에 개선이 요구된다는 연구 결과가 잇따르고 있다. 일례로, 상기 조성의 GST 재료를 포함하는 상변화 메모리 소자가 열을 수반하는 동작 과정 중에서 Te과 Sb이 확산되어 원래의 조성에서 크게 벗어나는 것을 고찰한 연구 결과가 발표된 바 있다. 또한, 상기 조성의 GST 재료를 포함하는 상변화 메모리 소자를 제작하여 다수의 메모리 소자를 측정한 결과, 일부 소자에서 리셋 전류 이동 현상과 셋 동작 속도 열화 현상이 관찰되었으며, 그 원인은 몇 번의 동작만으로도 상기 상변화 메모리 소자의 동작 영역의 일부가 Ge-Te으로 구성된 제2상과 Ge의 편석 및 산화층으로 변화하는 데 있다고 고찰한 연구 결과가 발표된 바 있다. 그 외에 또 다른 연구 결과에서는 상기 조성의 GST 재료를 포함하는 상변화 메모리 소자의 경우, 셋 스턱 현상이 일어난 이후 해당 소자의 소자 동작 영역의 조성을 확인해 본 결과, 당초의 조성과는 매우 다른 조성을 보이는 것을 알 수 있었으며, 구체적으로는 안티몬이 과잉으로 첨가된 조성으로 변화된 것을 관찰한 바 있다. 한편, 지금까지 개발된 상변화 재료는 주로 광정보저장 장치의 저장 매체용으로 개발된 것이기 때문에, 반도체 메모리와 같이 수억번 이상의 재기록 동작에 대한 내성이 요구되지 않았을 뿐만 아니라, 상변화 재료가 가지는 비정질 상태 및 결정 상태의 전기적인 저항값의 분포를 엄밀하게 제어할 필요는 없었다. 그러나, 상변화 메모리 소자의 재기록 동작에 대한 안정된 동작 신뢰성을 담보하기 위해서는, 상분리 등이 일어나기 어려운 안정된 조성의 상변화 재료를 개발할 필요가 있다는 결론을 내릴 수 있다.

이상에서 고찰한 기존의 결과를 바탕으로 상변화 메모리 소자의 동작 안정성 및 동작 신뢰성을 향상시키기 위해 필요할 것으로 판단되는 상변화 재료의 요구 특성을 다음과 같이 기술할 수 있다.

첫 번째 요구 특성은 상변화 메모리 소자의 셋 동작 특성의 안정성 향상을 위해 상변화 재료가 갖는 결정 상태의 구조가 단일상으로 확정되는 것이 바람직하다. 현재 상변화 메모리 소자의 실현을 위해 통상적으로 사용되고 있는 Ge-Sb-Te의 2:2:5의 조성으로 구성된 GST 재료는 결정화 온도의 차이에 따라 준안정상인 fcc(face-centeredc-cubic) 구조와 안정상인 hcp(hexagonal-closed-packing) 구조의 두 가지 결정 상태를 갖는다. 또한 fcc의 저항값은 hcp의 저항값보다 일반적으로 높다. 광저장 정보매체의 실현을 위해 상기 조성의 GST를 적용하는 경우에는 레이저 광의 조사에 의해 변화하는 GST 결정상과 비정질상의 굴절율의 차이를 검출하기 때문에 fcc 구조와 hcp 구조의 저항값 차이는 정보의 저장 및 재생 과정에 큰 영향을 미치지 않으며, 오히려 fcc 구조의 존재에 의해 기대되는 빠른 결정화 속도 및 상의 연속성 측면을 활용한다면, 광저장 정보매체의 실현을 위한 양호한 재료 특성을 담보할 수 있다. 하지만, 결정 상태 및 비정질 상태의 전기적인 저항값을 기록 정보의 판독 방법으로 사용하는 상변화 메모리 소자의 경우에는, 자칫 두 가지 구조로 존재하는 결정 상태의 생성이 셋 동작에 있어서 셋 저항값의 분포를 크게 하고, 차기 리셋 동작에 필요한 동작 조건의 변화를 야기할 가능성을 배제할 수 없다. 따라서 상기 상변화 메모리 소자의 셋 동작 안정성을 향상시키는 한 가지 방법으로, 열 에너지 인가에 따른 결정화 과정에 있어서 한 가지 단일상의 결정 상태를 갖는 상변화 재료의 신규 조성을 확보하는 것이 보다 유리할 것으로 판단할 수 있다.

두 번째 요구 특성은 상변화 메모리 소자의 리셋 동작 특성의 안정성 향상을 위해 상변화 재료의 결정화 온도 부근의 비교적 고온에서 리셋 상태 저항값이 장시간에 걸쳐 안정적으로 유지되는 것이 바람직하다. 소정의 동작 조건을 적용하여 리셋 상태가 설정된 상변화 메모리 소자는 다음과 같은 경우 동작 중 고온 환경을 경험하게 된다. 첫 번째는 다수의 메모리 셀로 구성된 상변화 메모리 어레이를 포함하는 메모리 칩의 동작 온도가 통상적으로 85^oC~120^oC까지 상승하는 상황을 고려해야 한다. 결과적으로 상기 범위의 온도 조건에 있어서도 일단 리셋 상태의 정보를 기억하고 있는 메모리 소자가 동작 온도의 영향 때문에 일정 시간 경과 후, 통상의 리셋 저항값보다 낮은 저항값을 갖는 제3의 상태로 변화하지 않아야 한다. 두 번째는 복수의 메모리 셀로 구성된 상변화 메모리 어레이의 동작 환경을 고려하면, 해당 셀의 기록 동작을 위해 수반되는 열 에너지가 인접 셀에 영향을 주어 일정 횟수의 동작 후, 인접 셀이 원래 가지고 있던 통상의 리셋 저항값보다 낮은 저항값을 갖는 제3의 상태로 변화하지 않아야 한다. 만약 상기 첫 번째 및 두 번째 경우가 실제 상변화 메모리 소자에서 발생하여 소정의 시간이 경과한 후 또는 소정 횟수의 동작이 반복된 후 어떤 특정 메모리 소자가 갖는 저항값이 통상의 리셋 저항값보다는 낮고 통상의 셋 저항값보다는 높은 제3의 상태로 변화되면, 이후의 기록 동작에서 소정의 동작 조건에 의해 안정적으로 리셋 및 셋 동작을 수행할 수 있을 것이라고 기대하기 어렵다. 이것은 메모리 소자의 동작 마진 및 동작 수율의 측면에서 상 변화 메모리 소자의 실용화를 저해하는 직접적인 원인이 될 수 있으며, 경우에 따라서는 앞서 설명한 상변화 메모리 소자의 동작 파괴 기구를 야기하는 근본적인 이유가 될 수도 있다.

물론 상변화 메모리 소자의 실현에 있어서 요구되는 동작 특성 중에는 동작의 안정성 및 신뢰성 이외에도 동작 전류의 저감과 동작 속도의 향상 등이 있으므로, 상변화 메모리 소자의 안정성 및 신뢰성 향상을 위해 도입되는 새로운 조성을 갖는 상변화 재료가 동작 전류 및 동작 속도 특성을 크게 저해하지 않는 것이 더욱 바람직하다.

따라서, 상변화 메모리 소자의 제작에 있어서, 셋 상태를 구성하는 결정 상태가 단일상으로 확정되고, 리셋 상태의 저항값이 고온 상태에서 장시간 유지될 수 있는 새로운 조성의 상변화 재료를 이용하여 상변화 메모리 소자를 제조할 수 있는 방법이 제공된다면, 보다 안정적이고 뛰어난 동작 특성을 갖는 상변화 메모리 소자를 구현할 수 있을 것으로 기대된다.

따라서, 본 발명이 이루고자 하는 기술적 과제는, 상변화 재료의 결정 및 비정질 상태 사이의 상전이 과정에 있어서 그 결정 상태가 준안정상과 안정상의 복합상이 아닌 안정상의 단일상으로 확정되고 그 비정질 상태의 저항값이 결정화 온도 부근의 고온에서 장시간 유지될 수 있는 새로운 상변화 재료의 조성을 제공함으로써, 그 새로운 상변화 재료 조성을 이용하여 동작 안정성과 신뢰성이 뛰어난 상변화 메모리 소자를 구현하는 것이다.

상기 기술적 과제를 달성하기 위하여 본 발명에 따른 상변화 메모리 소자는, 게르마늄(Ge)-안티몬(Sb)-텔레륨(Te)계 Ge₂Sb_{2 + x}Te₅ (x>0)로 구성된 상변화 재료층을 포함하며, 상기 상변화 재료층을 구성하는 Ge₂Sb_{2 + x}Te₅에 과량으로 첨가되는 안티몬의 조성(x)은 0.12~0.32인 것을 특징으로 한다.

즉, 본 발명에 따른 상변화 메모리 소자에 있어서 상변화 재료층은 게르마늄(Ge)-안티몬(Sb)-텔레륨(Te)의 금속 합금 중 통상의 2:2:5 조성을 가진 Ge₂Sb₂Te₅에 안티몬(Sb)이 추가적으로 과량 첨가된 Ge₂Sb_{2 + x}Te₅로 구성되며, 이에 따라 Ge₂Sb_{2 + x}Te₅로 구성된 상변화 재료층은 단일상으로 구성되는 결정 상태와 고온에서 장시간 유지되는 비정질 저항값 특성을 갖게 되는 것을 특징으로 한다.

상기 상변화 재료층을 구성하는 Ge₂Sb_{2 + x}Te₅의 결정 상태는 hcp 단일상으로 구성되는 것이 바람직하며, fcc 준안정상이 포함되는 경우에도 그 구성 비율이 최소화되는 것이 바람직하다. 또한, 상기 상변화 재료층을 구성하는 Ge₂Sb_{2 + x}Te₅의 결정 상태가 hcp 단일상으로 구성되는 비율은 상기 안티몬의 조성(x)이 증가함에 따라 증가할 수 있다. 상기 상변화 재료층을 구성하는 Ge₂Sb_{2 + x}Te₅의 결정 상태가 hcp 단일상으로 구성되는 경우 과량으로 첨가되는 안티몬(Sb)의 조성(x)은 0.22~0.32인 것이 바람직하다.

그리고, 상기 상변화 재료층을 구성하는 Ge₂Sb_{2 + x}Te₅의 비정질 상태의 저항값은 결정화 온도 보다 30℃ 이하의 고온에서 소정 시간(예를 들어 3시간)에 걸쳐 일정한 값으로 유지되는 것이 바람직하며, 시간에 따라 감소하는 경향을 보이는 경우에도, x=0인 Ge₂Sb₂Te₅로 구성된 상변화 재료층 보다 그 감소율이 적은 것이 바람직하다. 이 때, 상기 상변화 재료층을 구성하는 Ge₂Sb_{2 + x}Te₅에 과량으로 첨가되는 안티몬(Sb)의 조성(x)은, 상변화 메모리 소자에 요구되는 기타 특성, 보다 구체적으로는 동작 전류 및 동작 속도, 반복 동작 기록 특성 등을 현저히 훼손하지 않는 범위에서 결정되는 것이 바람직하다. 구체적으로는, 너무 과량으로 첨가된 안티몬이 상변화 재료층의 표면으로 이동하여 다른 층으로 확산되면, 결과적으로 본 발명에 따른 상변화 메모리 소자의 동작 특성을 치명적으로 열화시킬 가능성이 있다. 따라서, 상기 상변화 재료층을 구성하는 Ge₂Sb_{2 + x}Te₅의 비정질 상태의 저항값이 상기 Ge₂Sb_{2 + x}Te₅의 결정화 온도 보다 30℃ 이하의 온도에서 소정 시간 동안 일정한 값으로 유지되면서 상기 Ge₂Sb_{2 + x}Te₅이 다른 층으로 확산되지 않도록 상기 Ge₂Sb_2+xTe₅에 과량으로 첨가되는 안티몬의 조성(x)은 0.12~0.27인 것이 바람직하다.

결론적으로, 상변화 재료층을 포함하는 상변화 메모리 소자의 동작 안정성 및 동작 신뢰성을 개선하면서, 상기 상변화 메모리 소자에 요구되는 기타 메모리 동작 특성을 확보하기 위해서는, 상기 상변화 재료층을 구성하는 Ge₂Sb_{2 + x}Te₅에 과량으로 첨가되는 안티몬(Sb)의 조성(x)은 0.22~0.27인 것이 보다 바람직하다.

한편, 상기 기술적 과제를 달성하기 위하여 본 발명에 따른 상변화 메모리 소자의 제조 방법은, 게르마늄(Ge)-안티몬(Sb)-텔레륨(Te)계 Ge₂Sb_{2 + x}Te₅(x>0)를 이용하여 상변화 재료층을 형성하는 단계를 포함하며, 상기 Ge₂Sb_{2 + x}Te₅에 과량으로 첨가되는 안티몬의 조성(x)은 0.12~0.32인 것을 특징으로 한다.

상기 Ge₂Sb_{2 + x}Te₅의 결정 상태는 hcp 단일상으로 구성되는 것이 바람직하며, fcc 준안정상이 포함되는 경우에도 그 구성 비율이 최소화되는 것이 바람직하다. 또한, 상기 상변화 재료층을 구성하는 Ge₂Sb_{2 + x}Te₅의 결정 상태가 hcp 단일상으로 구성되는 경우 과량으로 첨가되는 안티몬(Sb)의 조성(x)은 0.22~0.32인 것이 바람직하다.

그리고, 상기 Ge₂Sb_{2 + x}Te₅의 비정질 상태의 저항값이 상기 Ge₂Sb_{2 + x}Te₅의 결정화 온도 보다 30℃ 이하의 온도에서 소정 시간 동안 일정한 값으로 유지되면서 상 기 Ge₂Sb_2+xTe₅이 다른 층으로 확산되지 않도록 상기 Ge₂Sb_{2 + x}Te₅에 과량으로 첨가되는 안티몬의 조성(x)은 0.12~0.27인 것이 바람직하다.

결론적으로, 상변화 메모리 소자의 동작 안정성 및 동작 신뢰성을 개선하면서, 상기 상변화 메모리 소자에 요구되는 기타 메모리 동작 특성을 확보하기 위해서는, 상기 Ge₂Sb_2+xTe₅에 과량으로 첨가되는 안티몬(Sb)의 조성(x)은 0.22~0.27인 것이 보다 바람직하다.

본 발명에 따르면, 상변화 메모리 소자의 상변화 재료층으로 Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)를 사용함으로써, 상변화 재료의 결정 및 비정질 상태 사이의 상전이 과정에 있어서 그 결정 상태가 준안정상과 안정상의 복합상이 아닌 안정상의 단일상으로 확정되고, 온도 상승에 따른 상전이가 비정질 상태로부터 안정상의 단일상 결정 상태로 직접 전이하게 되므로, 상변화 메모리 소자의 셋 동작 안정성 및 셋 상태 저항값의 분포 특성을 크게 개선시킬 수 있다.

또한, 본 발명에 따르면, 상변화 메모리 소자의 상변화 재료층으로 Ge₂Sb_2+xTe₅(0.12≤x≤0.32)를 사용함으로써, 비정질 상태의 저항값이 결정화 온도 부근의 고온에서 소정 시간 유지될 수 있으므로, 상기 상변화 메모리 소자의 리셋 동작 안정성을 크게 개선시킬 수 있다.

이하 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명한 다. 다음에서 설명되는 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술되는 실시예에 한정되는 것은 아니다. 본 발명의 실시예들은 당분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 도면에 있어서, 층 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 상에 있다고 언급된 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 게재될 수도 있다. 실시예 전체에 걸쳐서 동일한 참조부호는 동일한 구성요소를 나타낸다.

우선, 본 발명에 따른 상변화 메모리 소자의 구조 및 특징에 대하여 첨부된 도면을 참조하여 자세히 설명하면 다음과 같다.

도 1은 본 발명에 따른 Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)로 구성된 상변화 재료층을 포함하는 상변화 메모리 소자의 구조를 나타내는 단면도이다.

도 1을 참조하면, 기판(10)은 예컨대 실리콘기판 또는 실리콘의 표면을 열산화하여 형성된 실리콘산화막을 사용한다.

한편, 본 발명에 따른 Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)로 구성된 상변화 재료층을 포함하는 상변화 메모리 소자(이하, 'Ge₂Sb_{2 + x}Te₅ 메모리 소자'라 함)는 어레이의 형태로 구성될 수 있다. Ge₂Sb_{2 + x}Te₅ 메모리 소자가 메모리 어레이 구동용 XY 디코더, 센스 앰프 등과 같은 회로 모듈과 함께 집적되는 경우에는, 이들 회로를 구성하기 위한 CMOS 트랜지스터 또는 바이폴라 트랜지스터가 배열된 소정의 기판 위에 형성 되는 경우가 있다.

기판(10) 상에는 상변화 메모리 소자의 스택(30)이 배치된다. 메모리 소자의 스택(30)은, 하부 전극층(14), 발열성 전극층(16), 제1 절연층(18), 상변화 재료층(22), 제2 절연층(24), 상부 전극층(28)이 순차적으로 적층된 구조를 갖는다. 한편, 본 발명에 따른 Ge₂Sb_2+xTe₅ 메모리 소자의 스택(30)은 반드시 실리콘 기판 또는 실리콘 산화막 등으로 이루어진 기판(10) 상에 형성될 필요는 없다. 즉, 트랜지스터가 이미 형성되어 있는 소정의 기판 상에 Ge₂Sb_{2 + x}Te₅ 메모리 소자로 구성된 어레이가 형성될 수도 있다.

하부 전극층(14)은 상변화 메모리 소자의 하부 단자 역할을 하며, 예를 들어 백금(Pt), 텅스텐(W), 티탄텅스텐합금(TiW) 등의 저저항의 금속전극을 이용하여 스퍼터링이나 전자빔 금속증착법 등에 의해 형성된다.

발열성 전극층(16)은 상변화 재료층(22)과의 접촉부분에서 상변화 재료의 결정상태를 변화시키기에 충분한 열을 발생시킨다. 열의 발생은 하부 전극층(14)을 통해 공급된 전류에 의해 달성되며, 발열성 전극층(16)의 저항은 하부 전극층(14)에 비해 높다. 발열성 전극층(16)의 재료 및 형성 방법은 상변화 메모리 소자의 동작특성을 결정짓는 중요한 요소이므로 신중히 결정되어야 한다. 발열성 전극층(16)은 티탄질화물(TiN), 티탄산질화물(TiON), 티탄알루미늄질화물(TiAlN), 티탄실리콘질화물(TiSiN), 탄탈알루미늄질화물(TaAlN), 탄탈실리콘질화물(TaSiN) 중에서 어느 하나의 물질로 형성되는 것이 바람직하다.

제1 절연층(18)은 상부의 상변화 재료층(22)과 하부의 발열성 전극층(16) 및 하부 전극층(14)을 전기적으로 절연하는 역할을 하며, 실리콘산화막, 실리콘질화막(SiN), 실리콘계 절연층 또는 저온에서 형성할 수 있는 유기계 절연층 중에서 선택하여 사용할 수 있다.

예를 들어, 제1 절연층(18)으로 실리콘산화막을 사용하는 경우, 저온에서 화학적 기상증착법(chemical vapor deposition)에 의해 실리콘산화막을 형성하는 것이 바람직하다. 왜냐하면, 제1 절연층(18)이 형성되는 과정에서 발열성 전극층(16)이 산화되는 것을 막기 위함이다. 또한 제1 절연층(18)의 형성을 통해 적절한 소자분리 공정을 진행할 수 있다. 즉, 실리콘산화막을 제1 절연층(18)으로 사용하는 경우, 상변화 메모리 소자 영역으로 정의될 부분을 건식 또는 습식 식각 공정을 통해 확보함으로써 각 메모리 소자 부분을 분리할 수 있다.

한편, 제1 절연층(18)은 발열성 전극층(16)의 일부를 덮으면서, 발열성 전극층(16)의 일면의 일부를 노출시킬 수 있도록 포어(pore)(20)가 형성되어 있으며, 이 포어(20) 영역에서만 상변화 재료층(22)과 발열성 전극층(16)이 접촉된다.

여기에서, 포어(20) 영역은 실제 상변화 메모리 소자의 동작이 일어나는 영역으로, 이후, 본 명세서에 있어서, 포어(20) 영역을 액티브 포어(20; active pore)로 지칭한다. 액티브 포어(20)의 크기는 상변화 메모리 소자의 동작 특성에 직접적인 영향을 미치며, 포어의 크기를 줄이는 것이 동작에 필요한 전류값을 줄일 수 있다. 한편, 액티브 포어(20)의 크기는 사용하는 리소그래피 공정의 종류와 식각공정의 조건에 따라 달라진다.

상변화 재료층(22)은 상변화 메모리 소자를 구성하는 가장 핵심적인 부분으로, 통상적으로는 칼코게나이드 계열 금속 원소의 합금으로 구성된다. 상변화 재료층(22)은 금속합금을 구성하는 원소 및 조성에 따라 다양한 상변화 특성을 가진다. 상기 상변화 재료층(22)은 액티브 포어(20)를 매립하는 형태로 형성되며, 이에 따라 상기 상변화 재료층(22)이 액티브 포어(20)에 의해 노출된 발열성 전극층(16)과 접촉된다. 상기 상변화 재료층(22)은 스퍼터링 또는 전자빔 증착법 등을 사용하여 형성할 수 있다.

상변화 재료층(22)을 식각공정을 이용하여 패터닝하는 것에 의해 상변화 메모리 소자를 제작할 소정 위치에만 상변화 재료층(22)이 형성되도록 할 수 있다. 한편, 칼코게나이드계 상변화 재료는 지금까지 주로 광 정보저장 디스크의 기록매체의 재료로 사용되어 왔다. 그런데, 식각특성과 같은 반도체 공정 특성에 대해서는 거의 알려진 바가 없으며, 소정의 원소 구성을 가지는 상변화재료를 상변화 메모리 소자에 적용하기 위한 효율적인 식각공정 조건을 도출해야 할 것이다. 식각공정에는 주로 플라즈마를 이용한 건식식각 장치가 사용될 수 있으며, 이 때에는 적절한 식각 가스와 식각 공정 조건을 사용할 수 있다. 바람직하게는 상기 상변화 재료층을 식각하는 식각 챔버의 압력은 3~5 mTorr일 수 있다. 또한 상기 상변화 재료층을 식각하기 위한 RF 파워는 400~800 W일 수 있다. 또한 상기 상변화 재료층을 식각하는 식각 가스는 아르곤(Ar)과 염소(Cl2)의 혼합 가스일 수 있으며, 경우에 따라서는 아르곤(Ar)과 사불화탄소(CF4)의 혼합 가스일 수 있다.

제2 절연층(24)은 상변화 재료층(22)과 상부 전극층(28)을 전기적으로 절연 하는 역할을 하며, 제1 절연층(18)과 마찬가지로 실리콘산화막, 실리콘질화막(SiN), 실리콘계 절연층 또는 저온에서 형성할 수 있는 유기계 절연층 중에서 선택된 적어도 어느 하나 이상을 사용할 수 있다.

제2 절연층(24)의 경우에도, 저온에서 형성하는 것이 바람직하다. 왜냐하면, 상변화 재료층(22)의 산화를 막고, 상변화 재료층(22)의 결정상태를 변화시키지 않아야 하기 때문이다. 또한, 제1 절연층(18) 및 제2 절연층(24)의 열전달특성은 상변화 메모리 소자의 동작특성에 중요한 영향을 미치므로, 재료의 선택에 신중을 기할 필요가 있다.

상부 전극층(28)은 상변화 메모리 소자의 상부 단자 역할을 하며, 하부 전극층(14)과 마찬가지로 백금(Pt), 텅스텐(W), 티탄텅스텐합금(TiW) 등의 저저항의 금속전극으로 스퍼터링이나 전자빔 금속증착법 등에 의해 형성된다.

여기에서, 상기 상부 전극층(28)과 상변화 재료층(22)의 사이에, 계면 특성을 좋게 하면서 계면에서 일어날 수 있는 불필요한 반응이나 원소의 이동 등을 막기 위해 별도의 확산 방지층(미도시)이 삽입될 수도 있다.

즉, 본 발명에 따른 상변화 메모리 소자는 상기 상변화 재료층(22)을 구성하는 재료로서 Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)를 사용한 것에 가장 큰 특징이 있으며, 이에 대하여 더 자세히 설명하면 다음과 같다.

우선, 본 실시예에서는 Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)를 이용하여 RF 마그네트론 스퍼터링 방법에 의해 상변화 재료층(22)을 형성하였다. 이 때, 안티몬 조성의 변 화를 위해 타겟은 2:2:5 조성의 Ge₂Sb₂Te₅ 타겟과 Sb 타겟을 각각 사용하였으며, Sb 타겟에 인가하는 스퍼터링 파워 조건을 각각 10W, 20W, 30W, 40W로 변경하여 상변화 재료층을 구성하는 Ge₂Sb_2+xTe₅(0.12≤x≤0.32)에서 안티몬 조성을 변경하였다. 이 때 Ge₂Sb₂Te₅ 타겟에 인가하는 스퍼터링 파워 조건은 100W이다.

결과적으로 Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)로 구성된 상변화 재료층(22)의 형성에 있어서, 안티몬 타겟에 인가하는 스퍼터링 파워를 각각 10W, 20W, 30W, 40W로 변경하였을 때 과량으로 첨가되는 안티몬의 양은 각각 12%, 22%, 27%, 32%이다. 이것을 Ge-Sb-Te으로 구성되는 전체 구성 원소의 합을 100%로 다시 계산하여 원소의 화학식으로 표시하면 각각 Ge₂₁Sb₃₁Te₄₈, Ge₁₈Sb₃₉Te₄₃, Ge₁₇Sb₄₃Te₄₀, Ge₁₆Sb₄₇Te₃₇이다.

본 실시예에서는 상변화 재료층을 구성하는 Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)에서 과량으로 첨가되는 안티몬의 조성(x)의 양을 다수의 조건으로 조절함으로써, 상변화 메모리 소자의 특성이 상변화 재료층에 과량으로 첨가되는 안티몬의 조성(x)의 양과 어떤 관계가 있는지를 명확히 밝히기 위해, 상변화 재료층의 형성 과정에서 두 개의 스퍼터링 타겟을 사용하는 방법을 사용하였으나, 특정한 조성을 갖는 상변화 재료층을 형성하기 위해 해당 조성을 갖는 단일 타겟을 사용하여 스퍼터링 방법을 통해 본 발명에 따른 Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)로 구성된 상변화 재료층을 형성하는 것 역시 가능하다.

또한, 본 발명에 따른 Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)로 구성된 상변화 재료 층(22)을 위에서 설명한 적절한 실시예를 통해 형성한 후, 형성된 상변화 재료층(22)의 조성을 확인하기 위해서 다음과 같은 방법을 사용할 수 있다. 상변화 재료층의 조성을 확인하기 위해서는 전자 프로브 미소 분석법(EPMA), 에너지 분산 X선 분광법(EDX), 오제이 전자 분광법(AES), 유도결합 플라즈마 분광법(ICP), 러더포드 후방산란법(RBS) 등의 방법을 사용할 수 있으며, 경우에 따라서는 이미 조성이 확인된 표준 시료를 이용하여 미지의 박막 시료의 조성을 정확히 측정하는 데 활용하거나, 두 가지 이상의 측정 방법을 사용하여 미지의 박막 시료의 조성을 정확히 측정할 수 있다. 본 실시예에서는 오제이 전자 분광법(AES)와 전자 프로브 미소 분석법(EPMA)를 병용하여 본 발명에 따른 Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)로 구성된 상변화 재료층의 조성을 분석하였다.

도 2a 내지 도 2c는 본 발명에 따른 각 조성의 Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)로 구성된 칼코게나이드 상변화 재료층의 상전이 특성을 나타내는 x선 회절 패턴이다.

도 2a를 참조하면, 본 발명에 따른 각 조성의 Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)를 이용하여 상변화 재료층을 형성한 후, 별도의 열처리 공정을 수행하지 않은 경우에는 모든 조성의 상변화 재료층이 비정질 상태의 구조를 가지고 있는 것을 확인할 수 있다.

도 2c를 참조하면, 본 발명에 따른 각 조성의 Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)를 이용하여 상변화 재료층을 형성한 후, 350^oC 10분간의 열처리 공정을 수행한 경우에 는 모든 조성의 상변화 재료층이 hcp 구조의 결정 상태를 가지고 있는 것을 확인할 수 있다. 이것은 300^oC의 열처리 온도 조건이 모든 조성의 상변화 재료층이 충분히 hcp 안정상으로 전이할 수 있을만큼 충분히 높았기 때문이다.

도 2b를 참조하면, 본 발명에 따른 각 조성의 Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)를 이용하여 상변화 재료층을 형성한 후, 250^oC 10분간의 열처리 공정을 수행한 경우에는 안티몬의 첨가량이 증가할수록 fcc 구조를 나타내는 회절 패턴의 피크가 hcp 구조를 나타내는 회절 패턴의 피크 위치로 이동하고 있는 것을 알 수 있다. 이것은 본 발명에 따른 Ge₂Sb_2+xTe₅(0.12≤x≤0.32)로 구성된 상변화 재료층에서 안티몬을 과량 첨가하는 것이 비정질 상태로부터 안정상인 hcp 구조의 결정상으로 직접 전이할 수 있는 원인을 제공하기 때문이다. 다시 말해서, 본 발명에 따른 Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)로 구성된 상변화 재료층에서 안티몬을 22% 이상 과량 첨가하는 경우, 본 발명에 따른 Ge₂Sb_{2 + x}Te₅로 구성된 상변화 재료층은 비정질 상태에서 준안정상인 fcc 구조의 결정상을 거치지 않고 안정상인 hcp 구조의 결정상으로 직접 전이할 수 있음을 나타낸다.

도 3은 본 발명에 따른 각 조성의 Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)로 구성된 칼코게나이드 상변화 재료층의 온도 변화에 따른 면저항 값의 변화이다.

도 3을 참조하면, 본 발명에 따른 각 조성의 Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)를 이 용하여 상변화 재료층을 형성한 후, 분당 5^oC의 속도로 온도를 증가시키면서 그 온도에서의 상변화 재료층의 면저항값을 측정한 결과, x=0인 Ge₂Sb₂Te₅로 구성된 상변화 재료층의 경우 대략 160^oC와 320^oC 부근에서 두 번의 저항값 변화 변곡점을 가지는 것을 알 수 있다. 이것은 각각 비정질 상태로부터 저항값이 다소 높은 준안정상인 fcc 구조의 결정상으로의 상전이 및 fcc 구조로부터 저항값이 보다 낮은 안정상인 hcp 구조의 결정상으로의 상전이를 나타내는 것으로 이해할 수 있다. 반면, 본 발명에 따른 Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)로 구성된 상변화 재료층에서 안티몬의 첨가량이 증가될수록 비정질 상태로부터 fcc 구조의 결정상으로의 전이가 사라지고, 비정질 상태로부터 직접 hcp 결정상으로 전이하는 것을 명확하게 확인할 수 있다. 안티몬을 22% 이상 과량 첨가하였을 때 나타나는 이러한 현상은, 본 발명에 따른 Ge₂Sb_{2 + x}Te₅로 구성된 상변화 재료층을 상변화 메모리 소자에 적용하였을 때, 상변화 메모리 소자가 갖는 셋 상태 저항값의 분포를 줄이고, 반복 동작 과정에서 안정적인 셋 동작을 실현할 수 있는 근거를 제공할 뿐만 아니라, 셋 상태에서 리셋 동작을 수행하는 경우에도, 셋 저항 상태의 분포가 작기 때문에 소정의 동작 조건을 안정적으로 수행할 수 있을 것으로 기대된다.

도 4는 본 발명에 따른 각 조성의 Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)로 구성된 칼코게나이드 상변화 재료층이 가지는 결정화 온도보다 30^oC 낮은 온도에서 시간의 변화에 따른 비정질 상태 저항값의 변화이다.

도 4를 참조하면, x=0인 Ge₂Sb₂Te₅로 구성된 상변화 재료층의 경우 이 조성의 상변화 재료층이 갖는 결정화 온도인 129^oC보다 30^oC 낮은 99^oC에서 리셋 저항값을 유지할 수 있는 시간이 불과 1000초 정도이며, 2500초 경과 후에는 셋 저항 상태에 가까운 낮은 저항값으로 변화하는 것을 알 수 있다. 이러한 현상은 상변화 재료층의 결정 상태가 비정질이라고 하더라도 결정화 온도 부근의 고온에서 재결정화 과정이 진행되어 일정한 시간이 경과되면 결정화 과정의 진행에 의해 저항값의 변화가 나타나는 것으로 이해할 수 있다. 반면, 본 발명에 따른 Ge₂Sb_{2 + x}Te₅로 구성된 상변화 재료층의 경우, 안티몬을 과량으로 첨가함에 따라 상변화 재료층의 비정질 상태가 재결정화 과정에 의해 결정 상태에 가까운 저항값으로 변화하는 시간을 크게 개선할 수 있음을 확인할 수 있다. 따라서, 이러한 결과는 본 발명에 따른 Ge₂Sb_{2 + x}Te₅로 구성된 상변화 재료층을 상변화 메모리 소자에 적용하였을 때, 고온에서의 리셋 상태의 정보 보존 안정성을 개선하고, 동작 과정에서 인접 셀에 인가되는 기록 신호에 의한 열간섭 현상을 억제할 수 있을 것으로 기대된다.

도 5는 본 발명에 따른 각 조성의 Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)로 구성된 칼코게나이드 상변화 재료층을 포함하는 상변화 메모리 소자의 셋 동작 특성이다.

도 5를 참조하면, 모든 조성의 Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)를 이용하여 상변화 재료층을 형성한 상변화 메모리 소자는 상변화 재료층의 전기적 스위칭 현상과 상전이 현상에 기인한 부성 저항 특성을 보이면서, 높은 저항값을 갖는 상태에서 낮 은 저항값을 갖는 상태로 전이하고 있음을 확인할 수 있다. 다시 말해서, 인가 전류의 증가에 의해 메모리 소자 양단에 걸리는 전압이 소정의 문턱 전압에 도달하게 되면 상변화 재료층의 전기적인 스위칭 현상이 일어나고, 이 때 비정질 상태로부터 결정 상태로의 상전이 현상이 수반되면서 이후 인가되는 열 에너지에 의해 결정화 과정이 전개되는 것을 의미한다.

도 6은 본 발명에 따른 각 조성의 Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)로 구성된 칼코게나이드 상변화 재료층을 포함하는 상변화 메모리 소자의 리셋 동작 특성이다.

도 6을 참조하면, 본 발명에 따른 각 조성의 Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)를 이용하여 상변화 재료층을 형성한 메모리 소자는 저저항의 셋 상태로부터 소정의 전류 신호 인가에 의해 고저항의 리셋 상태로 전이하는 정상적인 리셋 동작을 수행하고 있음을 알 수 있다. 한편, 안티몬의 첨가량이 증가할수록 리셋 저항값이 감소하고 있는 것을 알 수 있으나, 이것은 본 발명에 따른 Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)로 구성된 상변화 재료층의 재료적인 특성과 일치하는 것이다. 리셋 동작에 필요한 전류의 값은 10mA~14mA의 범위에 있으며, 다수의 소자를 측정한 결과 리셋 전류의 값은 안티몬의 첨가량과는 직접적인 연관성이 없음을 확인하였다.

즉, 도 5 및 도 6에 나타난 바와 같이, 본 발명에 따른 Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)로 구성된 상변화 재료층이 화학양론적 조성을 갖는 것은 아니지만, 상변화 메모리 소자로서의 메모리 동작을 수행하는 데 문제가 없음을 알 수 있다.

도 7은 본 발명에 따른 Ge₂Sb_{2 + x}Te₅(x=0.22)로 구성된 칼코게나이드 상변화 재료층을 포함하는 상변화 메모리 소자가 1x10⁶회 이상 반복 기록 동작을 수행한 후 소자 동작 영역 및 소자 주변 영역의 재료 조성 분석 결과이다.

도 7을 참조하면, 본 발명에 따른 Ge₂Sb_{2 + x}Te₅(x=0.22)를 이용하여 상변화 재료층을 형성한 상변화 메모리 소자가 1x10⁶회 이상 반복 기록 동작을 수행한 후에도 소자 동작 영역 내부의 재료 조성이 소자 동작에 참여하지 않는 주변 영역의 조성과 크게 달라지지 않았음을 확인할 수 있다. 보다 구체적으로 설명하면, 소자 동작 영역은 상변화 메모리 소자의 동작 과정에서 열을 수반하여, x=0인 Ge₂Sb₂Te₅ 상변화 재료층을 사용하여 제작한 상변화 메모리 소자의 경우에는 소정 횟수의 반복 기록 동작 후, 소자 동작 영역의 재료 조성이 크게 변화하는 경향이 있음을 설명한 바 있다. 도 7에서 참조한 조성 분석 결과는 x=0인 Ge₂Sb₂Te₅로 구성된 상변화 재료층을 포함하는 상변화 메모리 소자의 경우와 크게 다른 것으로서, 본 발명에 따른 안티몬이 과량 첨가된 Ge₂Sb_{2 + x}Te₅로 구성된 상변화 재료층이 기존의 x=0인 Ge₂Sb₂Te₅로 구성된 상변화 재료층에 비해 열을 수반하는 반복 기록 동작에 있어서 상의 분리 현상이나 조성 변화에 대한 내성이 더욱 뛰어나다는 것을 증명하는 것이라고 할 수 있다.

결과적으로, 본 발명에 따른 Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)를 이용하여 상변화 재료층을 형성하고 상변화 메모리 소자를 제작하는 경우, 추가적으로 첨가하는 안티몬의 양(x)을 최적화하는 것이 매우 중요하며, 상변화 재료층의 조성을 결정하는 데 있어서 고려되어야 할 사항은 다음과 같다.

첫 번째는, 본 발명에 따른 Ge₂Sb_{2 + x}Te₅로 구성된 상변화 재료층에 있어서 추가적으로 첨가되는 안티몬의 양(x)은, 상변화 재료층이 가지는 결정 상태가 단일상의 결정 구조를 가지고, 상변화 재료층이 가지는 비정질 상태의 저항값이 결정화 온도 부근의 고온, 다시 말해, 결정화 온도 보다 30℃ 이하의 고온에서, 소정 시간(예를 들어, 3 시간) 동안 일정하게 유지될 수 있는 범위 안에서 결정되어야 한다. 도 2 내지 도 4에서 참조한 결과로부터, 본 발명에 따른 Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)로 구성된 상변화 재료층이 소정의 온도에서 비정질 상태로부터 안정상인 hcp 단일상의 결정 구조로 직접 전이하기 위해서는 추가로 첨가되는 안티몬의 양을 적어도 x=0.22 이상으로 하는 것이 바람직하다. 물론, x가 0.22 이하인 경우에도 비정질 상태로부터 전이되는 fcc 구조의 결정상을 크게 줄일 수 있기 때문에, 상변화 재료층이 가지는 결정 상태가 단일상의 결정 구조를 갖게 될 가능성은 충분하다. 또한, 본 발명에 따른 Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)로 구성된 상변화 재료층의 비정질 상태 저항값은 안티몬의 12% 이상 추가로 첨가되는 경우, 각 조성의 상변화 재료층이 가지는 결정화 온도 부근의 고온에서 비정질 상태의 안정성을 크게 높일 수 있는 것으로 확인되었으므로, 본 실시예에서 적용한 0.12≤x≤0.32의 조성 범위에서 모두 유효하게 적용할 수 있음을 알 수 있다. 따라서, 본 발명에 따른 Ge₂Sb_{2 + x}Te₅로 구성된 상변화 재료층의 x의 범위는 0.12≤x≤0.32에서 조절될 수 있으며, 보다 바람직하게는 0.22≤x≤0.32에서 조절할 수 있다.

두 번째는, 본 발명에 따른 Ge₂Sb_{2 + x}Te₅로 구성된 상변화 재료층에 있어서 추가적으로 첨가되는 안티몬의 양(x)은, 상변화 메모리 소자에 요구되는 기타 특성, 보다 구체적으로는 동작 전류 및 동작 속도, 반복 동작 기록 특성 등을 현저히 훼손하지 않는 범위에서 결정되어야 한다. 도 5내지 도 7에서 참조한 결과로부터, 본 실시예에서 적용한 0.12≤x≤0.32의 조성 범위의 Ge₂Sb_{2 + x}Te₅로 구성된 상변화 재료층을 포함하는 상변화 메모리 소자는 정상적인 셋 및 리셋 동작을 수행하고 있음을 알 수 있다. 본 발명에 따른 Ge₂Sb_2+xTe₅(0.12≤x≤0.32)로 구성된 상변화 재료층의 경우, 안티몬의 양(x)이 추가될수록 셋 동작에 필요한 동작 속도가 다소 늦어지는 것을 확인할 수 있었다. 이러한 현상은 리셋 동작의 안정성을 향상시키는 것과 소정의 트레이드오프 관계를 가지는 것이며, 따라서, 본 발명에 따른 Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)로 구성된 상변화 재료층에서 추가적으로 첨가되는 안티몬의 양(x)은 x=0.27 이상으로 구성하지 않는 것이 바람직하다. 본 발명에 따른 Ge₂Sb_2+xTe₅(0.12≤x≤0.32)로 구성된 상변화 재료층을 포함하는 상변화 메모리 소자의 반복 기록 동작 특성을 평가한 결과, Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)로 구성된 상변화 재료층에 안티몬이 32%(x=0.32) 추가적으로 첨가된 경우, 오히려 반복 기록 동작 특성이 열화되는 것을 관찰하였다. 이러한 현상은 도 7을 참조한 결과에서 설명한 것과 같이 본 발명에 따른 Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)로 구성된 상변화 재료층의 상안정성 및 조성 분리 현상에 대한 내성 향상과는 상반되는 것이나, 구체적으로 그 원인을 살펴본 결과, 너무 과량으로 첨가된 안티몬이 상변화 재료층의 표면으로 이동하여 상기 상변화 메모리 소자를 구성하는 상부 전극층과 발열성 전극층으로 확산되는 데 그 원인이 있는 것으로 추정되었다. 따라서, 본 발명에 따른 Ge₂Sb_{2 + x}Te₅로 구성된 상변화 재료층에 있어서 추가적으로 첨가되는 안티몬의 양(x)은 상변화 메모리 소자에 요구되는 기타 특성, 보다 구체적으로는 동작 전류 및 동작 속도, 반복 동작 기록 특성 등을 현저히 훼손하지 않는 범위에서 결정되어야 하며, 이를 위해 본 실시예에서 적용한 0.12≤x≤0.32의 조성 범위 중에서 0.12≤x≤0.27로 조절하는 것이 보다 바람직하다.

결론적으로, 상기 첫 번째 고려 사항과 두 번째 고려 사항을 종합적으로 고려할 때, 본 발명에 따른 Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)로 구성된 상변화 재료층을 포함하는 상변화 메모리 소자의 동작 안정성 및 동작 신뢰성을 개선하면서, 상기 상변화 메모리 소자에 요구되는 기타 메모리 동작 특성을 확보하기 위해서는, 본 발명에 따른 Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)로 구성된 상변화 재료층에 추가적으로 첨가되는 안티몬의 양(x)을 0.22≤x≤0.27로 조절하는 것이 보다 바람직하다고 할 수 있다.

도 8a 내지 도 8c는 본 발명에 따른 Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)로 구성된 칼 코게나이드 상변화 재료층을 포함하는 상변화 메모리 소자 한 개와 구동용 소자 한 개로 구성된 상변화 메모리 단위 셀의 회로 모식도이다.

도 8a 내지 도 8c를 참조하면, 본 발명에 따른 상변화 메모리 소자가 어레이 형태로 구성되어 소정의 집적도를 갖는 메모리 어레이를 구성하는 경우, 통상적으로 정보를 저장하는 기능을 하는 상변화 메모리 소자(50) 한 개와, 정보를 저장하거나 저장된 정보를 읽어낼 상변화 메모리를 선택하기 위한 소자 선택용 구동 소자(52, 54, 56) 한 개로 구성된다.

먼저, 도 8a를 참조하면, 메모리 소자 선택용 구동 소자(52)는 2단자 구조의 다이오드를 사용할 수 있다. 이 경우, 상변화 메모리 소자(50)의 두 개의 단자 중 한 개의 단자는 비트라인(60)과 연결되며, 또 한 개의 단자는 다이오드(52)의 한 개의 단자와 연결된다. 또한 다이오드의 나머지 한 개의 단자는 플레이트라인(62)와 연결된다. 상변화 메모리 셀의 동작에 있어서, 상변화 메모리 소자에 정보를 기록하거나, 저장된 정보를 변경하는 동작은 비트라인(60)과 플레이트라인(62)에 인가되는 전압의 차이를 이용하여 수행할 수 있다. 복수의 상변화 메모리 셀로 구성된 상변화 메모리 어레이의 구성에 있어서는 복수의 비트라인과 복수의 플레이트 라인에 인가되는 전압 신호를 변경하는 방법으로 어느 선택된 상변화 메모리 소자에 정보를 기록하거나, 저장된 정보를 읽어낼 수 있다. 그러나, 이 구성의 경우 메모리 소자 선택용 구동 소자로서 2단자 구조의 다이오드를 사용하기 때문에 전압 인가의 자유도가 떨어지고, 원하는 메모리 소자를 선택하기 위한 구동 방법에 제약이 따를 수 있다. 이런 이유 때문에 실제 상변화 메모리 소자를 사용하여 상변화 메모리 어레이를 구성하는 데 있어서, 메모리 소자를 선택하는 구동 소자로는 다이오드 대신 바이폴라 트랜지스터 또는 MOS 트랜지스터를 사용하는 것이 보다 바람직하다.

다음으로, 도 8b를 참조하면, 메모리 소자 선택용 구동 소자(54)는 3단자 구조의 바이폴라 트랜지스터를 사용할 수 있다. 이 경우, 상변화 메모리 소자(50)의 두 개의 단자 중 한 개의 단자는 비트라인(60)과 연결되며, 또 한 개의 단자는 바이폴라 트랜지스터(54)의 에미터 단자와 연결된다. 또한 바이폴라 트랜지스터(54)의 콜렉터 단자는 플레이트라인(62)와 연결되며, 베이스 단자는 워드라인(64)와 연결된다. 상변화 메모리 셀의 동작에 있어서, 상변화 메모리 소자에 정보를 기록하거나, 저장된 정보를 변경하는 동작은 비트라인(60)과 플레이트라인(62)에 인가되는 전압의 차이를 이용하여 수행할 수 있다. 이 때 정보의 기록 동작을 수행할 상변화 메모리의 선택은 바이폴라 트랜지스터(54)의 베이스 단자에 연결되어 있는 워드라인(64)에 소정의 전압을 인가하는 것으로 수행할 수 있다. 즉, 복수의 상변화 메모리 셀로 구성된 상변화 메모리 어레이의 구성에 있어서는 복수의 비트라인과 복수의 플레이트 라인과 복수의 워드라인에 인가되는 전압 신호를 변경하는 방법으로 어느 선택된 상변화 메모리 소자에 정보를 기록하거나, 저장된 정보를 읽어낼 수 있다. 도면에서 참조한 바와 같이 상변화 메모리 소자의 소자 선택용 구동 소자로서 바이폴라 트랜지스터를 적용하는 경우, CMOS 정합 공정을 이용할 수 없기 때문에 공정의 복잡성이 증가하는 문제가 발생하기는 하지만, 작은 면적의 소자를 사용하여 비교적 큰 전류를 얻을 수 있는 장점이 있어, 특히 고집적도가 요구되는 경 우, 바이폴라 트랜지스터를 구동용 소자로 선택할 수 있다.

마지막으로, 도 8c를 참조하면, 메모리 소자 선택용 구동 소자(56)는 3단자 구조의 MOS 트랜지스터를 사용할 수 있다. 이 경우, 상변화 메모리 소자(50)의 두 개의 단자 중 한 개의 단자는 비트라인(60)과 연결되며, 또 한 개의 단자는 MOS 트랜지스터(56)의 드레인 단자와 연결된다. 또한 MOS 트랜지스터(56)의 소오스 단자는 플레이트라인(62)와 연결되며, 게이트 단자는 워드라인(64)와 연결된다. 상변화 메모리 셀의 동작에 있어서, 상변화 메모리 소자에 정보를 기록하거나, 저장된 정보를 변경하는 동작은 비트라인(60)과 플레이트라인(62)에 인가되는 전압의 차이를 이용하여 수행할 수 있다. 이 때 정보의 기록 동작을 수행할 상변화 메모리의 선택은 MOS 트랜지스터(56)의 게이트 단자에 연결되어 있는 워드라인(64)에 소정의 전압을 인가하는 것으로 수행할 수 있다. 즉, 복수의 상변화 메모리 셀로 구성된 상변화 메모리 어레이의 구성에 있어서는 복수의 비트라인과 복수의 플레이트 라인과 복수의 워드라인에 인가되는 전압 신호를 변경하는 방법으로 어느 선택된 상변화 메모리 소자에 정보를 기록하거나, 저장된 정보를 읽어낼 수 있다. 도면에서 참조한 바와 같이 상변화 메모리 소자의 소자 선택용 구동 소자로서 MOS 트랜지스터를 적용하는 경우, 상변화 메모리 소자의 동작에 필요한 전류를 얻기 위해 비교적 큰 면적의 MOS 트랜지스터를 제작해야 하기 때문에, 집적도를 최대한으로 높일 수 없다는 문제가 발생하기는 하지만, CMOS 정합 공정을 이용할 수 있기 때문에 공정의 복잡성을 줄이고, 기타 LSI 소자와 메모리 소자를 함께 집적할 수 있다는 장점이 있어, 공정 수를 줄일 필요가 있거나 임베디드형 메모리 어레이를 구성하는 경우에 는 MOS 트랜지스터(56)을 구동용 소자로 선택할 수 있다.

한편, MOS 트랜지스터(56)를 상변화 메모리 단위 셀을 구성하는 상변화 메모리 소자의 구동 소자로 사용하는 경우, 셀의 면적을 줄이면서도 충분한 구동 전류를 얻기 위해서 MOS 트랜지스터는 3차원 구조의 채널을 갖는 형태로 구성할 수도 있다. 상변화 메모리 단위 셀의 구성에 있어서, MOS 트랜지스터의 구조를 3차원으로 형성하는 것은 다음과 같은 효과를 가진다. 구동용 소자의 구조 변경에 의해 상변화 메모리 단위 셀의 크기를 크게 줄일 수 있다는 점이다. 구동용 소자를 통상의 디자인 룰의 축소에 따라 스케일링 하는 경우, 구동용 소자를 통해 얻을 수 있는 구동 전류의 양이 상변화 메모리 소자의 정상적인 메모리 동작에 필요한 동작 전류의 양을 하회할 가능성이 많다. 이를 해결하기 위해서는 동일한 디자인 룰을 사용하여 상변화 메모리 단위 셀을 구성하는 데 있어서, 상변화 메모리 소자의 동작 전류 자체를 줄이거나, 그렇지 않으면 구동용 소자의 크기를 확대하여 구동 전류의 양을 늘릴 필요가 있다. 하지만, 구동용 소자의 크기를 확대하는 것은 상변화 메모리 어레이의 가능 집적도를 크게 훼손하기 때문에 통상적으로 바람직한 방법이라고 할 수 없다. 따라서, 구동용 소자의 구조를 변경하여 상변화 메모리 소자를 구동하기 위한 필요한 동작 전류를 충분히 공급할 수 있다면, 추가적으로 구동용 소자의 크기를 확대하지 않고도 상변화 메모리 어레이를 구성할 수 있다.

상기 MOS 트랜지스터(56)를 상변화 메모리 단위 셀을 구성하는 상변화 메모리 소자의 구동 소자로 사용하는 경우, 3차원 구조를 도입하여 소자 크기를 작게 유지하면서도 충분한 전류 구동 능력을 확보하기 위한 방법은 다음과 같다. 첫 번 째는 FINFET 구조를 채용하는 것이다. 상기 FINFET 구조에서는 MOS 트랜지스터를 구성하는 반도체 활성층의 측벽 및 상부면을 게이트 전극이 감싸는 형태로 구성하여 반도체 활성층의 측벽 및 상부면 모두를 채널로 이용함으로써 소자의 구동 능력을 향상시킬 수 있다. 두 번째는 OMEGA-Gate 구조를 채용하는 것이다. 상기 OMEGA-Gate 구조에서는 MOS 트랜지스터를 구성하는 반도체 활성층의 측벽, 상부면과 함께 하부면의 일부까지 게이트 전극이 감싸는 형태로 구성하여 반도체 활성층의 측면, 상부면, 하부의 일부면 모두를 채널로 이용함으로써 소자의 구동 능력을 향상시킬 수 있다. 세 번째는 Gate-All-Around(GAA) 구조를 채용하는 것이다. 상기 GAA 구조에서는, MOS 트랜지스터를 구성하는 반도체 활성층의 측벽, 상부면과 함께 하부 전면까지 게이트 전극이 감싸는 형태로 구성하여 반도체 활성층의 측면, 상부면, 하부면 모두를 채널로 이용함으로써 소자의 구동 능력을 향상시킬 수 있다. 네 번째는 Multi-Bridge-Channel(MBC) 구조를 채용하는 것이다. 상기 MBC 구조에서는, MOS 트랜지스터를 구성하는 반도체 활성층과 게이트 전극층을 수직 방향으로 복수층 교대로 적층하여 복수 개의 채널을 이용함으로써 소자의 구동 능력을 향상시킬 수 있다.

이하, 본 발명에 따른 상변화 메모리 소자의 제조 방법에 대하여 첨부된 도면을 참조하여 자세히 설명하면 다음과 같다.

도 9는 본 발명에 따른 상변화 메모리 소자의 제조방법을 나타낸 공정 흐름도로서, 상변화 메모리 소자의 제조방법의 하나의 예를 제시한 것이며, 본 발명의 기술적인 범주에서 다양한 변형이 가능하다. 이후에, 설명될 상변화 메모리 소자는 도 1을 참조하기로 한다.

도 9를 참조하면, 우선 기판(10) 상에 하부전극층(14)을 형성한다(S910).

상기 기판(10)으로는 실리콘 기판 위에 약 6000Å의 두께를 가지는 실리콘 산화막이 형성된 기판을 사용하는 것이 바람직하다. 그리고, 상기 하부 전극층(14)은 예를 들어 백금(Pt), 텅스텐(W), 티탄텅스텐합금(TiW) 등의 저저항의 금속을 이용하여 스퍼터링이나 전자빔 금속증착법 등에 의해 형성하는 것이 바람직하다.

본 실시예에서, 상기 하부 전극층(14)은 약 2000Å 두께를 가지는 티탄텅스텐(TiW)을 스퍼터링 방법에 의해 형성하였다.

다음으로, 하부 전극층(14)의 상부에 발열성 전극층(16)을 형성한다(S920).

여기에서, 발열성 전극층(16)은 상변화 재료층(22)과의 접촉부분에서 상변화 재료의 결정상태를 변화시키기에 충분한 열을 발생시킬 수 있도록 하부 전극층(14)에 비해 높은 저항을 갖는 물질, 예를 들어 티탄질화물(TiN), 티탄산질화물(TiON), 티탄알루미늄질화물(TiAlN), 티탄실리콘질화물(TiSiN), 탄탈알루미늄질화물(TaAlN), 탄탈실리콘질화물(TaSiN) 등과 같은 물질로 이루어지는 것이 바람직하다.

본 실시예에서, 상기 발열성 전극층(16)은 약 500Å 두께를 가지는 티탄질화물(TiN)을 스퍼터링 방법에 의해 형성하였다.

다음으로, 통상적인 방법, 예컨대 스퍼터링이나 전자빔 금속증착법 등을 이용하여 제1 절연층(18)을 형성한다(S930).

여기에서, 제1 절연층(18)은 상변화 메모리 소자의 어레이 구조에서 각각의 메모리 소자를 전기적 또는 열적으로 절연할 수 있도록 실리콘산화막, 실리콘질화막(SiN), 실리콘계 절연층 또는 저온에서 형성할 수 있는 유기계 절연층 중에서 선택된 적어도 어느 하나 이상을 사용할 수 있다.

예를 들어, 제1 절연층(18)으로 실리콘산화막을 사용하는 경우, 저온에서 화학적 기상증착법(chemical vapor deposition)에 의해 실리콘산화막을 형성하는 것이 바람직하다. 왜냐하면, 제1 절연층(18)이 형성되는 과정에서 발열성 전극층(16)이 산화되는 것을 막기 위함이다. 또한 제1 절연층(18)의 형성을 통해 적절한 소자분리 공정을 진행할 수 있다. 즉, 실리콘산화막을 제1 절연층(18)으로 사용하는 경우, 상변화 메모리 소자 영역으로 정의될 부분을 건식 또는 습식 식각 공정을 통해 확보함으로써 각 메모리 소자 부분을 분리할 수 있다.

본 실시예에서, 상기 제1절연층(18)은 약 2,000Å 두께를 갖는 실리콘산화막(SiO₂)을 플라즈마를 이용한 화학적 기상증착법(plasma enhanced chemical vapor deposition, PECVD)법에 의해 약 400℃에서 형성하였다.

다음으로, 제1 절연층(18)을 식각하여 액티브 포어(20)를 형성한다(S940).

여기에서, 액티브 포어(20) 영역은 실제 상변화 메모리 소자의 동작이 일어나는 영역으로, 액티브 포어(20)의 크기는 상변화 메모리 소자의 동작 특성에 직접적인 영향을 미치며, 액티브 포어(20)의 크기를 줄이는 것이 동작에 필요한 전류값을 줄일 수 있다. 한편, 액티브 포어(20)의 크기는 사용하는 리소그래피 공정의 종 류와 식각공정의 조건에 따라 달라진다.

본 실시예에서 i-line을 사용하는 포토리소그래피 장비를 이용하여 액티브 포어(20)를 형성하였으며, 액티브 포어(20)의 크기는 약 500nm이다. 액티브 포어(20)는 실리콘산화막을 건식으로 식각하여 형성하였다.

한편, 약 500nm 크기의 액티브 포어(20)는 실제 상용화될 상변화 메모리 소자의 동작에 요구되는 조건을 만족시키기에는 현저히 큰 값이다. 따라서, 본 발명에 따른 Ge₂Sb_2+xTe₅로 구성된 상변화 재료층을 포함하는 상변화 메모리 소자를 제작할 때, 본 실시예에서 적용한 500nm보다 작은 액티브 포어(20)를 형성하여 상변화 메모리 소자를 제작하는 것이 바람직하다. 이 때, 본 실시예에서 사용한 i-line 리소그래피 장비보다 패터닝 해상도가 뛰어난 KrF, ArF 및 전자빔 리소그래피 등의 패터닝 장비를 이용하는 것이 바람직하다.

다음으로, 액티브 포어(20)를 매립하는 형태로 Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)를 이용하여 상변화 재료층(22)을 형성하며(S950), 이에 따라 액티브 포어(20) 영역에서만 상변화 재료층(22)과 발열성 전극층(16)이 접촉된다.

여기에서, 상변화 재료층(22)은 단일상으로 구성되는 결정 상태를 가지면서 결정화 온도 보다 30℃ 이하의 고온에서 소정 시간(예를 들어 3시간)에 걸쳐 일정한 값으로 유지되는 비정질 저항값 특성을 갖는 것이 바람직하며, 이를 위해 상기 Ge₂Sb_{2 + x}Te₅에 과량으로 첨가되는 안티몬(Sb)의 조성(x)은 0.22~0.27인 것이 바람직하다.

본 실시예에서, 상변화 재료층(22)은 Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)를 이용하여 RF 마그네트론 스퍼터링 방법에 의해 3000Å의 두께로 형성하였다. 여기에서, 안티몬 조성의 변화를 위해 타겟은 2:2:5 조성의 Ge₂Sb₂Te₅ 타겟과 Sb 타겟을 각각 사용하고, Sb 타겟에 인가하는 스퍼터링 파워 조건을 각각 10W, 20W, 30W, 40W로 변경하여 본 발명에 따른 Ge₂Sb_2+xTe₅(0.12≤x≤0.32)로 구성된 상변화 재료층의 안티몬 조성을 변경할 수 있으며, 이 때, Ge₂Sb₂Te₅ 타겟에 인가하는 스퍼터링 파워 조건은 100W이다.

다음으로, 식각공정을 이용하여 상변화 재료층(22)을 패터닝하는 것에 의해 상변화 메모리 소자를 제작할 소정 위치에만 상변화 재료층(22)이 형성되도록 한다(S960).

여기에서, 상변화 재료층(22)을 패터닝하기 위한 식각공정으로는 플라즈마를 이용한 건식식각 공정을 이용하는 것이 바람직하며, 본 실시예에서 건식식각 장치로는 헬리콘 플라즈마를 사용하는 고밀도 헬리콘 플라즈마(helicon plasma) 장치를 사용하였으며, 식각가스로는 아르곤(Ar)과 염소(Cl₂)의 혼합가스를 사용하였다. 그리고, 식각공정에 사용되는 RF 소스의 출력값(RF Source Power)은 약 600W이며, 플라즈마의 이방성을 높여주기 위해 인가되는 RF 바이어스의 출력값(RF Bias Power)은 약 150W이다. 한편, 식각공정 중에 유지되는 챔버의 압력(chamber pressure)은 약 3~5 mTorr이다. 식각공정에 사용한 Ar/Cl₂ 혼합가스의 조성은 90/10이다.

한편, 상기 식각공정에 있어서 제1 절연층(18)이 과도하게 식각되지 않아야 하므로, 상변화 재료층(22)과 제1 절연층(18)은 충분한 식각선택비를 가져야 한다. 상기 식각조건에서, 실리콘산화막인 제1 절연층(18)의 식각율은 약 40nm/min로, 식각 선택비는 약 5이었다. 상기 식각 선택비는 본 발명에 따른 상변화 메모리 소자를 제작하는 데 있어서 충분히 큰 값이므로, 따라서 본 실시예에서는 전술한 식각장치 및 식각조건을 사용하여 상변화 재료층(22)을 패터닝하였다.

다음으로, 상변화 재료층(22) 상부에 제2 절연층(24)을 형성한다( S970 ).

여기에서, 제2 절연층(24)은 상변화 재료층(22)과 상부에 형성될 상부 전극층(28)을 전기적으로 절연하는 역할을 하며, 상변화 재료층(22)의 산화 및 구성요소의 확산을 막기 위해 저온에서 형성하는 것이 바람직하다. 또한, 제2 절연층(24)을 형성하는 과정에서 상변화 재료층(22)의 결정상태를 변화시키지 않아야 한다.

본 실시예에서, 제2 절연층(24)으로 약 2000Å 두께를 갖는 실리콘산화막을 ECR 플라즈마를 이용한 화학적 기상증착법(ECR plasma chemical vapor deposition, ECRCVD)법에 의해 형성하였다. 이 때, 산화막 형성온도는 상온이다. 즉, ECRCVD에 의한 실리콘산화막의 형성공정은 상온에서 수행할 수 있으며, 상온에서의 제조는 본 발명에 따른 상변화 메모리 소자의 제조에 있어서 특징적으로 제공되는 것이다.

다음으로, 습식 또는 건식식각 공정을 이용하여 제2 절연층(24)의 일부를 제거하여 제2 절연층(24) 상에 상부 전극층(28)을 형성하기 위한 비아홀(26; via hole)을 형성한다(S980).

이어서, 비아홀(26)이 형성된 제2 절연층(24) 상부에 상부 전극층(28)을 형 성한다(S990).

여기에서, 상부 전극층(28)은 상변화 메모리 소자의 상부단자 역할을 하며, 하부 전극층(14)과 마찬가지로 저저항의 금속전극으로 형성된다. 경우에 따라서, 상부 전극층(28)과 상변화 재료층(22)의 사이에, 계면 특성을 좋게 하면서 계면에서 일어날 수 있는 불필요한 반응이나 원소의 이동 등을 막기 위해 별도의 확산 방지층(미도시)이 형성될 수도 있다.

본 실시예에서, 상부 전극층(28)은 약 1000Å 두께를 가지는 텅스텐(W)을 스퍼터링에 의해 형성하였다.

한편, 앞에서 설명된 본 발명에 따른 상변화 메모리 소자의 구조, 재료의 조합 및 소자 제조방법은 본 발명을 효과적으로 설명하기 위한 것으로, 도 1에서 참조한 소자 구조로 한정되는 것이 아니고 다양한 형태로 변경될 수 있음은 물론이다.

도 1은 본 발명에 따른 Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)로 구성된 상변화 재료층을 포함하는 상변화 메모리 소자의 구조를 나타내는 단면도이다.

도 2a 내지 도 2c는 본 발명에 따른 각 조성의 Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)로 구성된 칼코게나이드 상변화 재료층의 상전이 특성을 나타내는 x선 회절 패턴이다.

도 3은 본 발명에 따른 각 조성의 Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)로 구성된 칼코게나이드 상변화 재료층의 온도 변화에 따른 면저항 값의 변화이다.

도 4는 본 발명에 따른 각 조성의 Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)로 구성된 칼코게나이드 상변화 재료층이 가지는 결정화 온도보다 30^oC 낮은 온도에서 시간의 변화에 따른 비정질 상태 저항값의 변화이다.

도 5는 본 발명에 따른 각 조성의 Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)로 구성된 칼코게나이드 상변화 재료를 포함하는 상변화 메모리 소자의 셋 동작 특성이다.

도 6은 본 발명에 따른 각 조성의 Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)로 구성된 칼코게나이드 상변화 재료를 포함하는 상변화 메모리 소자의 리셋 동작 특성이다.

도 7은 본 발명에 따른 Ge₂Sb_{2 + x}Te₅(x=0.22)로 구성된 칼코게나이드 상변화 재료를 포함하는 상변화 메모리 소자가 1x10⁶회 이상 반복 기록 동작을 수행한 후 소자 동작 영역 및 소자 주변 영역의 재료 조성 분석 결과이다.

도 8a 내지 도 8c는 본 발명에 따른 Ge₂Sb_{2 + x}Te₅(0.12≤x≤0.32)로 구성된 칼코게나이드 상변화 재료를 포함하는 상변화 메모리 소자 한 개와 구동용 소자 한 개로 구성된 상변화 메모리 단위 셀의 회로 모식도이다.

도 9는 본 발명에 따른 상변화 메모리 소자의 제조방법을 나타낸 공정 흐름도이다.

<도면의 주요 부분에 대한 부호의 설명>

10: 기판　　　　　　　　　　　　　　　　　 14: 하부 전극층　　　　　　　　　　　

16: 발열성 전극층　　　　　　　　 18: 제1 절연층　　　　　　　　　　

20; 액티브 포어　　　　　　　　　　 22: 상변화 재료층　　　　　　　　　

24: 제2 절연층　　　　　　　　　　　 26: 비아홀　　　　　　　　　　　　　　　

28: 상부 전극층　　

30: 상변화 메모리 소자의 스택

Claims (22)

1. 게르마늄(Ge)-안티몬(Sb)-텔레륨(Te)계 Ge₂Sb_{2 + x}Te₅ (x>0)로 구성된 상변화 재료층을 포함하며,

   상기 상변화 재료층을 구성하는 Ge₂Sb_{2 + x}Te₅에 과량으로 첨가되는 안티몬의 조성(x)은 0.12~0.32인 것을 특징으로 하는 상변화 메모리 소자.
2. 제 1항에 있어서, 상기 상변화 재료층을 구성하는 Ge₂Sb_{2 + x}Te₅는 결정 상태의 구조가 hcp 단일상으로 구성되는 것을 특징으로 하는 상변화 메모리 소자.
3. 제 2항에 있어서,

   상기 상변화 재료층을 구성하는 Ge₂Sb_{2 + x}Te₅의 결정 상태의 구조가 hcp 단일상으로 구성되는 경우, 상기 상변화 재료층을 구성하는 Ge₂Sb_{2 + x}Te₅에 과량으로 첨가되는 안티몬의 조성(x)은 0.22~0.32인 것을 특징으로 하는 상변화 메모리 소자.
4. 제 1항에 있어서, 상기 상변화 재료층을 구성하는 Ge₂Sb_{2 + x}Te₅의 비정질 상태의 저항값이 상기 Ge₂Sb_{2 + x}Te₅의 결정화 온도 보다 30℃ 이하의 온도 조건에서 소정 시간 동안 일정한 값으로 유지되면서 상기 Ge₂Sb_{2 + x}Te₅이 다른 층으로 확산되지 않도 록 상기 Ge₂Sb_{2 + x}Te₅에 과량으로 첨가되는 안티몬의 조성(x)은 0.12~0.27인 것을 특징으로 하는 상변화 메모리 소자.
5. 제 1항에 있어서, 상기 상변화 재료층을 구성하는 Ge₂Sb_{2 + x}Te₅에 과량으로 첨가되는 안티몬의 조성(x)은 0.22~0.27인 것을 특징으로 하는 상변화 메모리 소자.
6. 제 1항에 있어서,

   기판 상부에 형성되며 전류를 공급하기 위한 하부 전극층;

   상기 하부 전극층 상부의 전면 또는 일부의 면에 형성되며, 상기 하부 전극층으로부터 공급된 전류에 따라 열을 발생시키는 발열성 전극층;

   상기 발열성 전극층의 일부를 덮으면서, 상기 발열성 전극층의 일면의 일부를 노출시키는 포어가 형성된 제1 절연층;

   상기 제1 절연층의 포어에 의해 노출된 상기 발열성 전극층과 접촉하면서 상기 포어를 매립하는 형태로 형성된 상기 상변화 재료층;

   상기 상변화 재료층의 일부를 덮으면서, 상기 상변화 재료층의 일면의 일부를 노출시키는 비아홀이 형성된 제2 절연층; 및

   상기 비아홀을 매립하는 형태로 형성된 상부 전극층을 더 포함하는 것을 특징으로 하는 상변화 메모리 소자.
7. 삭제
8. 제 6항에 있어서,

   상기 상부 전극층과 상기 상변화 재료층 사이에 확산 방지층이 형성된 것을 특징으로 하는 상변화 메모리 소자.
9. 제 1항에 있어서,

   다이오드, 바이폴라 트랜지스터, MOS형 트랜지스터 중 하나의 구동 소자에 의해 구동되는 것을 특징으로 하는 상변화 메모리 소자.
10. 제 9항에 있어서, 상기 MOS형 트랜지스터는,

    FINFET 구조, 3차원 형태의 게이트 전극에 의해 반도체 활성층의 측벽까지 채널로 사용되는 구조, 게이트 전극이 복수로 설치되는 구조 중 어느 하나의 구조를 갖는 것을 특징으로 하는 상변화 메모리 소자.
11. 게르마늄(Ge)-안티몬(Sb)-텔레륨(Te)계 Ge₂Sb_{2 + x}Te₅(x>0)를 이용하여 상변화 재료층을 형성하는 단계를 포함하며,

    상기 Ge₂Sb_{2 + x}Te₅에 과량으로 첨가되는 안티몬의 조성(x)은 0.12~0.32인 것을 특징으로 하는 상변화 메모리 소자의 제조 방법.
12. 제 11항에 있어서, 상기 Ge₂Sb_{2 + x}Te₅는 결정 상태의 구조가 hcp 단일상으로 구성되는 것을 특징으로 하는 상변화 메모리 소자의 제조 방법.
13. 제 12항에 있어서,

    상기 Ge₂Sb_{2 + x}Te₅의 결정 상태의 구조가 hcp 단일상으로 구성되는 경우, 상기 Ge₂Sb_2+xTe₅에 과량으로 첨가되는 안티몬의 조성(x)은 0.22~0.32인 것을 특징으로 하는 상변화 메모리 소자의 제조 방법.
14. 제 11항에 있어서,

    상기 Ge₂Sb_{2 + x}Te₅의 비정질 상태의 저항값이 상기 Ge₂Sb_{2 + x}Te₅의 결정화 온도 보다 30℃ 이하의 온도에서 소정 시간 동안 일정한 값으로 유지되면서 상기 Ge₂Sb_{2 + x}Te₅이 다른 층으로 확산되지 않도록 상기 Ge₂Sb_{2 + x}Te₅에 과량으로 첨가되는 안티몬의 조성(x)은 0.12~0.27인 것을 특징으로 하는 상변화 메모리 소자의 제조 방법.
15. 제 11항에 있어서, 상기 Ge₂Sb_{2 + x}Te₅에 과량으로 첨가되는 안티몬의 조성(x)은 0.22~0.27인 것을 특징으로 하는 상변화 메모리 소자의 제조 방법.
16. 제 11항에 있어서, 상기 상변화 재료층을 형성하는 단계에서,

    Ge₂Sb₂Te₅ 타겟과 Sb 타겟에 인가되는 스퍼터링 파워를 각각 조절하여 상기 Ge₂Sb_2+xTe₅의 조성을 제어하는 단계를 포함하는 것을 특징으로 하는 상변화 메모리 소자의 제조 방법.
17. 제 11항에 있어서, 상기 상변화 재료층을 형성하는 단계에서,

    Ge₂Sb_{2 + x}Te₅의 단일 타겟에 인가되는 스퍼터링 파워를 조절하여 상기 Ge₂Sb_{2 + x}Te₅의 조성을 제어하는 단계를 포함하는 것을 특징으로 하는 상변화 메모리 소자의 제조 방법.
18. 제 11항에 있어서, 상기 상변화 재료층을 형성하는 단계 이전에,

    기판 상부에 하부 전극층을 형성하는 단계;

    상기 하부 전극층 상부의 전면 또는 일부의 면에 발열성 전극층을 형성하는 단계;

    상기 발열성 전극층의 일부를 덮는 형태로 제1 절연층을 형성하는 단계;

    상기 발열성 전극층의 일면의 일부가 노출되도록 상기 제1 절연층의 일부를 식각하여 상기 제1 절연층 상에 포어를 형성하는 단계를 더 포함하는 것을 특징으 로 하는 상변화 메모리 소자의 제조 방법.
19. 제 18항에 있어서,

    상기 제1 절연층 상에 포어가 형성된 후, 상기 포어에 의해 노출된 상기 발열성 전극층과 접촉하면서 상기 포어를 매립하는 형태로 상기 상변화 재료층을 형성하는 것을 특징으로 하는 상변화 메모리 소자의 제조 방법.
20. 제 11항에 있어서, 상기 상변화 재료층을 형성하는 단계 이후에,

    상기 상변화 재료층 상부에 제2 절연층을 형성하는 단계;

    상기 상변화 재료층의 일면의 일부가 노출되도록 상기 제2 절연층의 일부를 식각하여 상기 제2 절연층 상에 비아홀을 형성하는 단계; 및

    상기 비아홀에 의해 노출된 상기 상변화 재료층과 접촉하면서 상기 비아홀을 매립하는 형태로 상부 전극층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 상변화 메모리 소자의 제조 방법.
21. 제 20항에 있어서,

    ECR 플라즈마를 이용한 화학적 기상 증착법에 의해 상기 제2 절연층을 상온에서 형성하는 단계를 포함하는 것을 특징으로 하는 상변화 메모리 소자의 제조 방법.
22. 제 20항에 있어서,

    상기 상부 전극층과 상기 상변화 재료층 사이에 확산 방지층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 상변화 메모리 소자의 제조 방법.

Images