KR100687747B1 - 상변화 메모리소자 및 그 제조방법 - Google Patents

상변화 메모리소자 및 그 제조방법 Download PDF

Info

Publication number
KR100687747B1
KR100687747B1 KR1020050069803A KR20050069803A KR100687747B1 KR 100687747 B1 KR100687747 B1 KR 100687747B1 KR 1020050069803 A KR1020050069803 A KR 1020050069803A KR 20050069803 A KR20050069803 A KR 20050069803A KR 100687747 B1 KR100687747 B1 KR 100687747B1
Authority
KR
South Korea
Prior art keywords
phase change
electrode
memory device
heat generating
change material
Prior art date
Application number
KR1020050069803A
Other languages
English (en)
Other versions
KR20070014837A (ko
Inventor
박영삼
류상욱
윤성민
이남열
최규정
이승윤
유병곤
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020050069803A priority Critical patent/KR100687747B1/ko
Priority to US11/490,405 priority patent/US20070025226A1/en
Publication of KR20070014837A publication Critical patent/KR20070014837A/ko
Application granted granted Critical
Publication of KR100687747B1 publication Critical patent/KR100687747B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

상변화물질층과 발열성 전극 사이의 접촉면적을 최대화할 수 있는 상변화 메모리소자 및 그 제조방법을 제공한다. 그 메모리소자 및 제조방법은 포어에 의해 노출된 절연층의 적어도 일측면과 하부전극의 일면의 일부를 덮으면서 리세스된 영역을 포함하는 발열성 전극과, 리세스된 영역을 매립하면서 발열성 전극 상에 적층된 상변화물질층을 포함한다. 상기 소자는 상변화물질층과 발열성 전극 사이의 접촉면적을 최대화하여 소비전류를 크게 줄일 수 있다.
상변화물질층, 발열성 전극, 리세스된 영역, 접촉면적

Description

상변화 메모리소자 및 그 제조방법{Phase change type memory device and method of manufacturing the same}
도 1은 종래의 상변화 메모리소자를 나타낸 단면도이다.
도 2 내지 도 5는 본 발명의 제1 실시예에 의한 상변화 메모리소자를 제조하는 방법을 나타낸 공정단면도들이다.
도 6 및 도 7은 본 발명의 제2 실시예에 의한 상변화 메모리소자를 제조하는 방법을 나타낸 공정단면도들이다.
도 8 및 도 9는 본 발명의 제3 실시예에 의한 상변화 메모리소자를 제조하는 방법을 나타낸 공정단면도들이다.
*도면의 주요부분에 대한 부호의 설명*
102; 하부전극 104; 절연층
106; 포어 110; 제1 발열성 전극
112; 상변화물질층 210; 제2 발열성 전극
310; 제3 발열성 전극
본 발명은 상변화 메모리소자 및 그 제조방법에 관한 것으로, 특히 상변화에 필요한 열을 제한하는 상변화 메모리소자 및 그 제조방법에 관한 것이다.
최근, 정보통신분야의 수요가 다양해져서 대용량의 정보를 저장하기 위한 메모리소자가 요구되고 있다. 이를 위해, DRAM의 특성을 그대로 유지하면서 고집적, 비휘발성 및 저전력이 요구되는 플래쉬(flash) 메모리소자의 특성을 갖는 새로운 소자에 대한 요구가 급증하고 있다. 새로운 소자로서 MRAM(magnetic RAM) 및 FRAM(ferroelectric RAM)이 개발되었으나, 메모리 용량에 비하여 경제성이 떨어지는 것으로 평가받고 있다. 이에 반해, 상변화 메모리소자는, 집적화가 용이하고, 크기가 감소해도 재료의 특성에 열화가 전혀 없어서, 새로운 차원의 메모리소자로 급부상하고 있다.
상변화 메모리소자에 사용되는 주된 상변화물질, 예를 들어 칼코게나이드(chalcogenide)는 기존의 광디스크, 예컨대 CD/RW, DVD/RW 등에서 상변화특성의 우수성을 이미 검증받았다. 또한, 칼코게나이드는 종래의 실리콘 소자 제조공정과 잘 정합하여, DRAM과 동등한 정도 이상의 집적도를 쉽게 구현할 수 있다. 나아가, 상변화 메모리는 상대적으로 간단한 적층구조이기 때문에 제작이 용이하고, 제조공정이 단순하여 셀크기를 기존의 메모리소자에 비해 크게 줄일 수 있다. 이에 따라, 상변화 메모리소자는 MRAM 및 FRAM에 비하여 메모리 용량에 대비하여 제조비용을 크게 줄일 수 있다는 장점이 있다,
상변화 메모리소자는 상변화물질의 저항의 차이를 이용한 것이다, 구체적으로, 저항체에 흐르는 전류에 의해 발생하는 Joule열을 이용하여, 상변화물질의 결정상태(낮은 저항상태) 및 비정질상태(높은 저항상태)를 제어한다. 도 1은 종래의 상변화 메모리소자를 나타낸 단면도이다.
도 1을 참조하면, 하부전극(12)과 발열성 전극(14)이 적층되어 있다. 발열성 전극(14) 상에는 절연층(16)이 개구부인 포어(18)를 내재하도록 패터닝되어 있다. 상변화물질층(20)은 포어(18)에 매립되면서, 상기 발열성 전극상에 적층되어 있다. 상변화물질층(20) 상에는 상부전극(22)이 위치한다.
상변화 메모리소자는 Joule열을 이용하기 때문에, 많은 전력을 소모할 가능성이 있다. 따라서, 상변화 메모리소자가 실용화되기 위해서는 소비되는 전력을 줄여야 한다. 구체적으로, 디자인룰(design rule)이 큰 종래의 반도체소자의 제조공정을 이용하여 상변화 메모리소자를 제조한 메모리소자를 동작시키면, 상변화 메모리소자 전체에 허용한도를 넘는 전류와 열이 발생하였다. 그러나, 디자인룰이 감소하여 메모리소자의 크기가 감소함에 따라, 상변화 메모리소자의 동작에 요구되는 소비전력을 크게 절감할 수 있다. 나아가, 상변화물질층(20)과 발열성 전극(14) 사이의 접촉면적을 크게 하여 소비전력을 줄이는 것이 바람직하다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 상변화물질층과 발열성 전극 사이의 접촉면적을 최대화할 수 있는 상변화 메모리소자를 제공하는 데 있다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 상변화물질층과 발열성 전극 사이의 접촉면적을 최대화할 수 있는 상변화 메모리소자의 제조방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 의한 상변화 메모리소자는 하부전극과 상기 하부전극의 적어도 일면을 덮으면서, 상기 하부전극의 일면의 일부를 노출시키는 포어가 형성된 절연층을 포함한다. 상기 포어에 의해 노출된 상기 절연층의 적어도 일측면과 상기 하부전극의 일면의 일부를 덮으면서, 리세스된 영역을 포함하는 발열성 전극을 포함한다. 상기 리세스된 영역을 매립하면서 상기 발열성전극상에 적층된 상변화물질층 및 상기 상변화물질 상에 적층된 상부전극을 포함한다.
상기 포어는 상기 하부전극의 적어도 일면에 적어도 1개 이상 형성될 수 있다.
상기 발열성 전극은 상기 상변화물질층의 적어도 일면을 감싸는 것이 바람직하다. 상기 발열성 전극은 상기 균일한 두께를 가진 전극일 수 있다. 상기 발열성 전극은 상기 포어의 측벽 하부로 갈수록 두꺼워지는 전극일 수 있다. 상기 발열성 전극은 적어도 균일한 두께를 가진 전극과 상기 포어의 하부로 갈수록 두꺼워지는 전극의 조합으로 이루어질 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 의한 상변화 메모리소자의 제조방법은 먼저 하부전극을 형성한다. 그후, 상기 하부전극의 적어도 일면을 덮는 절연층을 형성한다. 상기 절연층을 식각하여 상기 하부전극의 일면의 일부를 노출시키는 포어를 형성한다. 상기 포어의 적어도 일측면을 덮는 발열성 전극을 블랭킷 방식으로 형성하여 상기 발열성 전극에 의한 리세스된 영역을 형성한다. 상기 리세스된 영역을 채우면서, 상기 상변화물질층을 형성한다.
이하 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명한다. 다음에서 설명되는 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술되는 실시예에 한정되는 것은 아니다. 본 발명의 실시예들은 당분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 도면에 있어서, 층 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층에 있다고 언급되어지는 경우에 그것은 다른 층에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 게재될 수도 있다. 실시예 전체에 걸쳐서 동일한 참조부호는 동일한 구성요소를 나타낸다.
본 발명의 실시예에 의한 상변화 메모리소자는 소비전류를 줄이기 위해 다양한 방안을 제시할 것이다. 즉, 상변화에 필요한 열을 제한하도록, 상변화물질 층에서 상변화가 일어나는 상변화영역을 발열성 전극이 둘러싸는 구조를 제공한다. 상변화 메모리소자는 상변화물질층과 발열성 전극이 접촉하는 부분에서 발생하는 열을 이용하기 때문에, 접촉하는 부분의 면적을 최대화하여 열을 제한함으로써 소비전력을 크게 줄일 수 있다.
접촉면적을 최대화하는 일반적인 방법으로 발열성 전극이 상변화영역을 둘러싸도록 하는 것이다. 상기 방법을 구현하기 위하여,
제1 실시예
도 2 내지 도 5는 본 발명의 제1 실시예에 의한 상변화 메모리소자를 제조하는 방법을 나타낸 공정단면도들이다.
도 2를 참조하면, 제1 실시예에 의한 상변화 메모리소자의 제조방법은 먼저 하부전극(102)을 형성한다. 패터닝된 하부전극(102)은 예를 들어, 인 또는 비소를 1018 내지 1019/cm-3 정도로 도핑하여 형성할 수 있다. 경우에 따라, 하부전극(102)은 알루미늄이나 텡스텐과 같은 금속성 도전물질을 통상의 방식에 따라 패터닝하여 형성할 수 있다.
이어서, 하부전극(102)의 상면의 일부를 노출시키는 개구부, 즉 포어(106)을 포함하는 절연층(104)을 형성한다. 절연층(104)은 열전도도가 작은 물질인 것이 바람직하다. 예를 들어, 절연층(104)은 실리콘산화막, 실리콘질화막 또는 실리콘산화질화막 중에서 선택된 적어도 1층 이상의 층일 수 있다. 포어(106)는 통상의 포토리소그래피 공정을 이용하여 형성할 수 있지만, 이에 제한되지 않고 다양한 방식으로 형성할 수 있다. 절연층(104)의 두께는 포어(106)의 깊이를 결정하고, 상변화영역은 포어(106)의 깊이가 매우 중요한 요인이므로, 상변화에 충분한 정도로 형성한다. 도면에서는 포어(106)가 하부전극(102)의 상면에 형성된 것으로 도시되었으나, 포어(106)는 하부전극(102)의 상면, 측면 및 하부면에 적어도 1개 이상 형성될 수 있다.
도 3을 참조하면, 포어(106)에 의해 노출된 절연층(104)의 측면과 상면 그리고 하부전극(102)의 상면을 덮는 발열성 전극물질층(108)을 블랭킷 방식으로 형성한다. 발열성 전극물질층(108)은 전류에 의해 Joule열을 방출하는 물질이면, 모든 물질이 가능하다. 발열성 전극물질층(108)은 소정의 두께를 가지며, 포어(106) 내에서는 상변화물질이 매립될 수 있는 영역(107)을 형성하는 것이 바람직하다.
도 4를 참조하면, 절연층(104)의 상면이 노출되도록 발열성 전극물질층(108)을 제거한다. 발열성 전극물질층(108)은 화학적 기계적 연마(chemical mechanical polishing) 등의 평탄화공정을 이용하여 제거할 수 있다. 이에 따라, 포어(106)에 한정된 제1 발열성 전극(110)이 형성된다. 즉, 제1 발열성 전극(110)은 포어(106)의 측벽과 하부전극(102)의 상면을 덮는다. 본 발명의 제1 실시예에 의한 제1 발열성 전극(110)은 균일한 두께를 가지면서 형성된다.
도 5를 참조하면, 제1 발열성 전극(110)에 의해 한정된 영역(107)을 매립하면서, 적층된 상변화물질층(112)을 패터닝한다. 상변화물질층(112) 상에는 상부전극(114)이 상변화물질층(112)과 동일한 측벽 프로파일을 가지도록 형성될 수 있다. 즉, 상변화물질층(112)과 상부전극(114)는 통상의 방식에 의해 한꺼번에 패터닝할 수 있다.
상변화물질층(112)은 가해진 Joule열의 변화에 의해 결정상태와 비정질상태로 변화할 수 있는 물질이다. 예를 들어, 상변화물질층(112)은 주기율표에서 VI족 물질을 적어도 하나 이상 포함하는 칼코게나이드로 이루어질 수 있다. 구체적으로, GaSb, InSb, InSe, Sb2Te, GeTe, Ge2Sb2Te5, InSbTe, GaSeTe, SnSb2Te, IhSbGe, AgInSbTe, (GeSn)SbTe, GeSb(SeTe) 및 Te81GeI5Sb2S2 중에 선택된 적어도 하나 이상의 물질일 수 있다. 상부전극(114)은 알루미늄이나 텅스텐과 같은 금속성 도전물질일 수 있다.
경우에 따라, 상변화물질층(112)과 상부전극(114) 사이에 적어도 하나 이상의 배리어층(도시 안됨)을 더 형성할 수 있다. 상기 배리어층은 Ti층, TiAlN층, TiSiN층 또는 TiN층 중에서 선택된 적어도 하나 이상 포함할 수 있다.
제2 실시예
도 6 및 도 7을 본 발명의 제2 실시예에 의한 상변화 메모리소자를 제조하는 방법을 나타낸 공정단면도들이다. 하부전극(102), 절연층(104) 및 발열성 전극물질층(108)을 형성하는 과정은 도 2 및 도 3을 참조하여 설명한 제1 실시예와 동일하다.
도 6을 참조하면, 도 3에서 설명한 발열성 전극물질층(108)은 스페이서 에칭방식을 이용하여 제거할 수 있다. 이에 따라, 포어(106)에 한정된 제2 발열성 전극(210)이 형성된다. 즉, 제2 발열성 전극(210)은 포어(106)의 적어도 측벽 일부와 하부전극(102)의 적어도 상면 일부를 덮는다.
그런데, 본 발명의 제2 실시예에 의한 제2 발열성 전극(210)은 측벽을 따라 두께를 달리하는 형상을 가진 것이 제1 실시예와 다르다. 즉, 제2 발열성 전극(210)은 측벽 하부로 갈수록 두께가 두꺼워진다. 발열성 전극의 저항값은 형상에 따라 달라진다. 즉, 본 발명의 제2 발열성 전극(210)은 제1 발열성 전극(110)과 다른 저항값을 가진다.
도 7을 참조하면, 제2 발열성 전극(210)에 의해 한정된 영역(207)을 매립하면서, 적층된 상변화물질층(112)을 패터닝한다. 상변화물질층(112) 상에는 상부전극(114)이 상변화물질층(112)과 동일한 측벽 프로파일을 가지도록 형성될 수 있 다. 즉, 상변화물질층(112)와 상부전극(114)은 통상의 방식에 의해 한꺼번에 패터닝할 수 있다.
상변화물질층(112)은 가해진 Joule열의 변화에 의해 결정상태와 비정질상태로 변화할 수 있는 물질이다. 예를 들어, 상변화물질층(112)은 주기율표에서 VI족 물질을 적어도 하나 이상 포함하는 칼코게나이드로 이루어질 수 있다. 구체적으로, GaSb, InSb, InSe, Sb2Te, GeTe, Ge2Sb2Te5, InSbTe, GaSeTe, SnSb2Te, IhSbGe, AgInSbTe, (GeSn)SbTe, GeSb(SeTe) 및 Te81GeI5Sb2S2 중에 선택된 적어도 하나 이상의 물질일 수 있다. 상부전극(114)은 알루미늄이나 텅스텐과 같은 금속성 도전물질일 수 있다.
경우에 따라, 상변화물질층(112)과 상부전극(114) 사이에 적어도 하나 이상의 배리어층(도시 안됨)을 더 형성할 수 있다. 상기 배리어층은 Ti층, TiAlN층, TisiN층 또는 TiN층 중에서 선택된 적어도 하나 이상 포함할 수 있다.
본 발명의 상변화 메모리소자의 발열성 전극은 발열성 전극은 균일한 두께를 가진 제1 발열성 전극(110)과 포어(106)의 하부로 갈수록 두꺼워지는 제2 발열성 전극(210)의 조합으로 이루질 수 있다. 경우에 따라, 다양한 형태의 발열성 전극을 형성할 수도 있다. 예컨대, 포어(106)의 측벽부분의 발열성 전극의 두께가 바닥면의 두께보다도 얇을 수가 있다. 따라서, 본 발명의 실시예들에 의한 상변화 메모리소자의 발열성 전극은 다양한 저항값을 가진 여러 가지 형상의 발열성 전극을 조합하여 사용할 수 있다.
제3 실시예
도 8 및 도 9를 본 발명의 제3 실시예에 의한 상변화 메모리소자를 제조하는 방법을 나타낸 공정단면도들이다. 하부전극(102), 절연층(104) 및 발열성 전극물질층(108)을 형성하는 과정은 도 2 및 도 3을 참조하여 설명한 제1 실시예와 동일하다.
도 8을 참조하면, 도 3에서 설명한 발열성 전극물질층(108)을 포토 리소그래피 공정을 이용하여 패터닝한다. 즉, 제3 발열성 전극(310)은 포어(106)의 적어도 측벽 일부와 하부전극(102)의 적어도 상면 일부를 덮는다.
도 9을 참조하면, 제3 발열성 전극(310)에 의해 한정된 영역(307)을 매립하면서, 적층된 상변화물질층(112)을 패터닝한다. 상변화물질층(112) 상에는 상부전극(114)이 상변화물질층(112)과 동일한 측벽 프로파일을 가지도록 형성될 수 있다. 즉, 상변화물질층(112)와 상부전극(114)은 통상의 방식에 의해 한꺼번에 패터닝할 수 있다.
상변화물질층(112)은 가해진 Joule열의 변화에 의해 결정상태와 비정질상태로 변화할 수 있는 물질이다. 예를 들어, 상변화물질층(112)은 주기율표에서 VI족 물질을 적어도 하나 이상 포함하는 칼코게나이드로 이루어질 수 있다. 구체적으로, GaSb, InSb, InSe, Sb2Te, GeTe, Ge2Sb2Te5, InSbTe, GaSeTe, SnSb2Te, IhSbGe, AgInSbTe, (GeSn)SbTe, GeSb(SeTe) 및 Te81GeI5Sb2S2 중에 선택된 적어도 하나 이상의 물질일 수 있다. 상부전극(114)은 알루미늄이나 텅스텐과 같은 금속성 도전물질 일 수 있다.
경우에 따라, 상변화물질층(112)과 상부전극(114) 사이에 적어도 하나 이상의 배리어층(도시 안됨)을 더 형성할 수 있다. 상기 배리어층은 Ti층, TiAlN층, TiSiN층 또는 TiN층 중에서 선택된 적어도 하나 이상 포함할 수 있다.
이상, 본 발명은 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상의 범위 내에서 당분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다. 예를 들어, 상기 메모리소자의 한 개의 구조 혹은 여러 개의 구조를 이용하여, 상기 상변화 물질층이 적어도 1개 이상의 저항값 중 하나로 세트될 수 있거나 상기 메모리 소자를 집적화시킬 수 있다.
상술한 본 발명에 따른 상변화 메모리소자 및 그 제조방법에 의하면, 포어의 적어도 일측벽을 덮는 발열성 전극에 의해 적어도 일면이 감싸지는 상변화물질층을 구비함으로써, 상변화물질층과 발열성 전극 사이의 접촉면적을 최대화하여 소비전류를 크게 줄일 수 있다.

Claims (12)

  1. 하부전극의 적어도 일면을 덮으면서, 상기 하부전극의 일면의 일부를 노출시키는 포어가 형성된 절연층;
    상기 포어에 의해 노출된 상기 절연층의 적어도 일측면과 상기 하부전극의 일면의 일부를 덮으면서, 리세스된 영역을 포함하는 발열성 전극;
    상기 리세스된 영역을 매립하면서 상기 발열성 전극상에 형성된 상변화물질층; 및
    상기 상변화물질 상에 적층된 상부전극을 포함하는 상변화 메모리소자.
  2. 제1항에 있어서, 상기 포어는 상기 하부전극의 적어도 일면에 적어도 하나 또는 복수 개가 형성된 것을 특징으로 하는 상변화 메모리소자.
  3. 제1항에 있어서, 상기 발열성 전극은 상기 상변화물질층의 적어도 일면을 감싸는 것을 특징으로 하는 상변화 메모리소자.
  4. 제1항에 있어서, 상기 발열성 전극은 상기 균일한 두께를 가진 전극인 것을 특징으로 하는 상변화 메모리소자.
  5. 제1항에 있어서, 상기 발열성 전극은 상기 포어의 측벽 하부로 갈수록 두 꺼워지는 전극인 것을 특징으로 하는 상변화 메모리소자.
  6. 제1항에 있어서, 상기 발열성 전극은 균일한 두께를 가진 부분을 포함할 수 있는 전극과 상기 포어의 하부로 갈수록 두꺼워지는 전극의 조합으로 이루어진 것을 특징으로 하는 상변화 메모리소자.
  7. 제1항에 있어서, 상기 상변화물질과 상부전극 사이에 하나 또는 복수 개의 배리어층을 더 형성할 수 있고, 상기 배리어층은 Ti층, TiAlN층, TiSiN층 또는 TiN층 중에서 선택된 적어도 하나 이상 포함하는 것을 특징으로 하는 상변화 메모리소자.
  8. 제1항에 있어서, 상기 메모리소자의 한 개의 구조 혹은 여러 개의 구조를 이용하여, 상기 상변화 물질층이 하나 또는 복수 개의 저항값 중 하나로 세트될 수 있는 것을 특징으로 하는 상변화 메모리 소자.
  9. 제1항에 있어서, 상기 메모리소자의 한 개의 구조 혹은 여러 개의 구조를 이용하여, 상기 상변화 물질층이 하나 또는 복수개의 저항값 중 하나로 세트되는 상기 메모리 소자를 집적화시킨 것을 특징으로 하는 상변화 메모리소자.
  10. 하부전극을 형성하는 단계;
    상기 하부전극의 적어도 일면을 덮는 절연층을 형성하는 단계;
    상기 절연층을 식각하여 상기 하부전극의 일면의 일부를 노출시키는 포어를 형성하는 단계;
    상기 포어의 적어도 일측면을 덮는 발열성 전극을 블랭킷 방식으로 형성하여 상기 발열성 전극에 의한 리세스된 영역을 형성하는 단계; 및
    상기 리세스된 영역을 채우면서, 상기 발열성 전극 상에 적층된 상변화물질층을 형성하는 단계를 포함하는 상변화 메모리소자의 제조방법.
  11. 제10항에 있어서, 상기 발열성 전극은 상기 상변화물질의 적어도 일면을 감싸는 것을 특징으로 하는 상변화 메모리소자의 제조방법.
  12. 제10항에 있어서, 상기 발열성 전극은 균일한 두께를 가진 부분을 포함할 수 있는 전극과 상기 포어의 하부로 갈수록 두꺼워지는 전극의 조합으로 이루어진 것을 특징으로 하는 상변화 메모리소자의 제조방법.
KR1020050069803A 2005-07-29 2005-07-29 상변화 메모리소자 및 그 제조방법 KR100687747B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050069803A KR100687747B1 (ko) 2005-07-29 2005-07-29 상변화 메모리소자 및 그 제조방법
US11/490,405 US20070025226A1 (en) 2005-07-29 2006-07-20 Phase change memory device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050069803A KR100687747B1 (ko) 2005-07-29 2005-07-29 상변화 메모리소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070014837A KR20070014837A (ko) 2007-02-01
KR100687747B1 true KR100687747B1 (ko) 2007-02-27

Family

ID=37694137

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050069803A KR100687747B1 (ko) 2005-07-29 2005-07-29 상변화 메모리소자 및 그 제조방법

Country Status (2)

Country Link
US (1) US20070025226A1 (ko)
KR (1) KR100687747B1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4017650B2 (ja) 2005-12-02 2007-12-05 シャープ株式会社 可変抵抗素子及びその製造方法
US7545668B2 (en) * 2007-06-22 2009-06-09 Qimonda North America Corp. Mushroom phase change memory having a multilayer electrode
US7811851B2 (en) * 2007-09-28 2010-10-12 Freescale Semiconductor, Inc. Phase change memory structures
US7719039B2 (en) * 2007-09-28 2010-05-18 Freescale Semiconductor, Inc. Phase change memory structures including pillars
TW200919792A (en) * 2007-10-17 2009-05-01 Ind Tech Res Inst Phase-change memory devices and methods for fabricating the same
KR100929639B1 (ko) * 2008-01-18 2009-12-03 주식회사 하이닉스반도체 상변화 기억 소자 및 그의 제조방법
JP4929228B2 (ja) * 2008-01-23 2012-05-09 韓國電子通信研究院 相変化メモリー素子及びその製造方法
US8189372B2 (en) * 2008-02-05 2012-05-29 International Business Machines Corporation Integrated circuit including electrode having recessed portion
US10334735B2 (en) * 2008-02-14 2019-06-25 Metrospec Technology, L.L.C. LED lighting systems and methods
JP5446393B2 (ja) * 2009-04-02 2014-03-19 ソニー株式会社 記憶素子とその製造方法および半導体記憶装置
US8077504B2 (en) * 2009-04-09 2011-12-13 Qualcomm Incorporated Shallow trench type quadri-cell of phase-change random access memory (PRAM)
US9190609B2 (en) * 2010-05-21 2015-11-17 Entegris, Inc. Germanium antimony telluride materials and devices incorporating same
CN102544355B (zh) * 2010-12-09 2014-12-24 中国科学院上海微系统与信息技术研究所 相变存储材料及其制备方法、具有相变存储材料的存储器及其制备方法
US9640757B2 (en) 2012-10-30 2017-05-02 Entegris, Inc. Double self-aligned phase change memory device structure
US9859336B1 (en) * 2017-01-09 2018-01-02 Macronix International Co., Ltd. Semiconductor device including a memory cell structure
US11302865B2 (en) * 2019-12-26 2022-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Phase-change memory with two-portioned phase-change layer
US11081523B1 (en) * 2020-05-14 2021-08-03 Globalfoundries Singapore Pte. Ltd. Memory devices and methods of forming memory devices
CN111969106A (zh) * 2020-08-17 2020-11-20 长江存储科技有限责任公司 一种相变存储器件及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004055915A2 (en) * 2002-12-13 2004-07-01 Ovonyx, Inc. Vertical elevated pore phase change memory

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414271A (en) * 1991-01-18 1995-05-09 Energy Conversion Devices, Inc. Electrically erasable memory elements having improved set resistance stability
US6613604B2 (en) * 2001-08-02 2003-09-02 Ovonyx, Inc. Method for making small pore for use in programmable resistance memory element
US6511862B2 (en) * 2001-06-30 2003-01-28 Ovonyx, Inc. Modified contact for programmable devices
US6545287B2 (en) * 2001-09-07 2003-04-08 Intel Corporation Using selective deposition to form phase-change memory cells
US6566700B2 (en) * 2001-10-11 2003-05-20 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
KR100448895B1 (ko) * 2002-10-25 2004-09-16 삼성전자주식회사 상변환 기억셀들 및 그 제조방법들
US6791102B2 (en) * 2002-12-13 2004-09-14 Intel Corporation Phase change memory
KR100491978B1 (ko) * 2003-04-12 2005-05-27 한국전자통신연구원 저 전력 동작이 가능한 상변화 메모리 소자 및 그 제조 방법
JP2005032855A (ja) * 2003-07-09 2005-02-03 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその製造方法
US20050029504A1 (en) * 2003-08-04 2005-02-10 Karpov Ilya V. Reducing parasitic conductive paths in phase change memories
US6937507B2 (en) * 2003-12-05 2005-08-30 Silicon Storage Technology, Inc. Memory device and method of operating same
KR100626381B1 (ko) * 2004-07-19 2006-09-20 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004055915A2 (en) * 2002-12-13 2004-07-01 Ovonyx, Inc. Vertical elevated pore phase change memory

Also Published As

Publication number Publication date
US20070025226A1 (en) 2007-02-01
KR20070014837A (ko) 2007-02-01

Similar Documents

Publication Publication Date Title
KR100687747B1 (ko) 상변화 메모리소자 및 그 제조방법
JP4150667B2 (ja) ポアの位置を高くした相変化型メモリ
US8525298B2 (en) Phase change memory device having 3 dimensional stack structure and fabrication method thereof
KR101776446B1 (ko) 좁은 수직 필라들을 형성하는 방법들 및 이를 갖는 집적 회로 디바이스들
US10811462B2 (en) Semiconductor device and method for fabricating the same
US20100072453A1 (en) Phase-Changeable Fuse Elements and Memory Devices Containing Phase-Changeable Fuse Elements and Memory Cells Therein
KR20090055874A (ko) 비휘발성 메모리 소자 및 그 제조 방법
TWI509854B (zh) 相變化記憶體之製造方法
CN109698271B (zh) 可变电阻存储器件及其制造方法
KR20110035768A (ko) 리셋 커런트를 줄일 수 있는 상변화 메모리 장치, 그 제조방법 및 그것의 회로
US11094745B2 (en) Variable resistance memory device and method of fabricating the same
US11245073B2 (en) Switching element, variable resistance memory device, and method of manufacturing the switching element
US10971548B2 (en) Variable resistance memory device including symmetrical memory cell arrangements and method of forming the same
CN109256406B (zh) 可变电阻存储器装置及其形成方法
US11393977B2 (en) Semiconductor device including vertical structures and a method of manufacturing the same
US20090321705A1 (en) Phase change memory device and method for manufacturing the same
KR100701157B1 (ko) 상변이 물질을 포함하는 비휘발성 메모리 소자 및 그제조방법
KR100842274B1 (ko) 미세접점을 갖는 상변화 메모리소자 및 그 제조방법
KR100785807B1 (ko) 갭필 공정 없이 고집적화할 수 있는 상변화 메모리 소자의제조방법
US20230232640A1 (en) Variable resistance memory device
KR20110077919A (ko) 상변화 메모리 소자의 제조방법
KR20200093743A (ko) 정보 저장 패턴을 포함하는 반도체 소자 및 그 제조 방법
CN111415956A (zh) 可变电阻存储器装置及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130205

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140123

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150126

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee