KR100929639B1 - 상변화 기억 소자 및 그의 제조방법 - Google Patents

상변화 기억 소자 및 그의 제조방법 Download PDF

Info

Publication number
KR100929639B1
KR100929639B1 KR1020080005899A KR20080005899A KR100929639B1 KR 100929639 B1 KR100929639 B1 KR 100929639B1 KR 1020080005899 A KR1020080005899 A KR 1020080005899A KR 20080005899 A KR20080005899 A KR 20080005899A KR 100929639 B1 KR100929639 B1 KR 100929639B1
Authority
KR
South Korea
Prior art keywords
phase change
film
shape
insulating layer
electrode
Prior art date
Application number
KR1020080005899A
Other languages
English (en)
Other versions
KR20090079726A (ko
Inventor
장헌용
홍석경
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080005899A priority Critical patent/KR100929639B1/ko
Priority to US12/044,047 priority patent/US20090184304A1/en
Publication of KR20090079726A publication Critical patent/KR20090079726A/ko
Application granted granted Critical
Publication of KR100929639B1 publication Critical patent/KR100929639B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/068—Shaping switching materials by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 상변화 물질막의 식각 손실을 방지함과 아울러 프로그래밍 전류를 감소시킬 수 있는 상변화 기억 소자 및 그의 제조방법을 개시하며, 개시된 본 발명의 상변화 기억 소자는, 제1전극과, 상기 제1전극을 덮도록 형성된 절연막과, 상기 절연막 내에 상기 제1전극과 콘택되도록 형성된 플러그형 상변화막과, 상기 절연막 상에 상기 상변화막과 콘택되도록 형성되며 제2전극의 역할을 겸하는 비트라인을 포함한다.

Description

상변화 기억 소자 및 그의 제조방법{Phase change memory device and method for manufacturing the same}
본 발명은 상변화 기억 소자 및 그의 제조방법에 관한 것으로, 보다 상세하게는, 상변화 물질막의 식각 손실을 방지함과 아울러 프로그래밍 전류를 감소시킬 수 있는 상변화 기억 소자 및 그의 제조방법에 관한 것이다.
기억 소자는 전원이 차단되면 입력된 정보를 잃어버리는 휘발성의 램(Random Access Memory; RAM) 소자와, 전원이 차단되더라도 입력된 정보의 저장 상태를 유지하는 비휘발성의 롬(Read Only Memory: ROM) 소자로 크게 구분된다. 상기 휘발성의 램 소자로는 디램(DRAM) 및 에스램(SRAM)을 들 수 있으며, 상기 비휘발성의 롬 소자로는 EEPROM(Elecrtically Erasable and Programmable ROM)과 같은 플래쉬 메모리(Flash Memory)를 들 수 있다.
그런데, 상기 디램은 잘 알려진 바와 같이 매우 우수한 기억 소자임에도 불구하고 높은 전하저장 능력이 요구되고, 이에 따라, 전극 표면적을 증가시켜야만 하므로 고집적화에 어려움이 있다. 상기 플래쉬 메모리는 두 개의 게이트가 적층된 구조를 갖는 것과 관련해서 전원전압에 비해 높은 동작전압이 요구되고, 이에 따 라, 쓰기 및 소거 동작에 필요한 전압을 형성하기 위해 별도의 승압 회로를 필요로 하므로 고집적화에 어려움이 있다.
이에, 상기 비휘발성 기억 소자의 특성을 가지면서 고집적화를 이룰 수 있고, 그리고, 구조가 단순한 새로운 기억 소자를 개발하기 위한 많은 연구들이 진행되고 있다. 그 한 예로서, 최근에 상변화 기억 소자가 제안되었다.
상기 상변화 기억 소자는 하부전극과 상부전극 사이의 전류 흐름을 통해 상기 전극들 사이에 개재된 상변화막이 결정 상태에서 비정질 상태로 상변화가 일어나는 것으로부터 결정질과 비정질에 따른 저항 차이를 이용하여 셀에 저장된 정보를 판별한다.
자세하게, 상변화 기억 소자는 게르마늄(Ge), 스티비움(Sb) 및 텔루리움(Te)으로 이루어진 화합물막인 칼코제나이드(Chalcogenide)막을 상변화막으로 이용하며, 이러한 상변화막은 전류가 인가됨에 따라 열, 즉, 주울 열에 의해 비정질 상태와 결정질 상태로 상변화를 일으키게 된다. 따라서, 상변화 기억 소자는 비정질 상태를 갖는 상변화막의 비저항이 결정질 상태를 갖는 상변화막의 비저항 보다 높다는 것으로부터 읽기 모드에서 상변화막을 통하여 흐르는 전류를 감지해서 상변화 셀에 저장된 정보가 논리 '1'인지 또는 논리 '0'인지를 판별하게 된다.
한편, 이와 같은 상변화 기억 소자에서의 상변화 셀은, 하부전극을 형성한 후, 상기 하부전극 상에 상변화 물질막과 상부전극 물질막을 차례로 증착하고, 그리고나서, 상부전극 및 상변화막이 얻어지도록 상기 상부전극 물질막과 상변화 물질막을 연속적으로 식각하는 방법에 따라 구현되고 있다.
그런데, 상기한 종래 상변화 셀의 구현 방법은 상변화 물질막의 가장자리가 드러나면서 식각 손실이 발생하게 되고, 이로 인해, 상변화 물질막의 초기 조성이 변경되는 현상이 발생하게 된다. 특히, 상변화 물질막의 초기 조성이 변경되면, 반도체 기판의 전 영역에 대해서 상변화에 필요한 프로그래밍 전류의 분포가 커지므로, 센싱 마진이 저하되는 문제가 야기된다.
또한, 전술하지는 않았지만, 상변화 물질막을 식각하여 상변화막을 형성한 후에는 세정 공정을 수행하는 것이 일반적인데, 이 세정 과정에서 상기 상변화막의 리프팅(lifting)이 발생됨으로써 하부전극과 상변화막간 계면 특성 저하가 유발되고, 그 결과, 상기 상변화막을 비정질 상으로 상변화시키기 위한 전류가 높아지게 됨으로써 내구성(endurance)이 떨어지게 된다.
게다가, 상부전극 물질과 상변화 물질을 식각한 후에는 드러나 있는 상부전극 물질의 가장자리 부분을 보호막으로 감싸주어야 하는데, 셀 크기가 작아지면서 셀들간 피치가 작아짐에 따라 보이드 등이 발생될 수 있다.
아울러, 프로그래밍 전류를 낮추기 위해서는 전극 또는 히터와 상변화막간의 접촉 면적을 감소시켜야 하는데, 노광 공정의 한계로 인해 접촉 면적의 감소에 어려움이 있다.
본 발명의 실시예들은 상변화 물질막의 조성 변경이 일어나는 것을 방지할 수 있는 상변화 기억 소자 및 그의 제조방법을 제공한다.
또한, 본 발명의 실시예들은 셀 크기를 작게 하면서 프로그래밍 전류 분포를 균일하게 할 수 있는 상변화 기억 소자 및 그의 제조방법을 제공한다.
게다가, 본 발명의 실시예들은 보이드의 발생 및 내구성 저하를 방지할 수 있는 상변화 기억 소자 및 그의 제조방법을 제공한다.
아울러, 본 발명의 실시예들은 노광 공정의 한계를 극복함으로써 프로그래밍 전류를 더욱 낮출 수 있는 상변화 기억 소자 및 그의 제조방법을 제공한다.
일 견지에서, 상변화 기억 소자는, 제1전극; 상기 제1전극을 덮도록 형성된 절연막; 상기 절연막 내에 상기 제1전극과 콘택되도록 형성된 플러그형 상변화막; 및 상기 절연막 상에 상기 상변화막과 콘택되도록 형성되며, 제2전극의 역할을 겸하는 비트라인;을 포함한다.
상기 플러그형 상변화막은 단면이 "│"자 형상 또는 "L"자 형상을 갖는다.
상기 플러그형 상변화막은 평면이 "ㄷ"자 형상 또는 "반 도넛" 형상을 갖는다.
상기한 상변화 기억 소자는, 상기 제1전극과 상기 플러그형 상변화막 사이에 개재된 도전막으로 이루어진 히터를 더 포함한다.
상기 히터 및 플러그형 상변화막는 모두 "│"자 형상의 단면을 갖거나, 또는, 상기 히터는 "L"자 형상의 단면을 가지며 상기 플러그형 상변화막은 "│"자 형상의 단면을 을 갖는다.
또한, 일 견지에서, 상변화 기억 소자는, 스위칭 소자를 구비한 반도체 기 판; 상기 반도체 기판 상부에 형성된 제1절연막; 상기 제1절연막 내에 형성된 제1전극; 상기 제1전극과 콘택되도록 형성된 플러그형 상변화막; 상기 상변화막의 일측면과 접촉되도록 상기 제1전극의 일부 및 이에 인접한 제1절연막 부분 상에 형성된 제2절연막; 상기 상변화막의 타측면과 접촉되도록 나머지 제1전극 부분 및 이에 인접한 제1절연막 부분 상에 형성된 제3절연막; 및 상기 상변화막과 콘택되도록 상기 제2절연막 및 제3절연막 상에 형성되며, 제2전극의 역할을 겸하는 비트라인;을 포함한다.
상기 제1절연막과 제2절연막 및 제3절연막은 산화막을 포함한다.
상기 제2절연막과 상기 비트라인 사이에 개재되게 상기 제2절연막 상에 형성된 제4절연막을 더 포함하며, 상기 제4절연막은 질화막을 포함한다.
상기 플러그형 상변화막은 단면이 "│"자 형상을 갖는다.
상기 플러그형 상변화막은 단면이 "L"자 형상을 갖는다. 바람직하게, 상기 플러그형 상변화막은 인접한 두 셀에서 단면이 각각 "L"자 형상 및 "미러 L"자 형상을 갖는다.
상기 플러그형 상변화막은 평면이 "ㄷ"자 형상을 갖는다. 바람직하게, 상기 플러그형 상변화막은 인접한 두 셀에서 평면이 각각 "ㄷ"자 형상 및 "미러 ㄷ"자 형상을 갖는다.
상기 플러그형 상변화막은 평면이 "반 도넛" 형상을 갖는다. 바람직하게, 상기 플러그형 상변화막은 인접한 두 셀에서 평면이 각각 "반 도넛" 형상 및 "미러 반 도넛" 형상을 갖는다.
상기 제1전극과 상기 플러그형 상변화막 사이에 개재된 도전막으로 이루어진 히터를 더 포함한다.
상기 히터 및 플러그형 상변화막는 모두 "│"자 형상의 단면을 갖는다.
상기 히터는 "L"자 형상의 단면을 가지며, 상기 플러그형 상변화막은 "│"자 형상의 단면을 갖는다.
다른 견지에서, 상변화 기억 소자의 제조방법은, 스위칭 소자를 구비한 반도체 기판의 상부에 제1절연막을 형성하는 단계; 상기 제1절연막 내에 제1전극을 형성하는 단계; 상기 제1전극을 덮도록 제1절연막 상에 제2절연막을 형성하는 단계; 상기 제2절연막을 식각하여 인접한 두 셀들에서의 각 제1전극의 일부분 및 이들 사이의 제1절연막 부분을 노출시키는 홀을 형성하는 단계; 상기 노출된 제1전극 및 제1절연막과 상기 식각된 제2절연막의 측벽 및 상면 상에 상변화 물질막을 형성하는 단계; 상기 제1절연막 상에 형성된 상변화 물질막 부분을 제거하는 단계; 상기 홀을 매립하도록 상기 상변화 물질막 상에 제3절연막을 형성하는 단계; 상기 제2절연막이 노출되도록 상기 제3절연막과 상변화 물질막을 제거하여 상기 홀의 양 측벽에 플러그형 상변화막을 형성하는 단계; 및 상기 제2절연막 및 제3절연막 상에 상기 상변화막과 콘택되고, 제2전극의 역할을 겸하는 비트라인을 형성하는 단계;를 포함한다.
상기 제1절연막과 제2절연막 및 제3절연막은 산화막으로 형성한다.
상기 홀은 평면이 직사각 형상 또는 타원 형상을 갖도록 형성한다.
상기 홀은 상기 제1전극의 5∼100㎚의 폭을 노출시키도록 형성한다.
상기 플러그형 상변화막은 단면이 "│"자 형상을 갖도록 형성한다.
상기 플러그형 상변화막은 단면이 "L"자 형상을 갖도록 형성한다. 바람직하게, 상기 플러그형 상변화막은 인접한 두 셀에서 단면이 각각 "L"자 형상 및 "미러 L"자 형상을 갖도록 형성한다.
상기 플러그형 상변화막은 평면이 "ㄷ"자 형상을 갖도록 형성한다. 바람직하게, 상기 플러그형 상변화막은 인접한 두 셀에서 평면이 각각 "ㄷ"자 형상 및 "미러 ㄷ"자 형상을 갖도록 형성한다.
상기 플러그형 상변화막은 평면이 "반 도넛" 형상을 갖도록 형성한다. 바람직하게, 상기 플러그형 상변화막은 인접한 두 셀에서 평면이 각각 "반 도넛" 형상 및 "미러 반 도넛" 형상을 갖도록 형성한다.
또한, 다른 견지에서, 상변화 기억 소자의 제조방법은, 스위칭 소자를 구비한 반도체 기판의 상부에 제1절연막을 형성하는 단계; 상기 제1절연막 내에 제1전극을 형성하는 단계; 상기 제1전극을 덮도록 제1절연막 상에 제2절연막을 형성하는 단계; 상기 제2절연막 상에 제4절연막을 형성하는 단계; 상기 제4절연막과 제2절연막을 식각하여 인접한 두 셀들에서의 각 제1전극의 일부분 및 이들 사이의 제1절연막 부분을 노출시키는 홀을 형성하는 단계; 상기 노출된 제1전극 및 제1절연막과 상기 식각된 제4절연막 및 제2절연막의 측벽과 상기 제4절연막의 상면 상에 상변화 물질막을 형성하는 단계; 상기 제1절연막 상에 형성된 상변화 물질막 부분을 제거하는 단계; 상기 홀을 매립하도록 상기 상변화 물질막 상에 제3절연막을 형성하는 단계; 상기 제4절연막이 노출되도록 상기 제3절연막과 상변화 물질막을 제거하여 상기 홀의 양 측벽에 플러그형 상변화막을 형성하는 단계; 및 상기 제4절연막 및 제3절연막 상에 상기 상변화막과 콘택되고, 제2전극의 역할을 겸하는 비트라인을 형성하는 단계;를 포함한다.
상기 제1절연막과 제2절연막 및 제3절연막은 산화막으로 형성하고, 상기 제4절연막은 질화막으로 형성한다.
상기 홀은 평면이 직사각 형상 또는 타원 형상을 갖도록 형성한다.
상기 홀은 상기 제1전극의 5∼100㎚의 폭을 노출시키도록 형성한다.
상기 플러그형 상변화막은 단면이 "│"자 형상을 갖도록 형성한다.
상기 플러그형 상변화막은 단면이 "L"자 형상을 갖도록 형성한다. 바람직하게, 상기 플러그형 상변화막은 인접한 두 셀에서 단면이 각각 "L"자 형상 및 "미러 L"자 형상을 갖도록 형성한다.
상기 플러그형 상변화막은 평면이 "ㄷ"자 형상을 갖도록 형성한다. 바람직하게, 상기 플러그형 상변화막은 인접한 두 셀에서 평면이 각각 "ㄷ"자 형상 및 "미러 ㄷ"자 형상을 갖도록 형성한다.
상기 플러그형 상변화막은 평면이 "반 도넛" 형상을 갖도록 형성한다. 바람직하게, 상기 플러그형 상변화막은 인접한 두 셀에서 평면이 각각 "반 도넛" 형상 및 "미러 반 도넛" 형상을 갖도록 형성한다.
게다가, 다른 견지에서, 상변화 기억 소자의 제조방법은, 스위칭 소자를 구비한 반도체 기판의 상부에 제1절연막을 형성하는 단계; 상기 제1절연막 내에 제1전극을 형성하는 단계; 상기 제1전극을 덮도록 제1절연막 상에 제2절연막을 형성하 는 단계; 상기 제2절연막을 식각하여 인접한 두 셀에서의 각 제1전극의 일부분 및 이들 사이의 제1절연막 부분을 노출시키는 홀을 형성하는 단계; 상기 노출된 제1전극 및 제1절연막 부분과 상기 식각된 제2절연막의 측벽 및 상면 상에 도전막을 형성하는 단계; 상기 제1절연막 상에 형성된 도전막 부분을 제거하는 단계; 상기 홀을 매립하도록 상기 도전막 상에 제3절연막을 형성하는 단계; 상기 제2절연막이 노출되도록 상기 제3절연막과 도전막을 제거하여 상기 홀의 양 측벽에 히터를 형성하는 단계; 상기 히터를 리세스하는 단계; 상기 히터가 리세스되어 얻어진 빈 공간내에 상변화 물질막을 매립하여 플러그형 상변화막을 형성하는 단계; 및 상기 제2절연막 및 제3절연막 상에 상기 상변화막과 콘택되고 제2전극의 역할을 겸하는 비트라인을 형성하는 단계;를 포함한다.
상기 제1절연막과 제2절연막 및 제3절연막은 산화막으로 형성한다.
상기 홀은 평면이 직사각 형상 또는 타원 형상을 갖도록 형성한다.
상기 홀은 상기 제1전극의 5∼100㎚의 폭을 노출시키도록 형성한다.
상기 도전막은 TiW, TiN 및 TiAlN 중 어느 하나로 형성한다.
상기 도전막은 5∼50Å 두께로 형성한다.
상기 히터는 단면이 "│"자 형상을 갖도록 형성한다.
상기 히터는 단면이 "L"자 형상을 갖도록 형성한다. 바람직하게, 상기 히터는 인접한 두 셀에서 단면이 각각 "L"자 형상 및 "미러 L"자 형상을 갖도록 형성한다.
상기 히터는 평면이 "ㄷ"자 형상을 갖도록 형성한다. 바람직하게, 상기 히터 는 인접한 두 셀에서 평면이 각각 "ㄷ"자 형상 및 "미러 ㄷ"자 형상을 갖도록 형성한다.
상기 히터는 평면이 "반 도넛" 형상을 갖도록 형성한다. 바람직하게, 상기 히터는 인접한 두 셀에서 평면이 각각 "반 도넛" 형상 및 "미러 반 도넛" 형상을 갖도록 형성한다.
상기 히터를 리세스하는 단계는 상기 제2절연막의 표면으로부터 100∼2000Å의 깊이로 수행한다.
상기 플러그형 상변화막은 단면이 "│"자 형상을 갖도록 형성한다.
상기 플러그형 상변화막은 평면이 "ㄷ"자 형상을 갖도록 형성한다. 바람직하게, 상기 플러그형 상변화막은 인접한 두 셀에서 평면이 각각 "ㄷ"자 형상 및 "미러 ㄷ"자 형상을 갖도록 형성한다.
상기 플러그형 상변화막은 평면이 "반 도넛" 형상을 갖도록 형성한다. 바람직하게, 상기 플러그형 상변화막은 인접한 두 셀에서 평면이 각각 "반 도넛" 형상 및 "미러 반 도넛" 형상을 갖도록 형성한다.
아울러, 다른 견지에서, 상변화 기억 소자의 제조방법은, 스위칭 소자를 구비한 반도체 기판의 상부에 제1절연막을 형성하는 단계; 상기 제1절연막 내에 제1전극을 형성하는 단계; 상기 제1전극을 덮도록 제1절연막 상에 제2절연막을 형성하는 단계; 상기 제2절연막 상에 제4절연막을 형성하는 단계; 상기 제4절연막과 제2절연막을 식각하여 인접한 두 셀에서의 각 제1전극의 일부분 및 이들 사이의 제1절연막 부분을 노출시키는 홀을 형성하는 단계; 상기 노출된 제1전극 및 제1절연막 부분과 상기 식각된 제4절연막 및 제2절연막의 측벽, 상기 제4절연막의 상면 상에 도전막을 형성하는 단계; 상기 제1절연막 상에 형성된 도전막 부분을 제거하는 단계; 상기 홀을 매립하도록 상기 도전막 상에 제3절연막을 형성하는 단계; 상기 제4절연막이 노출되도록 상기 제3절연막과 도전막을 제거하여 상기 홀의 양 측벽에 히터를 형성하는 단계; 상기 히터를 리세스하는 단계; 상기 히터가 리세스되어 얻어진 빈 공간내에 상변화 물질막을 매립하여 플러그형 상변화막을 형성하는 단계; 및 상기 제4절연막 및 제3절연막 상에 상기 상변화막과 콘택되고, 제2전극의 역할을 겸하는 비트라인을 형성하는 단계;를 포함한다.
상기 제1절연막과 제2절연막 및 제3절연막은 산화막으로 형성하고, 상기 제4절연막은 질화막으로 형성한다.
상기 홀은 평면이 직사각 형상 또는 타원 형상을 갖도록 형성한다.
상기 홀은 상기 제1전극의 5∼100㎚의 폭을 노출시키도록 형성한다.
상기 도전막은 TiW, TiN 및 TiAlN 중 어느 하나로 형성한다.
상기 도전막은 5∼50Å 두께로 형성한다.
상기 히터는 단면이 "│" 형상을 갖도록 형성한다.
상기 히터는 단면이 "L"자 형상을 갖도록 형성한다. 바람직하게, 상기 히터는 인접한 두 셀에서 단면이 각각 "L"자 형상 및 "미러 L"자 형상을 갖도록 형성한다.
상기 히터는 평면이 "ㄷ"자 형상을 갖도록 형성한다. 바람직하게, 상기 히터는 인접한 두 셀에서 평면이 각각 "ㄷ"자 형상 및 "미러 ㄷ"자 형상을 갖도록 형성 한다.
상기 히터는 평면이 "반 도넛" 형상을 갖도록 형성한다. 바람직하게, 상기 히터는 인접한 두 셀에서 평면이 각각 "반 도넛" 및 "미러 반 도넛" 형상을 갖도록 형성한다.
상기 히터를 리세스하는 단계는 상기 제2절연막의 표면으로부터 100∼2000Å의 깊이로 수행한다.
상기 플러그형 상변화막은 단면이 "│" 형상을 갖도록 형성한다.
상기 플러그형 상변화막은 평면이 "ㄷ"자 형상을 갖도록 형성한다.
상기 플러그형 상변화막은 인접한 두 셀에서 평면이 각각 "ㄷ"자 형상 및 "미러 ㄷ"자 형상을 갖도록 형성한다.
상기 플러그형 상변화막은 평면이 "반 도넛" 형상을 갖도록 형성한다. 바람직하게, 상기 플러그형 상변화막은 인접한 두 셀에서 평면이 각각 "반 도넛" 및 "미러 반 도넛" 형상을 갖도록 형성한다.
본 발명은 상변화막을 플러그 형태로 형성함으로써 상변화 물질막의 가장자리에서 식각 손실에 의한 조성 변경이 일어나는 것을 방지할 수 있다.
또한, 본 발명은 상변화막을 플러그 형태로 형성함으로써 상기 상변화막의 가장자리를 감싸도록 보호막을 추가로 형성할 필요가 없으며, 이에 따라, 보이드 등이 발생되는 것을 근본적으로 차단할 수 있다.
게다가, 본 발명은 상변화막을 플러그 형태로 형성함으로써 셀 크기를 줄이 면서 반도체 기판의 전 영역에 대해 프로그래밍 전류 분포를 균일하게 할 수 있다.
아울러, 본 발명은 상변화막을 플러그 형태로 형성함으로써 세정 과정에서 상변화 물질의 리프팅 현상이 일어나는 것을 방지할 수 있으며, 이에 따라, 하부전극과 상변화막 사이의 계면 특성을 확보할 수 있어서 상변화막의 상변화에 필요한 전류가 높아지는 것을 억제시킬 수 있고, 또한, 내구성 저하를 방지할 수 있다.
부가해서, 본 발명은 인접한 두 셀에 걸쳐 홀을 형성한 후, 홀의 측벽에 상변화막을 형성함으로써 노광 공정의 한계를 극복할 수 있으며, 이에 따라, 하부전극과 상변화막간의 접촉 면적을 줄일 수 있어서 프로그래밍 전류를 낮출 수 있다.
또한, 본 발명은 상변화막을 플러그 형태로 형성함으로써 상기 상변화막의 높이에 의한 열로 인해서 상변화에 필요한 프로그래밍 전류를 더욱 낮출 수 있다.
게다가, 본 발명은 플러그 형태의 상변화막에 직접 비트라인을 콘택시킴으로써 저항에 의한 전압 강하를 줄일 수 있으며, 이에 따라, 비트라인과 하부전극간 전압차를 높게 할 수 있어서 전류 흐름을 높일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1은 본 발명의 제1실시예에 따른 상변화 기억 소자를 도시한 단면도이고, 도 2는 본 발명의 일 실시예에 따른 상변화 기억 소자에서의 상변화막을 설명하기 위한 평면도이다.
도 1을 참조하면, 트랜지스터 또는 다이오드와 같은 스위칭 소자(도시안됨) 를 구비한 반도체 기판(100)의 상부에 제1절연막(110)이 형성되어 있으며, 상기 제1절연막(110) 내에는 캐패시터 하부전극에 해당하는 제1전극(120)이 형성되어 있다. 상기 제1절연막(110)은 바람직하게 산화막이다. 상기 제1전극(120) 상에 플러그형 상변화막(142)이 형성되어 있다. 상기 플러그형 상변화막(142)은 상기 제1전극(120)의 일부분 상에 형성되며, 단면이 "│" 형상을 갖는다.
또한, 상기 플러그형 상변화막(142)은, 도 2a 및 도 2b에 도시된 바와 같이, 평면이 "ㄷ"자 형상 또는 "반 도넛(⊂)" 형상을 갖는다. 바람직하게, 상기 플러그형 상변화막(142)은 인접한 두 셀에서 평면이 각각 "ㄷ"자 형상 및 "미러 ㄷ"자 형상을 갖거나, 또는, "반 도넛(⊂)" 형상 및 "미러 반 도넛(⊃)" 형상을 갖는다.
계속해서, 도 1을 참조하면, 상기 플러그형 상변화막(142)의 일측면과 접촉하도록 상기 제1전극(120)의 일부를 포함한 제1절연막(110)의 일부분 상에 제2절연막(130)이 형성되어 있으며, 상기 플러그형 상변화막(142)의 타측면과 접촉하도록 나머지 제1전극(120) 부분을 포함한 제1절연막(110) 부분 상에 제3절연막(160)이 형성되어 있다. 상기 제2절연막(130) 및 제3절연막(160)은 바람직하게 산화막이다. 바람직하게, 상기 제2절연막(130)은 인접한 두 셀에서 비대향하는 제1전극(120)의 면들과 접촉하도록 형성되며, 상기 제3절연막(160)은 대향하는 제1전극(120)의 면들과 접촉하도록 두 셀들 사이의 제1절연막(120) 부분 상에 형성된다.
상기 플러그형 상변화막(142)과 콘택되도록 상기 제2절연막(130)과 제3절연막(160) 상에 비트라인(180)이 형성되어 있다. 상기 비트라인(180)은 그 본연의 역할, 즉, 데이터의 입·출력 라인의 역할을 함은 물론 상기 상변화막(142)과 콘택되 는 부분에서 캐패시터 상부전극에 해당하는 제2전극의 역할을 겸한다.
전술한 바와 같은 본 발명의 상변화 기억 소자는 상변화막이 플러그 형태로 형성된 것과 관련해서 셀 크기를 작게 할 수 있으며, 상변화막의 높이에 의한 열로 인해서 상변화에 필요한 프로그래밍 전류를 낮출 수 있다.
또한, 본 발명의 상변화 기억 소자는 상변화막이 플러그 형태로 형성된 것과 관련해서 상기 상변화막 가장자리의 식각 손실에 의한 조성 변경이 일어나지 않으며, 그래서, 반도체 기판의 전 영역에 대해서 프로그래밍 전류 분포를 균일하게 할 수 있다.
게다가, 본 발명의 상변화 기억 소자는 비트라인이 직접 상변화막과 콘택하도록 구성되기 때문에 상기 비트라인과 상변화막 사이에 개재되는 저항 성분에 의한 전압강하를 방지할 수 있으며, 이에 따라, 상기 비트라인과 제1전극 사이의 전압차를 높게 할 수 있어서 전류 흐름을 높일 수 있다.
이하에서는 전술한 본 발명의 제1실시예에 따른 상변화 기억 소자의 제조방법을 도 3a 내지 도 3f를 참조하여 설명하도록 한다.
도 3a를 참조하면, 트랜지스터 또는 다이오드와 같은 스위칭 소자(도시안됨)를 구비한 반도체 기판(100)의 상부에 산화막으로 이루어진 제1절연막(110)을 형성한다. 공지의 다마신(Damascene) 공정에 따라 상기 제1절연막(110)을 식각한 후, 상기 식각된 제1절연막(110) 부분을 매립하도록 전극 물질을 증착하고, 그런다음, 상기 전극 물질을 CMP(Chemical Mechanical Polishing)하여 상기 제1절연막(110) 내에 제1전극(120)을 형성한다.
도 3b를 참조하면, 상기 제1전극(120)을 포함한 제1절연막(110) 상에 산화막으로 이루어진 제2절연막(130)을 형성한다. 상기 제2절연막(130)을 식각하여 인접한 두 셀에서의 각 제1전극(120)의 일부분 및 이들 사이에 배치된 제1절연막(110) 부분을 노출시키는 홀(H)을 형성한다. 상기 홀(H)은 바람직하게 상기 제1전극(120)의 5∼100㎚의 폭을 노출시키도록 형성한다.
또한, 상기 홀(H)은, 도 4a 및 도 4b에 도시된 바와 같이, 평면 상으로 볼 때 직사각 형상 또는 타원 형상을 갖도록 형성한다. 특별히, 상기 홀(H)을 타원 형상의 평면을 갖도록 형성하는 것은, 상기 홀(H)을 원형으로 형성하는 경우에는 전극과 상변화막간의 접촉 면적이 커져서 프로그래밍 전류가 증가될 수 있는 바, 접촉 면적의 증가를 방지하기 위함이다.
도 3c를 참조하면, 상기 홀(H)에 의해 노출된 제1전극(120) 및 제1절연막(110) 부분과 식각된 제2절연막(130)의 측벽 및 상면 상에 상변화 물질막(140)을 형성한다. 그런다음, 상기 상변화 물질막(140) 상에 공지의 포토 공정에 따라 상기 제1절연막(110) 상에 형성된 상변화 물질막(140) 부분을 노출시키는 감광막 패턴(150)을 형성한다. 보다 구체적으로, 상기 감광막 패턴(150)은 제1절연막(110)은 물론 이에 접한 제1전극(120) 부분에 형성된 상변화 물질막 부분을 함께 노출시키도록 형성한다.
도 3d를 참조하면, 상기 감광막 패턴을 식각 마스크로 이용해서 노출된 상변화 물질막 부분을 식각한 후, 상기 감광막 패턴을 제거한다. 그 다음, 상기 홀(H)을 매립하도록 잔류되어 있는 상변화 물질막(140)과 상기 상변화 물질막(140)이 식 각되어 노출된 제1절연막(110) 및 제1전극(120) 부분 상에 제3절연막(160)을 형성한다.
도 3e를 참조하면, 상기 제2절연막(130)이 노출되도록 상기 제3절연막(160)과 상변화 물질막을 CMP(Chemical Mechanical Polishing)하고, 이를 통해, 플러그형 상변화막(142)를 형성한다. 이때, 상기 플러그형 상변화막(142)은 상기 제1전극(120)의 일부분 상에 형성되며, 단면이 "│" 형상을 갖도록 형성된다.
여기서, 상기 상변화막(142)이 플러그형으로 형성되는 것과 관련해서 본 발명의 상변화 기억 소자는 셀 크기를 줄일 수 있으며, 그에 따라, 고집적화를 이룰 수 있다. 특히, 본 발명의 상변화막(142)은 상변화 물질막만을 식각하여 형성되는 바, 상부전극용 금속막 및 상변화 물질을 연속적으로 식각하여 상변화막을 형성하는 종래 기술과 비교해서, 상기 상변화막(142) 가장자리에서의 식각 손실은 일어나지 않으며, 그래서, 조성 변화도 없다. 따라서, 본 발명의 상변화 기억 소자는 반도체 기판의 전 영역에 대해서 프로그래밍 전류 분포를 균일하게 할 수 있다.
도 3f를 참조하면, 상기 플러그형 상변화막(142)를 포함한 제2절연막(130) 및 제3절연막(160) 상에 금속막을 증착한다. 그런다음, 상기 금속막을 패터닝하여 상기 제2절연막(130) 및 제3절연막(160) 상에 상기 상변화막(142)과 콘택되는 비트라인(180)을 형성한다. 여기서, 상기 비트라인(180)은 그 본연의 역할, 즉, 데이터의 입·출력 라인의 역할을 함과 동시에 상기 상변화막(142)과 콘택되는 부분에서 캐패시터 상부전극에 해당하는 제2전극의 역할을 한다.
여기서, 본 발명의 상변화 기억 소자는 비트라인(180)이 상변화막(142)에 직 접 콘택되기 때문에, 상기 비트라인(180)과 상변화막(142) 사이에 저항체가 개재되는 기존의 상변화 기억 소자와 비교해서, 저항 성분에 의한 전압강하가 없으며, 이에 따라, 상기 비트라인(180)과 제1전극(120) 사이의 전압차를 높게 할 수 있어서 전류 흐름을 높일 수 있다.
이후, 도시하지는 않았으나, 공지된 일련의 후속 공정들을 차례로 진행하여 본 발명의 제1실시예에 따른 상변화 기억 소자의 제조를 완성한다.
도 5a 내지 도 5c는 본 발명의 제2실시예에 따른 상변화 기억 소자 및 그의 제조방법을 설명하기 위한 공정별 단면도이다. 여기서, 도 3a 내지 도 3f와 동일한 부분은 동일한 도면부호로 나타낸다.
본 발명의 제2실시예에 따른 상변화 기억 소자는 제2절연막(130)과 비트라인(180) 사이에 개재되게 상기 제2절연막(130) 상에 질화막 재질의 제4절연막(170)이 더 형성된 구조를 가지며, 그 제조방법은 다음과 같다.
도 5a를 참조하면, 제1절연막(110) 및 제1전극(120)이 형성된 반도체 기판(100)의 상부에 산화막 재질의 제2절연막(130)을 형성한 상태에서 상기 제2절연막(130) 상에 질화막 재질의 제4절연막(170)을 형성한다. 그런다음, 상기 제4절연막(170)과 제2절연막(130)을 식각하여 인접한 두 셀에서의 제1전극(120)의 일부분 및 이들 사이의 제1절연막(110) 부분을 노출시키는 홀(H)을 형성한다. 이때, 상기 홀(H)은 바람직하게 상기 제1전극(120)의 5∼100㎚의 폭을 노출시키도록 형성하며, 또한, 평면 상으로 볼 때 직사각 형상 또는 타원 형상을 갖도록 형성한다.
여기서, 본 발명의 제2실시예에서는 상기 산화막 재질의 제2절연막(130) 상 에 상기 질화막 재질의 제4절연막(170)을 형성한 상태로 상기 홀(H)을 형성하기 위한 식각 공정을 수행하기 때문에, 산화막 재질의 제2절연막(130)만 식각하여 홀(H)을 형성한 제1실시예와 비교해서, 더 수직한 측벽 프로파일을 갖는 홀(H)을 형성할 수 있으며, 따라서, 보다 신뢰성 있게 후속 공정들을 진행할 수 있다.
도 5b를 참조하면, 상기 홀(H)에 의해 노출된 제1전극(120) 및 제1절연막(110) 부분과 식각된 제2절연막(130) 및 제4절연막(170)의 측벽, 그리고, 상기 제4절연막(170)의 상면 상에 상변화 물질막(140)을 형성한다. 그런다음, 상기 제4절연막(170) 상에 형성된 상변화 물질막(140) 부분을 노출시키는 감광막 패턴(도시안됨)을 형성한 후, 상기 감광막 패턴을 식각 마스크로 이용해서 노출된 상변화 물질막 부분을 식각하고, 이어서, 상기 감광막 패턴을 제거한다.
다음으로, 상기 홀(H)을 매립하도록 잔류되어 있는 상변화 물질막(140)과 상기 상변화 물질막(140)이 식각되어 노출된 제1절연막(110) 및 제1전극(120) 부분 상에 제3절연막(160)을 형성한 후, 상기 제4절연막(170)이 노출되도록 상기 제3절연막(160)과 상변화 물질막을 CMP하여 상기 제1전극(120)과 콘택되는 플러그형 상변화막(142)를 형성한다. 상기 플러그형 상변화막(142)은 단면이 "│" 형상, 그리고, 평면이 "ㄷ"자 형상 또는 "반 도넛" 형상을 갖도록 형성한다. 바람직하게, 상기 플러그형 상변화막(142)은 인접한 두 셀에서 평면이 각각 "ㄷ"자 형상 및 "미러 ㄷ"자 형상, 또는, "반 도넛(⊂)" 및 "미러 반 도넛(⊃)" 형상을 갖도록 형성한다.
도 5c를 참조하면, 상기 플러그형 상변화막(142)를 포함한 제4절연막(170) 및 제3절연막(160) 상에 금속막을 증착한 후, 상기 금속막을 패터닝하여 상기 제4 절연막(170) 및 제3절연막(160) 상에 상변화막(142)과 콘택되어 캐패시터 상부전극에 해당하는 제2전극의 역할을 겸하는 비트라인(180)을 형성한다.
본 발명의 제2실시예에 따른 상변화 기억 소자 또한 이전 제1실시예의 그것과 동일한 효과를 얻으며, 그 구체적인 내용의 기재는 생략하도록 한다.
도 6a 내지 도 6c는 본 발명의 제3실시예에 따른 상변화 기억 소자 및 그의 제조방법을 설명하기 위한 공정별 단면도이다. 여기서, 도 3a 내지 도 3f와 동일한 부분은 동일한 도면부호로 나타낸다.
본 발명의 제3실시예에 따른 상변화 기억 소자는 상변화막(144)이 "L"자의 단면 형상을 갖도록 형성된 구조를 가지며, 그 제조방법은 다음과 같다.
도 6a를 참조하면, 제1절연막(110) 및 제1전극(120) 상에 산화막 재질의 제2절연막(130)을 형성한 후, 상기 제2절연막(130)을 식각하여 인접한 두 셀에서의 제1전극(120)의 일부분 및 이들 사이의 제1절연막(110) 부분을 노출시키는 홀(H)을 형성한다. 상기 홀(H)은 상기 제1전극(120)의 5∼100㎚의 폭을 노출시키도록 형성하며, 또한, 평면 상으로 볼 때 직사각 형상 또는 타원 형상을 갖도록 형성한다.
상기 홀(H)에 의해 노출된 제1전극(120) 및 제1절연막(110) 부분과 식각된 제2절연막(130)의 측벽 및 상면 상에 상변화 물질막(140)을 형성한다. 그런다음, 상기 제2절연막(130) 상에 형성된 상변화 물질막(140) 부분을 노출시키는 감광막 패턴(152)을 형성한다. 이때, 상기 감광막 패턴(152)은 후속에서 상변화막의 단면이 "L"자 형상을 갖도록 하는 형태, 즉, 이전 실시예의 그것 보다 상변화 물질막의 노출 폭이 작도록 형성한다.
도 6b를 참조하면, 상기 감광막 패턴을 식각 마스크로 이용해서 노출된 상변화 물질막 부분을 식각하고, 이어서, 상기 감광막 패턴을 제거한다. 상기 홀(H)을 매립하도록 잔류되어 있는 상변화 물질막(140)과 상기 상변화 물질막(140)이 식각되어 노출된 제1절연막(110) 및 제1전극(120) 부분 상에 제3절연막(160)을 형성한다.
도 6c를 참조하면, 상기 제2절연막(130)이 노출되도록 상기 제3절연막(160)과 상변화 물질막을 CMP하여 상기 제1전극(120)과 콘택되는 플러그형 상변화막(144)를 형성한다. 상기 플러그형 상변화막(144)은 단면이 "L"자 형상을 갖도록 형성한다. 바람직하게, 상기 플러그형 상변화막(144)은 인접한 두 셀에서 단면이 각각 "L"자 형상 및 "미러 L"자 형상을 갖도록 형성한다. 또한, 상기 플러그형 상변화막(144)은 평면이 "ㄷ"자 형상 또는 "반 도넛" 형상을 갖도록, 바람직하게, 인접한 두 셀에서 평면이 각각 "ㄷ"자 형상 및 "미러 ㄷ"자 형상, 또는, "반 도넛(⊂)" 형상 및 "미러 반 도넛(⊃)" 형상을 갖도록 형성한다.
다음으로, 상기 플러그형 상변화막(144)를 포함한 제2절연막(130) 및 제3절연막(160) 상에 상기 상변화막(144)과 콘택되고, 그리고, 캐패시터 상부전극에 해당하는 제2전극의 역할을 겸하는 비트라인(180)을 형성한다.
본 발명의 제3실시예에 따른 상변화 기억 소자 또한 이전 제1실시예의 그것과 동일한 효과를 얻으며, 그 구체적인 내용의 기재는 생략하도록 한다.
도 7은 본 발명의 제4실시예에 따른 상변화 기억 소자를 설명하기 위한 단면도이다.
도시된 바와 같이, 본 발명의 제4실시예의 상변화 기억 소자는 플러그형 상변화막(144)이 "L"자 단면 형상, 바람직하게, 인접한 두 셀에서 각각 "L"자 형상 및 "미러 L"자의 단면 형상을 갖도록 함과 아울러 "ㄷ"자 형상 또는 "반 도넛" 형상의 평면, 바람직하게, 인접한 두 셀에서 각각 "ㄷ"자 형상 및 "미러 ㄷ"자 형상, 또는, "반 도넛(⊂)" 형상 및 "미러 반 도넛(⊃)" 형상의 평면 형상을 갖도록 형성된 구조를 갖는다.
또한, 본 발명의 제4실시예의 상변화 기억 소자는 제2절연막(130)과 비트라인(180) 사이에 개재되게 상기 제2절연막(130) 상에 질화막 재질의 제4절연막(170)이 더 형성된 구조를 갖는다.
그 밖에, 나머지 구성 요소들은 이전 실시예들의 그것들과 동일하며, 그 구체적인 설명은 생략하도록 한다.
도 8a 내지 도 8f는 본 발명의 제5실시예에 따른 상변화 기억 소자 및 그의 제조방법을 설명하기 위한 공정별 단면도이다. 여기서, 도 3a 내지 도 3f와 동일한 부분은 동일한 도면부호로 나타낸다.
본 발명의 제5실시예에 따른 상변화 기억 소자는 상변화막(146)의 보다 신뢰성 있는 상변화가 이루어지도록 제1전극(120)과 상변화막(146) 사이에 히터(192)가 개재된 구조를 가지며, 그 제조방법은 다음과 같다.
도 8a를 참조하면, 스위칭 소자를 구비한 반도체 기판(100)의 상부에 제1절연막(110) 및 제1전극(120)을 형성한 상태에서, 상기 제1절연막(110) 및 제1전극(120) 상에 산화막 재질의 제2절연막(130)을 형성한다. 그런다음, 상기 제2절연 막(130)을 식각하여 인접한 두 셀에서의 제1전극(120)의 일부분 및 이들 사이의 제1절연막(110) 부분을 노출시키는 홀(H)을 형성한다.
상기 홀(H)은 제1전극(120)의 5∼100㎚의 폭을 노출시키도록 형성하며, 또한, 평면 상으로 직사각 형상 또는 타원 형상을 갖도록 형성한다. 상기 홀(H)에 의해 노출된 제1전극(120) 및 제1절연막(110) 부분과 식각된 제2절연막(130)의 측벽 및 상면 상에 도전막(190)을 형성한다. 상기 도전막(190)은 TiW, TiN 및 TiAlN 중 어느 하나로 형성하며, 5∼50Å 두께로 형성한다. 상기 도전막(190) 상에 상기 제2절연막(130) 상에 형성된 도전막(190) 부분을 노출시키는 감광막 패턴(150)을 형성한다.
도 8b를 참조하면, 상기 감광막 패턴을 식각 마스크로 이용해서 노출된 도전막(190) 부분을 식각한 후, 상기 감광막 패턴을 제거한다. 상기 홀(H)을 매립하도록 잔류되어 있는 도전막(190)과 상기 도전막(190)이 식각되어 노출된 제1절연막(110) 및 제1전극(120) 부분 상에 제3절연막(160)을 형성한다. 그런다음, 상기 제2절연막(130)이 노출되도록 상기 제3절연막(160)과 도전막을 CMP하여 홀(H)의 양 측벽에 각각 상기 제1전극(120)과 콘택되는 플러그형의 히터(192)를 형성한다. 이때, 상기 플러그형의 히터(192)은 단면이 "│"자 형상을 갖도록 형성한다. 또한, 상기 플러그형의 히터(192)은 평면이 "ㄷ"자 형상 또는 "반 도넛" 형상을 갖도록, 바람직하게, 인접한 두 셀에서 평면이 각각 "ㄷ"자 형상 및 "미러 ㄷ"자 형상, 또는, "반 도넛(⊂)" 형상 및 "미러 반 도넛(⊃)" 형상을 갖도록 형성한다.
도 8c를 참조하면, 상기 히터(192)의 표면 일부 두께를 리세스 한다. 이때, 상기 히터(192)의 리세스는 상기 제2절연막(130)의 두께가 3000∼4000Å 정도일 때, 상기 제2절연막(130)의 표면으로부터 100∼2000Å의 깊이로 수행한다.
도 8d를 참조하면, 상기 히터(192)가 리세스되어 얻어진 빈 공간내에 상변화 물질막을 매립하여 상기 히터(192)의 개재하에 상기 제1전극(120)과 콘택되는 플러그형 상변화막(146)을 형성한다. 상기 플러그형 상변화막(146)은 단면이 "│" 형상을 갖도록, 그리고, 평면이 "ㄷ"자 형상 또는 "반 도넛" 형상을 갖도록, 바람직하게, 인접한 두 셀에서 평면이 각각 "ㄷ"자 형상 및 "미러 ㄷ"자 형상, 또는, "반 도넛(⊂)" 형상 및 "미러 반 도넛(⊃)" 형상을 갖도록 형성한다.
상기 플러그형 상변화막(146)를 포함한 제2절연막(130) 및 제3절연막(160) 상에 상기 상변화막(146)과 콘택되고, 그리고, 캐패시터 상부전극에 해당하는 제2전극의 역할을 겸하는 비트라인(180)을 형성한다.
본 발명의 제5실시예에 따른 상변화 기억 소자 또한 이전 실시예들의 그것과 동일한 효과를 얻으며, 그 구체적인 내용의 기재는 생략하도록 한다.
도 9는 본 발명의 제6실시예에 따른 상변화 기억 소자를 설명하기 위한 단면도이다.
도시된 바와 같이, 본 발명의 제6실시예에 따른 상변화 기억 소자는 이전 제5실시예의 그것과 비교해서 제2절연막(130)과 비트라인(180) 사이에 개재되게 상기 제2절연막(130) 상에 질화막 재질의 제4절연막(170)이 더 형성된 구조를 갖는다.
그 밖에, 나머지 구성 요소들은 이전 제6실시예의 그것들과 동일하며, 그 구체적인 설명은 생략하도록 한다.
도 10은 본 발명의 제7실시예에 따른 상변화 기억 소자를 설명하기 위한 단면도이다.
도시된 바와 같이, 본 발명의 제7실시예의 상변화 기억 소자는 히터(194)가 평면 상으로 볼 때 "ㄷ"자 형상 또는 "반 도넛" 형상을 갖도록, 바람직하게, 인접한 두 셀에서 평면이 각각 "ㄷ"자 형상 및 "미러 ㄷ"자 형상, 또는, "반 도넛(⊂)" 형상 및 "미러 반 도넛(⊃)" 형상을 갖도록 하면서, 단면이 "L"자 형상, 바람직하게, 인접한 두 셀에서 각각 "L"자 형상 및 "미러 L"자 형상을 갖도록 형성된 구조를 갖는다.
그 밖에, 나머지 구성 요소들은 이전 제6실시예의 그것들과 동일하며, 그 구체적인 설명은 생략하도록 한다.
도 11은 본 발명의 제8실시예에 따른 상변화 기억 소자를 설명하기 위한 단면도이다.
도시된 바와 같이, 본 발명의 제8실시예의 상변화 기억 소자는 히터(194)가 "L"자 단면 형상, 바람직하게, 인접한 두 셀에서 각각 "L"자 형상 및 "미러 L"자 형상의 단면을 갖도록 함과 아울러 "ㄷ"자 형상 또는 "반 도넛"의 평면 형상을 갖도록, 바람직하게, 인접한 두 셀에서 각각 "ㄷ"자 형상 및 "미러 ㄷ"자 형상, 또는, "반 도넛(⊂)" 형상 및 "미러 반 도넛(⊃)" 형상의 평면 형상을 갖도록 형성된 구조이다.
또한, 본 발명의 제8실시예의 상변화 기억 소자는 제2절연막(130)과 비트라인(180) 사이에 개재되게 상기 제2절연막(130) 상에 질화막 재질의 제4절연막(170) 이 더 형성된 구조를 갖는다.
그 밖에, 나머지 구성 요소들은 이전 제6실시예의 그것들과 동일하며, 그 구체적인 설명은 생략하도록 한다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 본 발명의 제1실시예에 따른 상변화 기억 소자를 도시한 단면도이다.
도 2a 및 도 2b는 본 발명의 제1실시예에 따른 상변화 기억 소자에서의 상변화막을 설명하기 위한 평면도이다.
도 3a 내지 도 3f는 본 발명의 제1실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 단면도이다.
도 4a 및 도 4b는 도 3b에 대응하는 평면도이다.
도 5a 내지 도 5c는 본 발명의 제2실시예에 따른 상변화 기억 소자 및 그의 제조방법을 설명하기 위한 공정별 단면도이다.
도 6a 내지 도 6c는 본 발명의 제3실시예에 따른 상변화 기억 소자 및 그의 제조방법을 설명하기 위한 공정별 단면도이다.
도 7은 본 발명의 제4실시예에 따른 상변화 기억 소자를 설명하기 위한 단면도이다.
도 8a 내지 도 8d는 본 발명의 제5실시예에 따른 상변화 기억 소자 및 그의 제조방법을 설명하기 위한 공정별 단면도이다.
도 9는 본 발명의 제6실시예에 따른 상변화 기억 소자를 설명하기 위한 단면도이다.
도 10은 본 발명의 제7실시예에 따른 상변화 기억 소자를 설명하기 위한 단면도이다.
도 11은 본 발명의 제8실시예에 따른 상변화 기억 소자를 설명하기 위한 단 면도이다.
- 도면의 주요 부분에 대한 부호의 설명 -
100 : 반도체 기판 110 : 제1절연막
120 : 제1전극 130 : 제2절연막
140 : 상변화 물질막 142,144,146 : 상변화막
150,152 : 감광막 패턴 160 : 제3절연막
170 : 제4절연막 180 : 비트라인
190 : 도전막 192,194 : 히터
H : 홀

Claims (86)

  1. 제1전극;
    상기 제1전극을 덮도록 형성된 절연막;
    상기 절연막 내에 상기 제1전극과 콘택되도록 형성된 플러그형 상변화막; 및
    상기 절연막 상에 상기 상변화막과 콘택되도록 형성되며, 제2전극의 역할을 겸하는 비트라인;
    을 포함하는 것을 특징으로 하는 상변화 기억 소자.
  2. 제 1 항에 있어서, 상기 플러그형 상변화막은 단면이 "│"자 형상을 갖는 것을 특징으로 하는 상변화 기억 소자.
  3. 제 1 항에 있어서, 상기 플러그형 상변화막은 단면이 "L"자 형상을 갖는 것을 특징으로 하는 상변화 기억 소자.
  4. 제 1 항에 있어서, 상기 플러그형 상변화막은 평면이 "ㄷ"자 형상을 갖는 것을 특징으로 하는 상변화 기억 소자.
  5. 제 1 항에 있어서, 상기 플러그형 상변화막은 평면이 "반 도넛" 형상을 갖는 것을 특징으로 하는 상변화 기억 소자.
  6. 제 1 항에 있어서, 상기 제1전극과 상기 플러그형 상변화막 사이에 개재된 도전막으로 이루어진 히터를 더 포함하는 것을 특징으로 하는 상변화 기억 소자.
  7. 제 6 항에 있어서, 상기 히터 및 플러그형 상변화막는 모두 단면이 "│"자 형상을 갖는 것을 특징으로 하는 상변화 기억 소자.
  8. 제 6 항에 있어서, 상기 히터는 단면이 "L"자 형상을 가지며, 상기 플러그형 상변화막은 단면이 "│"자 형상을 갖는 것을 특징으로 하는 상변화 기억 소자.
  9. 스위칭 소자를 구비한 반도체 기판;
    상기 반도체 기판 상부에 형성된 제1절연막;
    상기 제1절연막 내에 형성된 제1전극;
    상기 제1전극과 콘택되도록 형성된 플러그형 상변화막;
    상기 상변화막의 일측면과 접촉되도록 상기 제1전극의 일부 및 이에 인접한 제1절연막 부분 상에 형성된 제2절연막;
    상기 상변화막의 타측면과 접촉되도록 나머지 제1전극 부분 및 이에 인접한 제1절연막 부분 상에 형성된 제3절연막; 및
    상기 상변화막과 콘택되도록 상기 제2절연막 및 제3절연막 상에 형성되며, 제2전극의 역할을 겸하는 비트라인;
    을 포함하는 것을 특징으로 하는 상변화 기억 소자.
  10. 제 9 항에 있어서, 상기 제1절연막과 제2절연막 및 제3절연막은 산화막을 포함하는 것을 특징으로 하는 상변화 기억 소자.
  11. 제 9 항에 있어서, 상기 제2절연막과 상기 비트라인 사이에 개재되게 상기 제2절연막 상에 형성된 제4절연막을 더 포함하는 것을 특징으로 하는 상변화 기억 소자.
  12. 제 11 항에 있어서, 상기 제4절연막은 질화막을 포함하는 것을 특징으로 하는 상변화 기억 소자.
  13. 제 9 항에 있어서, 상기 플러그형 상변화막은 단면이 "│"자 형상을 갖는 것을 특징으로 하는 상변화 기억 소자.
  14. 제 9 항에 있어서, 상기 플러그형 상변화막은 단면이 "L"자 형상을 갖는 것을 특징으로 하는 상변화 기억 소자.
  15. 제 14 항에 있어서, 상기 플러그형 상변화막은 인접한 두 셀에서 단면이 각각 "L"자 형상 및 "미러 L"자 형상을 갖는 것을 특징으로 하는 상변화 기억 소자.
  16. 제 9 항에 있어서, 상기 플러그형 상변화막은 평면이 "ㄷ"자 형상을 갖는 것을 특징으로 하는 상변화 기억 소자.
  17. 제 16 항에 있어서, 상기 플러그형 상변화막은 인접한 두 셀에서 평면이 각각 "ㄷ"자 형상 및 "미러 ㄷ"자 형상을 갖는 것을 특징으로 하는 상변화 기억 소자.
  18. 제 9 항에 있어서, 상기 플러그형 상변화막은 평면이 "반 도넛" 형상을 갖는 것을 특징으로 하는 상변화 기억 소자.
  19. 제 18 항에 있어서, 상기 플러그형 상변화막은 인접한 두 셀에서 평면이 각각 "반 도넛" 형상 및 "미러 반 도넛" 형상을 갖는 것을 특징으로 하는 상변화 기억 소자.
  20. 제 9 항에 있어서, 상기 제1전극과 상기 플러그형 상변화막 사이에 개재된 도전막으로 이루어진 히터를 더 포함하는 것을 특징으로 하는 상변화 기억 소자.
  21. 제 20 항에 있어서, 상기 히터 및 플러그형 상변화막는 모두 단면이 "│"자 형상을 갖는 것을 특징으로 하는 상변화 기억 소자.
  22. 제 20 항에 있어서, 상기 히터는 단면이 "L"자 형상을 가지며, 상기 플러그형 상변화막은 단면이 "│"자 형상을 갖는 것을 특징으로 하는 상변화 기억 소자.
  23. 스위칭 소자를 구비한 반도체 기판의 상부에 제1절연막을 형성하는 단계;
    상기 제1절연막 내에 제1전극을 형성하는 단계;
    상기 제1전극을 덮도록 제1절연막 상에 제2절연막을 형성하는 단계;
    상기 제2절연막을 식각하여 인접한 두 셀들에서의 각 제1전극의 일부분 및 이들 사이의 제1절연막 부분을 노출시키는 홀을 형성하는 단계;
    상기 노출된 제1전극 및 제1절연막과 상기 식각된 제2절연막의 측벽 및 상면 상에 상변화 물질막을 형성하는 단계;
    상기 제1절연막 상에 형성된 상변화 물질막 부분을 제거하는 단계;
    상기 홀을 매립하도록 상기 상변화 물질막 상에 제3절연막을 형성하는 단계;
    상기 제2절연막이 노출되도록 상기 제3절연막과 상변화 물질막을 제거하여 상기 홀의 양 측벽에 플러그형 상변화막을 형성하는 단계; 및
    상기 제2절연막 및 제3절연막 상에 상기 상변화막과 콘택되고, 제2전극의 역할을 겸하는 비트라인을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  24. 제 23 항에 있어서, 상기 제1절연막과 제2절연막 및 제3절연막은 산화막으로 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  25. 제 23 항에 있어서, 상기 홀은 평면이 직사각 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  26. 제 23 항에 있어서, 상기 홀은 평면이 타원 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  27. 제 23 항에 있어서, 상기 홀은 상기 제1전극의 5∼100㎚의 폭을 노출시키도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  28. 제 23 항에 있어서, 상기 플러그형 상변화막은 단면이 "│"자 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  29. 제 23 항에 있어서, 상기 플러그형 상변화막은 단면이 "L"자 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  30. 제 29 항에 있어서, 상기 플러그형 상변화막은 인접한 두 셀에서 단면이 각각 "L"자 형상 및 "미러 L"자 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  31. 제 23 항에 있어서, 상기 플러그형 상변화막은 평면이 "ㄷ"자 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  32. 제 31 항에 있어서, 상기 플러그형 상변화막은 인접한 두 셀에서 평면이 각각 "ㄷ"자 형상 및 "미러 ㄷ"자 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  33. 제 23 항에 있어서, 상기 플러그형 상변화막은 평면이 "반 도넛" 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  34. 제 33 항에 있어서, 상기 플러그형 상변화막은 인접한 두 셀에서 평면이 각각 "반 도넛" 형상 및 "미러 반 도넛" 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  35. 스위칭 소자를 구비한 반도체 기판의 상부에 제1절연막을 형성하는 단계;
    상기 제1절연막 내에 제1전극을 형성하는 단계;
    상기 제1전극을 덮도록 제1절연막 상에 제2절연막을 형성하는 단계;
    상기 제2절연막 상에 제4절연막을 형성하는 단계;
    상기 제4절연막과 제2절연막을 식각하여 인접한 두 셀들에서의 각 제1전극의 일부분 및 이들 사이의 제1절연막 부분을 노출시키는 홀을 형성하는 단계;
    상기 노출된 제1전극 및 제1절연막과 상기 식각된 제4절연막 및 제2절연막의 측벽과 상기 제4절연막의 상면 상에 상변화 물질막을 형성하는 단계;
    상기 제1절연막 상에 형성된 상변화 물질막 부분을 제거하는 단계;
    상기 홀을 매립하도록 상기 상변화 물질막 상에 제3절연막을 형성하는 단계;
    상기 제4절연막이 노출되도록 상기 제3절연막과 상변화 물질막을 제거하여 상기 홀의 양 측벽에 플러그형 상변화막을 형성하는 단계; 및
    상기 제4절연막 및 제3절연막 상에 상기 상변화막과 콘택되고, 제2전극의 역할을 겸하는 비트라인을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  36. 제 35 항에 있어서, 상기 제1절연막과 제2절연막 및 제3절연막은 산화막으로 형성하고, 상기 제4절연막은 질화막으로 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  37. 제 35 항에 있어서, 상기 홀은 평면이 직사각 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  38. 제 35 항에 있어서, 상기 홀은 평면이 타원 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  39. 제 35 항에 있어서, 상기 홀은 상기 제1전극의 5∼100㎚의 폭을 노출시키도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  40. 제 35 항에 있어서, 상기 플러그형 상변화막은 단면이 "│"자 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  41. 제 35 항에 있어서, 상기 플러그형 상변화막은 단면이 "L"자 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  42. 제 41 항에 있어서, 상기 플러그형 상변화막은 인접한 두 셀에서 단면이 각각 "L"자 형상 및 "미러 L"자 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  43. 제 35 항에 있어서, 상기 플러그형 상변화막은 평면이 "ㄷ"자 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  44. 제 43 항에 있어서, 상기 플러그형 상변화막은 인접한 두 셀에서 평면이 각각 "ㄷ"자 형상 및 "미러 ㄷ"자 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  45. 제 35 항에 있어서, 상기 플러그형 상변화막은 평면이 "반 도넛" 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  46. 제 45 항에 있어서, 상기 플러그형 상변화막은 인접한 두 셀에서 평면이 각각 "반 도넛" 형상 및 "미러 반 도넛" 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  47. 스위칭 소자를 구비한 반도체 기판의 상부에 제1절연막을 형성하는 단계;
    상기 제1절연막 내에 제1전극을 형성하는 단계;
    상기 제1전극을 덮도록 제1절연막 상에 제2절연막을 형성하는 단계;
    상기 제2절연막을 식각하여 인접한 두 셀에서의 각 제1전극의 일부분 및 이들 사이의 제1절연막 부분을 노출시키는 홀을 형성하는 단계;
    상기 노출된 제1전극 및 제1절연막 부분과 상기 식각된 제2절연막의 측벽 및 상면 상에 도전막을 형성하는 단계;
    상기 제1절연막 상에 형성된 도전막 부분을 제거하는 단계;
    상기 홀을 매립하도록 상기 도전막 상에 제3절연막을 형성하는 단계;
    상기 제2절연막이 노출되도록 상기 제3절연막과 도전막을 제거하여 상기 홀의 양 측벽에 히터를 형성하는 단계;
    상기 히터를 리세스하는 단계;
    상기 히터가 리세스되어 얻어진 빈 공간내에 상변화 물질막을 매립하여 플러그형 상변화막을 형성하는 단계; 및
    상기 제2절연막 및 제3절연막 상에 상기 상변화막과 콘택되고 제2전극의 역할을 겸하는 비트라인을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  48. 제 47 항에 있어서, 상기 제1절연막과 제2절연막 및 제3절연막은 산화막으로 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  49. 제 47 항에 있어서, 상기 홀은 평면이 직사각 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  50. 제 47 항에 있어서, 상기 홀은 평면이 타원 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  51. 제 47 항에 있어서, 상기 홀은 상기 제1전극의 5∼100㎚의 폭을 노출시키도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  52. 제 47 항에 있어서, 상기 도전막은 TiW, TiN 및 TiAlN 중 어느 하나로 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  53. 제 47 항에 있어서, 상기 도전막은 5∼50Å 두께로 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  54. 제 47 항에 있어서, 상기 히터는 단면이 "│"자 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  55. 제 47 항에 있어서, 상기 히터는 단면이 "L"자 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  56. 제 55 항에 있어서, 상기 히터는 인접한 두 셀에서 단면이 각각 "L"자 형상 및 "미러 L"자 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  57. 제 47 항에 있어서, 상기 히터는 평면이 "ㄷ"자 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  58. 제 57 항에 있어서, 상기 히터는 인접한 두 셀에서 평면이 각각 "ㄷ"자 형상 및 "미러 ㄷ"자 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  59. 제 47 항에 있어서, 상기 히터는 평면이 "반 도넛" 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  60. 제 59 항에 있어서, 상기 히터는 인접한 두 셀에서 평면이 각각 "반 도넛" 형상 및 "미러 반 도넛" 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  61. 제 47 항에 있어서, 상기 히터를 리세스하는 단계는 상기 제2절연막의 표면으로부터 100∼2000Å의 깊이로 수행하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  62. 제 47 항에 있어서, 상기 플러그형 상변화막은 단면이 "│"자 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  63. 제 47 항에 있어서, 상기 플러그형 상변화막은 평면이 "ㄷ"자 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  64. 제 63 항에 있어서, 상기 플러그형 상변화막은 인접한 두 셀에서 평면이 각각 "ㄷ"자 형상 및 "미러 ㄷ"자 형상을 갖도록 형성하는 것을 특징으로 하는 상변 화 기억 소자의 제조방법.
  65. 제 47 항에 있어서, 상기 플러그형 상변화막은 평면이 "반 도넛" 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  66. 제 65 항에 있어서, 상기 플러그형 상변화막은 인접한 두 셀에서 평면이 각각 "반 도넛" 형상 및 "미러 반 도넛" 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  67. 스위칭 소자를 구비한 반도체 기판의 상부에 제1절연막을 형성하는 단계;
    상기 제1절연막 내에 제1전극을 형성하는 단계;
    상기 제1전극을 덮도록 제1절연막 상에 제2절연막을 형성하는 단계;
    상기 제2절연막 상에 제4절연막을 형성하는 단계;
    상기 제4절연막과 제2절연막을 식각하여 인접한 두 셀에서의 각 제1전극의 일부분 및 이들 사이의 제1절연막 부분을 노출시키는 홀을 형성하는 단계;
    상기 노출된 제1전극 및 제1절연막 부분과 상기 식각된 제4절연막 및 제2절연막의 측벽, 상기 제4절연막의 상면 상에 도전막을 형성하는 단계;
    상기 제1절연막 상에 형성된 도전막 부분을 제거하는 단계;
    상기 홀을 매립하도록 상기 도전막 상에 제3절연막을 형성하는 단계;
    상기 제4절연막이 노출되도록 상기 제3절연막과 도전막을 제거하여 상기 홀 의 양 측벽에 히터를 형성하는 단계;
    상기 히터를 리세스하는 단계;
    상기 히터가 리세스되어 얻어진 빈 공간내에 상변화 물질막을 매립하여 플러그형 상변화막을 형성하는 단계; 및
    상기 제4절연막 및 제3절연막 상에 상기 상변화막과 콘택되고, 제2전극의 역할을 겸하는 비트라인을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  68. 제 67 항에 있어서, 상기 제1절연막과 제2절연막 및 제3절연막은 산화막으로 형성하고, 상기 제4절연막은 질화막으로 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  69. 제 67 항에 있어서, 상기 홀은 평면이 직사각 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  70. 제 67 항에 있어서, 상기 홀은 평면이 타원 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  71. 제 67 항에 있어서, 상기 홀은 상기 제1전극의 5∼100㎚의 폭을 노출시키도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  72. 제 67 항에 있어서, 상기 도전막은 TiW, TiN 및 TiAlN 중 어느 하나로 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  73. 제 67 항에 있어서, 상기 도전막은 5∼50Å 두께로 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  74. 제 67 항에 있어서, 상기 히터는 단면이 "│" 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  75. 제 67 항에 있어서, 상기 히터는 단면이 "L"자 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  76. 제 75 항에 있어서, 상기 히터는 인접한 두 셀에서 단면이 각각 "L"자 형상 및 "미러 L"자 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  77. 제 67 항에 있어서, 상기 히터는 평면이 "ㄷ"자 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  78. 제 77 항에 있어서, 상기 히터는 인접한 두 셀에서 평면이 각각 "ㄷ"자 형상 및 "미러 ㄷ"자 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  79. 제 67 항에 있어서, 상기 히터는 평면이 "반 도넛" 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  80. 제 79 항에 있어서, 상기 히터는 인접한 두 셀에서 평면이 각각 "반 도넛" 및 "미러 반 도넛" 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  81. 제 67 항에 있어서, 상기 히터를 리세스하는 단계는 상기 제2절연막의 표면으로부터 100∼2000Å의 깊이로 수행하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  82. 제 67 항에 있어서, 상기 플러그형 상변화막은 단면이 "│" 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  83. 제 67 항에 있어서, 상기 플러그형 상변화막은 평면이 "ㄷ"자 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  84. 제 83 항에 있어서, 상기 플러그형 상변화막은 인접한 두 셀에서 평면이 각각 "ㄷ"자 형상 및 "미러 ㄷ"자 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  85. 제 67 항에 있어서, 상기 플러그형 상변화막은 평면이 "반 도넛" 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  86. 제 85 항에 있어서, 상기 플러그형 상변화막은 인접한 두 셀에서 평면이 각각 "반 도넛" 및 "미러 반 도넛" 형상을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
KR1020080005899A 2008-01-18 2008-01-18 상변화 기억 소자 및 그의 제조방법 KR100929639B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080005899A KR100929639B1 (ko) 2008-01-18 2008-01-18 상변화 기억 소자 및 그의 제조방법
US12/044,047 US20090184304A1 (en) 2008-01-18 2008-03-07 Phase change memory device having plug-shaped phase change layers and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080005899A KR100929639B1 (ko) 2008-01-18 2008-01-18 상변화 기억 소자 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20090079726A KR20090079726A (ko) 2009-07-22
KR100929639B1 true KR100929639B1 (ko) 2009-12-03

Family

ID=40875740

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080005899A KR100929639B1 (ko) 2008-01-18 2008-01-18 상변화 기억 소자 및 그의 제조방법

Country Status (2)

Country Link
US (1) US20090184304A1 (ko)
KR (1) KR100929639B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4273002B2 (ja) * 2002-03-28 2009-06-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 小型の照明システムおよび表示デバイス
KR101069723B1 (ko) 2009-11-26 2011-10-04 주식회사 하이닉스반도체 고집적 상변화 메모리 장치 및 그 제조방법
US8541765B2 (en) * 2010-05-25 2013-09-24 Micron Technology, Inc. Resistance variable memory cell structures and methods
US8803118B2 (en) 2012-05-29 2014-08-12 Micron Technology, Inc. Semiconductor constructions and memory arrays
US8981330B2 (en) * 2012-07-16 2015-03-17 Macronix International Co., Ltd. Thermally-confined spacer PCM cells
US11177436B2 (en) * 2019-04-25 2021-11-16 International Business Machines Corporation Resistive memory with embedded metal oxide fin for gradual switching
US11271151B2 (en) 2019-06-12 2022-03-08 International Business Machines Corporation Phase change memory using multiple phase change layers and multiple heat conductors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100548583B1 (ko) 2004-07-23 2006-02-02 주식회사 하이닉스반도체 상변환기억 소자의 형성방법
KR100655570B1 (ko) * 2004-12-31 2006-12-11 동부일렉트로닉스 주식회사 상변화 메모리 및 그 형성방법
KR20070014837A (ko) * 2005-07-29 2007-02-01 한국전자통신연구원 상변화 메모리소자 및 그 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1676934A1 (en) * 2004-12-30 2006-07-05 STMicroelectronics S.r.l. Chemical vapor deposition chamber for depositing titanium silicon nitride films for forming phase change memories
US7560723B2 (en) * 2006-08-29 2009-07-14 Micron Technology, Inc. Enhanced memory density resistance variable memory cells, arrays, devices and systems including the same, and methods of fabrication

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100548583B1 (ko) 2004-07-23 2006-02-02 주식회사 하이닉스반도체 상변환기억 소자의 형성방법
KR100655570B1 (ko) * 2004-12-31 2006-12-11 동부일렉트로닉스 주식회사 상변화 메모리 및 그 형성방법
KR20070014837A (ko) * 2005-07-29 2007-02-01 한국전자통신연구원 상변화 메모리소자 및 그 제조방법

Also Published As

Publication number Publication date
KR20090079726A (ko) 2009-07-22
US20090184304A1 (en) 2009-07-23

Similar Documents

Publication Publication Date Title
US7323734B2 (en) Phase changeable memory cells
KR100668824B1 (ko) 상변환 기억 소자 및 그 제조방법
US7569845B2 (en) Phase-change memory and fabrication method thereof
KR100745761B1 (ko) 다이오드겸용 저항소자를 구비하는 상변화 램과 그 제조 및동작 방법
US8525298B2 (en) Phase change memory device having 3 dimensional stack structure and fabrication method thereof
KR100929639B1 (ko) 상변화 기억 소자 및 그의 제조방법
US8218359B2 (en) Phase change random access memory and methods of manufacturing and operating same
KR100980295B1 (ko) 상변환 기억 소자의 제조방법
KR100967676B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR100650719B1 (ko) 상변환 기억 소자 및 그 제조방법
KR101178835B1 (ko) 상변환 기억 소자의 제조방법
KR100997785B1 (ko) 상변환 기억 소자 및 그 제조방법
KR101052866B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR101078718B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR100680976B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR100728984B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR101097866B1 (ko) 상변화 기억 소자의 제조방법
KR101006515B1 (ko) 상변환 기억 소자 및 그 제조방법
KR100895819B1 (ko) 상변화 기억 소자의 제조방법
KR20070063810A (ko) 상변환 기억 소자 및 그의 제조방법
KR20070063811A (ko) 상변환 기억 소자 및 그의 제조방법
KR20070102230A (ko) 상변환 기억 소자
KR20070063816A (ko) 상변환 기억 소자 및 그의 제조방법
KR20060001090A (ko) 상변환 기억 소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee