KR101052866B1 - 상변환 기억 소자 및 그의 제조방법 - Google Patents
상변환 기억 소자 및 그의 제조방법 Download PDFInfo
- Publication number
- KR101052866B1 KR101052866B1 KR1020050044601A KR20050044601A KR101052866B1 KR 101052866 B1 KR101052866 B1 KR 101052866B1 KR 1020050044601 A KR1020050044601 A KR 1020050044601A KR 20050044601 A KR20050044601 A KR 20050044601A KR 101052866 B1 KR101052866 B1 KR 101052866B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- gst
- metal pad
- tungsten plug
- forming
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 38
- 239000002184 metal Substances 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 33
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 32
- 239000010937 tungsten Substances 0.000 claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 238000002955 isolation Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 19
- 239000010410 layer Substances 0.000 claims description 17
- 239000011229 interlayer Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 abstract description 13
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 레이아웃의 변경을 통해 접지전압 인가 영역에서의 식각 데미지 발생이 방지되도록 한 상변환 기억 소자 및 그의 제조방법을 개시한다. 개시된 본 발명에 따른 상변환 기억 소자는, 상호 분리된 GST 셀 영역 및 접지전압 인가 영역을 갖는 반도체기판; 상기 반도체기판 내에 T-형 액티브영역들을 한정하도록 형성된 소자분리막; 상기 반도체기판 상에 액티브영역들을 지나도록 형성된 수 개의 워드라인; 상기 워드라인 양측의 기판 액티브영역 내에 형성된 접합영역; 상기 기판 액티브영역의 GST 셀 영역 상에 형성된 제1텅스텐플러그; 상기 액티브영역의 접지전압 인가 영역 상에 형성된 제2텅스텐플러그; 상기 GST 셀 영역 상에 제1텅스텐플러그와 콘택하도록 형성된 도트 형태의 금속패드; 상기 접지전압 인가 영역 상에 제2텅스텐플러그와 콘택하도록 형성된 바 형태의 접지라인; 및 상기 GST 셀 영역의 금속패드 상에 적층된 플러그형 하부전극과 GST막 및 상부전극으로 구성된 GST 셀;을 포함하는 것을 특징으로 한다.
Description
도 1은 종래의 상변환 기억 소자를 도시한 단면도.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 공정별 평면도.
* 도면의 주요 부분에 대한 부호의 설명 *
21 : 반도체기판 22 : T형 액티브영역
23 : 소자분리막 24 : 워드라인
26a : 제1텅스텐플러그 26b : 제2텅스텐플러그
28 : 금속패드 29 : 접지라인
본 발명은 상변환 기억 소자 및 그의 제조방법에 관한 것으로, 보다 상세하게는, 레이아웃의 변경을 통해 접지전압 인가 영역에서의 식각 데미지 발생이 방지되도록 한 상변환 기억 소자 및 그의 제조방법에 관한 것이다.
일반적으로 기억 소자는 전원이 차단되면 입력된 정보를 잃어버리는 휘발성 의 램(Random Access Memory : RAM) 소자와, 전원이 차단되더라도 입력된 정보의 저장 상태를 계속해서 유지하는 롬(Read Only Memory : ROM) 소자로 크게 구분된다. 상기 휘발성의 램 소자로는 디램(DRAM) 및 에스램(SRAM)을 들 수 있으며, 상기 비휘발성의 롬 소자로는 EEPROM(Elecrtically Erasable and Programmable ROM)과 같은 플래쉬 기억(Flash Memory) 소자를 들 수 있다.
그런데, 상기 디램은 잘 알려진 바와 같이 매우 우수한 기억 소자임에도 불구하고 높은 전하저장 능력이 요구되고, 이를 위해, 전극 표면적을 증가시켜야만 하므로 고집적화에 어려움이 있다.
또한, 상기 플래쉬 기억 소자는 두 개의 게이트가 적층된 구조를 갖는 것과 관련해서 전원전압에 비해 높은 동작전압이 요구되고, 이에 따라, 쓰기 및 소거 동작에 필요한 전압을 형성하기 위해 별도의 승압 회로를 필요로 하므로 고집적화에 어려움이 있다.
이에, 상기 비휘발성 기억 소자의 특성을 가지면서 고집적화를 이룰 수 있고, 또한, 구조가 단순한 새로운 기억 소자를 개발하기 위한 많은 연구들이 진행되고 있으며, 그 한 예로 최근들어 상변환 기억 소자(Phase Change RAM)가 제안되었다.
상변환 기억 소자는 하부전극과 상부전극 사이의 전류 흐름을 통해서 상기 전극들 사이에 개재된 상변환막이 결정 상태에서 비정질 상태로 상변화가 일어나는 것으로부터 결정질과 비정질에 따른 저항 차이를 이용하여 셀에 저장된 정보를 판별하는 기억 소자이다.
다시말해, 상변환 기억 소자는 상변환막으로 칼코제나이드(Chalcogenide)막을 이용하는데, 이러한 칼코제나이드막은 게르마늄(Ge), 스티비움(Sb) 및 텔루리움 (Te)로 이루어진 화합물막(이하, GST막)으로서, 인가된 전류, 즉, 주울 열(Joule Heat)에 의해 비정질(Amorphouse) 상태와 결정질(Crystalline) 상태 사이에서 상변화가 일어나며, 이때, 비정질 상태를 갖는 상변환막의 비저항이 결정질 상태를 갖는 상변환막의 비저항 보다 높다는 것으로부터, 읽기 모드에서 상변환막을 통하여 흐르는 전류를 감지하여 상변환 기억 셀에 저장된 정보가 논리 '1'인지 또는 논리 '0'인지를 판별하게 된다.
한편, 이러한 상변환 기억 소자에 있어서, GST막의 상변화를 위해서는 전류 흐름이 1㎃ 이상이 요구되므로, GST막과 전극과의 접촉 면적을 작게 하여 상기 GST막의 상변화에 필요한 전류를 낮추어야 한다.
도 1은 종래의 상변환 기억 소자를 도시한 단면도로서, 이를 설명하면 다음과 같다.
도시된 바와 같이, 소자분리막에 의해 한정된 반도체기판(1)의 액티브영역 상에 게이트들(4)이 형성되어져 있고, 상기 게이트(4) 양측의 기판 표면 내에는 접합영역(도시안됨)이 형성되어 있다. 상기 게이트들(4)을 덮도록 기판 전면 상에 층간절연막(5)이 형성되어져 있고, GST 셀이 형성될 영역과 접지전압이 인가될 라인(이하, "접지라인(Vss line)"이라 칭함")이 형성될 층간절연막(5) 내에 각각 제1텅스텐플러그(6a)과 제2텅스텐플러그(6b)가 형성되어 있다.
상기 제1 및 제2텅스텐플러그(6a, 6b)를 포함한 층간절연막(5) 상에 제1산화 막(7)이 형성되어져 있으며, 다마신(Damascene) 공정에 따라 GST 셀 형성 영역에는 제1텅스텐플러그(6a)와 콘택하도록 도트(Dot) 형태의 금속패드(8)가 형성되어 있고, 접지전압이 인가될 영역에는 상기 제2텅스텐플러그(6b)와 콘택하도록 바(Bar) 형태의 접지라인(9)이 형성되어 있다.
계속해서, 금속패드(8) 및 접지라인(9)을 포함한 제1산화막(7) 상에 제2산화막(10)이 형성되어져 있으며, GST 셀이 형성될 영역의 제2산화막(10) 내에는 금속패드(8)와 콘택하도록 플러그 형태의 하부전극콘택(Bottom electrode contact; 11)이 형성되어 있다.
상기 GST 셀이 형성될 제2산화막 부분 상에 하부전극콘택(11)과 콘택하도록 패턴 형태로 GST막(12)과 상부전극(13)이 적층되어져 있고, 이를 통해, 플러그 형태의 하부전극, 즉, 하부전극콘택(11)과 그 위에 적층된 GST막(12) 및 상부전극(13)으로 구성되는 GST 셀이 구성되어 있다.
그리고, 상기 GST 셀을 덮도록 제2산화막(10) 상에 제3산화막(14)이 형성되어져 있고, 상기 제3산화막(14) 상에는 상부전극(13)과 콘택하도록 금속배선(15)이 형성되어 있다.
그러나, 전술한 바와 같은 종래의 상변환 기억 소자에 있어서, 다마신 공정을 이용하여 금속패드와 접지라인을 동시에 형성할 경우, 상기 바 형태로 길게 형성되는 접지라인 영역은 금속패드가 형성되는 GST 셀 영역에 비해 식각 공정시 하부 층들의 식각 데미지(Etch damage)가 발생하게 되며, 이에 따라, 최종적으로 얻어진 상변환 기억 소자의 특성 저하가 유발된다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 레이아웃의 변경을 통해 접지전압 인가 영역에서의 식각 데미지 발생이 방지되도록 한 상변환 기억 소자 및 그의 제조방법을 제공함에 그 목적이 있다.
또한, 본 발명은 접지라인 형성시의 식각 데미지 발생을 억제함으로써 소자 특성이 확보되도록 한 상변환 기억 소자 및 그의 제조방법을 제공함에 그 다른 목적이 있다.
상기와 같은 목적을 달성하기 위해, 본 발명은, 상호 분리된 GST 셀 영역 및 접지전압 인가 영역을 갖는 반도체기판; 상기 반도체기판 내에 T-형 액티브영역들을 한정하도록 형성된 소자분리막; 상기 반도체기판 상에 액티브영역들을 지나도록 형성된 수 개의 워드라인; 상기 워드라인 양측의 기판 액티브영역 내에 형성된 접합영역; 상기 기판 액티브영역의 GST 셀 영역 상에 형성된 제1텅스텐플러그; 상기 액티브영역의 접지전압 인가 영역 상에 형성된 제2텅스텐플러그; 상기 GST 셀 영역 상에 제1텅스텐플러그와 콘택하도록 형성된 도트 형태의 금속패드; 상기 접지전압 인가 영역 상에 제2텅스텐플러그와 콘택하도록 형성된 바 형태의 접지라인; 및 상기 GST 셀 영역의 금속패드 상에 적층된 플러그형 하부전극과 GST막 및 상부전극으로 구성된 GST 셀;을 포함하는 상변환 기억 소자를 제공한다.
또한, 본 발명은, 상호 분리된 GST 셀 영역 및 접지전압 인가 영역을 갖는 반도체기판 내에 수 개의 T-형 액티브영역을 한정하는 소자분리막을 형성하는 단 계; 상기 반도체기판 상에 액티브영역의 소정 부분을 지나는 수 개의 워드라인을 형성하는 단계; 상기 워드라인 양측의 기판 액티브영역 내에 접합영역을 형성하는 단계; 상기 워드라인들을 덮도록 기판 전면 상에 층간절연막을 형성하는 단계; 상기 GST 셀 영역의 액티브영역 상에 제1텅스텐플러그를 형성함과 아울러 접지전압 인가 영역의 액티브영역 상에 제2텅스텐플러그를 형성하는 단계; 상기 GST 셀 영역의 층간절연막 상에 제1텅스텐플러그와 콘택하는 도트 형태의 금속패드를 형성함과 아울러 상기 GST 셀 영역과 분리된 접지전압 인가 영역의 층간절연막 상에 제2텅스텐플러그와 콘택하는 바 형태의 접지라인을 형성하는 단계; 및 상기 GST 셀 영역의 금속패드 상에 하부전극과 GST막 및 상부전극의 적층 구조로 이루어진 GST 셀을 형성하는 단계;를 포함하는 상변환 기억 소자의 제조방법을 제공한다.
여기서, 상기 도트 형태의 금속패드와 바 형태의 접지라인은 상기 금속패드를 먼저 형성한 후에 상기 접지라인을 형성하거나, 또는, 상기 접지라인을 먼저 형성한 후에 상기 금속패드를 형성하는 것을 특징으로 한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
먼저, 본 발명의 기술적 원리를 설명하면, 본 발명은 레이아웃의 변경을 통해 GST 셀이 있는 영역과 접지전압이 인가되는 영역을 분리하고, 아울러, GST 셀 영역에 있어서의 금속패드와 접지전압 인가 영역에서의 접지라인을 개별 형성한다.
이렇게 하는 경우, 바 형태의 접지라인 형성시 하부 층들의 식각 데미지를 억제시킬 수 있으며, 따라서, 식각 데미지의 억제를 통해 최종적으로 얻어진 상변환 기억 소자의 특성을 확보할 수 있다.
자세하게, 도 2a 내지 도 2d는 본 발명의 실시예에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 공정별 평면도로서, 이를 설명하면 다음과 같다.
도 2a를 참조하면, 반도체기판(21) 내에 T-형의 액티브영역(22)들을 한정하는 소자분리막(23)을 형성한다. 그런다음, 상기 기판 전면 상에 공지의 공정에 따라 액티브영역(22)의 소정 부분들을 지나는 수 개의 게이트, 즉, 워드라인(24)을 형성한다. 이때, 상기 워드라인(24)은 부분 절곡을 통해 접지라인과 콘택될 액티브영역 부분이 노출되도록 형성한다.
다음으로, 도시되지는 않았으나, 불순물의 고농도 이온주입을 통해 워드라인(24) 양측의 기판 액티브영역(22) 내에 접합영역을 형성한다.
도 2b를 참조하면, 기판 전면 상에 워드라인(24)을 덮도록 층간절연막(도시안됨)을 형성한 후, 그 표면을 평탄화시킨다. 그런다음, GST 셀이 형성될 영역과 접지전압이 인가될 영역의 층간절연막 부분들을 선택적으로 식각한 후, 텅스텐 증착 및 CMP(Chemical Mechanical Polishing)를 진행하여 상기 GST 셀이 형성될 영역에 제1텅스텐플러그(26a)를 형성하고, 그리고, 접지전압이 인가될 영역에 제2텅스텐플러그(26b)를 형성한다.
도 2c를 참조하면, 금속막 증착 및 이에 대한 식각 공정을 진행하여 GST 셀이 형성될 영역의 층간절연막 부분 상에 제1텅스텐플러그(26a)과 콘택하는 도트 형태의 금속패드(28)를 형성한다.
도 2d를 참조하면, 기판 결과물에 대해 재차 금속막 증착 및 이에 대한 식각 공정을 진행하여 금속패드(28)가 형성된 GST 셀 영역과 분리된 영역에 제2텅스텐플러그(26b)와 콘택하고, 그리고, 워드라인(24)과 수직하는 방향으로 배치되는 바 형태의 접지라인(29)을 형성한다.
여기서, 종래에는 도트 형태의 금속패드와 바 형태의 접지라인을 다마신 공정을 이용하여 동시에 형성하며, 이에 따라, 접지전압 인가 영역에서의 하부 층들에 식각 데미지가 유발되지만, 본 발명에서는 GST 셀 영역의 금속패드를 먼저 형성한 후, 접지전압 인가 영역의 접지라인을 나중에 형성하고, 특히, 상기 금속패드 형성 영역과 접지라인 형성 영역을 분리함으로써, 상기 다마신 공정을 이용해 금속패드와 접지라인을 동시에 형성하는 종래와 비교해서 상기 접지전압 인가 영역에서의 식각 데미지를 억제 또는 현저히 줄일 수 있다.
이후, 도시하지는 않았으나, 상기 GST 셀 영역의 금속패드(28) 상에 플러그형 하부전극, 즉, 하부전극콘택과 패터닝된 GST막 및 상부전극을 차례로 형성하여 GST 셀을 구성한다. 그리고나서, 금속배선 형성 공정을 포함한 공지된 일련의 후속 공정들을 차례로 진행하여 본 발명에 따른 상변환 기억 소자의 제조를 완성한다.
한편, 전술한 본 발명의 실시예에서는 GST 셀 영역에서의 도트 형태의 금속패드를 먼저 형성하고, 접지전압 인가 영역에서의 바 형태의 접지라인을 나중에 형성하였지만, 본 발명의 다른 실시예로서 상기 접지전압 인가 영역에서의 바 형태의 접지라인을 먼저 형성한 후, 상기 GST 셀 영역에서의 도트 형태의 금속패드를 나중에 형성하는 것도 적용 가능하다.
이 경우에도 마찬가지로, GST 셀 영역에서의 금속패드와 접지전압 인가 영역에서의 접지라인을 개별 형성할 뿐만 아니라 형성 영역을 분리함으로써 식각 데미지를 억제 또는 현저히 줄일 수 있다.
이상, 여기에서는 본 발명을 몇 가지 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 사상에서 벗어나지 않으면서 많은 수정과 변형을 가할 수 있음을 이해할 것이다.
이상에서와 같이, 본 발명은 레이아웃의 변경을 통해 GST 셀이 있는 영역과 접지전압이 인가되는 영역을 분리하여 형성함으로써 도트 형태의 금속패드와 바 형태의 접지라인의 형성시 식각 데미지가 발생되는 것을 억제시킬 수 있으며, 이에 따라, 최종적으로 얻어지는 상변환 기억 소자의 특성을 개선시킬 수 있다.
또한, 자세하게 설명하지는 않았으나, 본 발명은 하부 층들의 식각 데미지를 억제시킴으로써 후속 공정을 용이하게 할 수 있으며, 특히, E-빔 공정에 의해 진행되는 하부전극콘택 형성 공정에서 산화막의 두께가 균일한 것과 관련해서 균일한 하부전극콘택을 형성할 수 있다.
Claims (8)
- 상호 분리된 GST 셀 영역 및 접지전압 인가 영역을 갖는 반도체기판;상기 반도체기판 내에 T-형 액티브영역들을 한정하도록 형성된 소자분리막;상기 반도체기판 상에 액티브영역들을 지나도록 형성된 수 개의 워드라인;상기 워드라인 양측의 기판 액티브영역 내에 형성된 접합영역;상기 기판 액티브영역의 GST 셀 영역 상에 형성된 제1텅스텐플러그;상기 액티브영역의 접지전압 인가 영역 상에 형성된 제2텅스텐플러그;상기 GST 셀 영역 상에 제1텅스텐플러그와 콘택하도록 형성된 도트 형태의 금속패드;상기 접지전압 인가 영역 상에 제2텅스텐플러그와 콘택하도록 형성된 바 형태의 접지라인; 및상기 GST 셀 영역의 금속패드 상에 적층된 플러그형 하부전극과 GST막 및 상부전극으로 구성된 GST 셀;을 포함하는 것을 특징으로 하는 상변환 기억 소자.
- 청구항 2은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서, 상기 워드라인은 접지라인과 콘택될 액티브영역 부분을 노출시키도록 부분 절곡된 것을 특징으로 하는 상변환 기억 소자.
- 청구항 3은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서, 상기 접지라인은 워드라인과 수직하는 방향으로 배치되게 형성된 것을 특징으로 하는 상변환 기억 소자.
- 상호 분리된 GST 셀 영역 및 접지전압 인가 영역을 갖는 반도체기판 내에 수 개의 T-형 액티브영역을 한정하는 소자분리막을 형성하는 단계;상기 반도체기판 상에 액티브영역의 소정 부분을 지나는 수 개의 워드라인을 형성하는 단계;상기 워드라인 양측의 기판 액티브영역 내에 접합영역을 형성하는 단계;상기 워드라인들을 덮도록 기판 전면 상에 층간절연막을 형성하는 단계;상기 GST 셀 영역의 액티브영역 상에 제1텅스텐플러그를 형성함과 아울러 접지전압 인가 영역의 액티브영역 상에 제2텅스텐플러그를 형성하는 단계;상기 GST 셀 영역의 층간절연막 상에 제1텅스텐플러그와 콘택하는 도트 형태의 금속패드를 형성함과 아울러 상기 GST 셀 영역과 분리된 접지전압 인가 영역의 층간절연막 상에 제2텅스텐플러그와 콘택하는 바 형태의 접지라인을 형성하는 단계; 및상기 GST 셀 영역의 금속패드 상에 하부전극과 GST막 및 상부전극의 적층 구조로 이루어진 GST 셀을 형성하는 단계;를 포함하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
- 청구항 5은(는) 설정등록료 납부시 포기되었습니다.제 4 항에 있어서, 상기 워드라인은 접지라인과 콘택될 액티브영역 부분을 노출시키도록 부분 절곡된 형태로 형성하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
- 청구항 6은(는) 설정등록료 납부시 포기되었습니다.제 4 항에 있어서, 상기 도트 형태의 금속패드와 바 형태의 접지라인은 상기 금속패드를 먼저 형성한 후에 상기 접지라인을 형성하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
- 청구항 7은(는) 설정등록료 납부시 포기되었습니다.제 4 항에 있어서, 상기 도트 형태의 금속패드와 바 형태의 접지라인은 상기 접지라인을 먼저 형성한 후에 상기 금속패드를 형성하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
- 청구항 8은(는) 설정등록료 납부시 포기되었습니다.제 4 항에 있어서, 상기 접지라인은 워드라인과 수직하는 방향으로 배치되게 형성하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050044601A KR101052866B1 (ko) | 2005-05-26 | 2005-05-26 | 상변환 기억 소자 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050044601A KR101052866B1 (ko) | 2005-05-26 | 2005-05-26 | 상변환 기억 소자 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060122268A KR20060122268A (ko) | 2006-11-30 |
| KR101052866B1 true KR101052866B1 (ko) | 2011-07-29 |
Family
ID=37707627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050044601A KR101052866B1 (ko) | 2005-05-26 | 2005-05-26 | 상변환 기억 소자 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101052866B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101038312B1 (ko) * | 2004-12-28 | 2011-06-01 | 주식회사 하이닉스반도체 | 상변환 기억 소자 |
| KR100781982B1 (ko) | 2006-11-02 | 2007-12-06 | 삼성전자주식회사 | 반도체 메모리 장치 및 워드라인 콘택들의 레이아웃 구조 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6143604A (en) * | 1999-06-04 | 2000-11-07 | Taiwan Semiconductor Manufacturing Company | Method for fabricating small-size two-step contacts for word-line strapping on dynamic random access memory (DRAM) |
-
2005
- 2005-05-26 KR KR1020050044601A patent/KR101052866B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6143604A (en) * | 1999-06-04 | 2000-11-07 | Taiwan Semiconductor Manufacturing Company | Method for fabricating small-size two-step contacts for word-line strapping on dynamic random access memory (DRAM) |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060122268A (ko) | 2006-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7329579B2 (en) | Phase changeable memory cells and methods of fabricating the same | |
| KR100668846B1 (ko) | 상변환 기억 소자의 제조방법 | |
| KR100668824B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR100650753B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR100650752B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| US8981330B2 (en) | Thermally-confined spacer PCM cells | |
| KR100929639B1 (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| KR100980295B1 (ko) | 상변환 기억 소자의 제조방법 | |
| KR100650735B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR101052866B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR101097865B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR100967676B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR100650719B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR101178835B1 (ko) | 상변환 기억 소자의 제조방법 | |
| KR100997785B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR100997783B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR101161664B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR101096436B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR100772105B1 (ko) | 상변환 기억 소자의 제조방법 | |
| KR101078718B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR20070063811A (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR20070063810A (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR100895819B1 (ko) | 상변화 기억 소자의 제조방법 | |
| KR20060001088A (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR20070102230A (ko) | 상변환 기억 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |