KR101161664B1 - 상변환 기억 소자 및 그의 제조방법 - Google Patents
상변환 기억 소자 및 그의 제조방법 Download PDFInfo
- Publication number
- KR101161664B1 KR101161664B1 KR1020060061367A KR20060061367A KR101161664B1 KR 101161664 B1 KR101161664 B1 KR 101161664B1 KR 1020060061367 A KR1020060061367 A KR 1020060061367A KR 20060061367 A KR20060061367 A KR 20060061367A KR 101161664 B1 KR101161664 B1 KR 101161664B1
- Authority
- KR
- South Korea
- Prior art keywords
- phase change
- film
- phase
- trench
- phase conversion
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000006243 chemical reaction Methods 0.000 claims abstract description 75
- 239000011229 interlayer Substances 0.000 claims abstract description 37
- 239000010410 layer Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 239000012782 phase change material Substances 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 14
- 239000010936 titanium Substances 0.000 claims description 12
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 6
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical group [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 6
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 6
- 229910052741 iridium Inorganic materials 0.000 claims description 6
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 229910052707 ruthenium Inorganic materials 0.000 claims description 6
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims description 6
- 229910052714 tellurium Inorganic materials 0.000 claims description 6
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 150000004770 chalcogenides Chemical class 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005755 formation reaction Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 셀 크기를 감소시킬 수 있는 상변환 기억 소자 및 그의 제조방법을 개시하며, 개시된 본 발명에 따른 상변환 기억 소자의 제조방법은, 다수의 단위 셀 영역을 갖는 반도체기판 상에 층간절연막을 형성하는 단계; 상기 각 단위 셀의 층간절연막 부분 내에 하부전극콘택을 형성하는 단계; 상기 하부전극콘택을 포함한 층간절연막 상에 패턴의 형태로 적층된 제1상변환막과 하드마스크를 형성하는 단계; 상기 인접하는 두 개의 단위 셀들에서의 제1상변화막들 사이의 층간절연막 부분을 식각하여 트렌치를 형성하는 단계; 상기 트렌치를 포함한 기판 결과물 상에 컨포멀하게 상변환물질막을 형성하는 단계; 상기 트렌치 내의 상변환물질막 부분을 분리시켜서 상기 트렌치 양측의 대응하는 단위 셀의 제1상변환막의 측면을 각각 감싸는 제2상변환막을 형성하는 단계; 및 상기 각 단위 셀에 형성된 제2상변환막과 콘택되게 상부전극콘택을 형성하는 단계;를 포함하는 것을 특징으로 한다.
Description
도 1은 종래의 상변환 기억 소자를 도시한 단면도.
도 2a 내지 도 2f는 본 발명의 일실시예에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 공정별 단면도.
도 3은 본 발명의 다른 실시예에 따른 상변환 기억 소자를 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
20 : 반도체기판 21 : 제1층간절연막
22 : 금속패드 23 : 제2층간절연막
24 : 하부전극콘택 25 : 제1상변환막
26 : 하드마스크 27 : 트렌치
28 : 제2상변환물질막 28a : 제2상변환막
29 : 상부전극용 도전막 29a : 상부전극
30 : 제3층간절연막 31 : 콘택홀
32 : 상부전극콘택 33 : 비트라인
본 발명은 상변환 기억 소자 및 그의 제조방법에 관한 것으로, 보다 상세하게는, 셀 크기를 감소시킬 수 있는 상변환 기억 소자 및 그의 제조방법에 관한 것이다.
일반적으로 기억 소자는 전원이 차단되면 입력된 정보를 잃어버리는 휘발성의 램(Random Access Memory; RAM) 소자와, 전원이 차단되더라도 입력된 정보의 저장 상태를 계속해서 유지하는 비휘발성의 롬(Read Only Memory: ROM) 소자로 크게 구분된다. 상기 휘발성의 램 소자로는 디램(DRAM) 및 에스램(SRAM)을 들 수 있으며, 상기 비휘발성의 롬 소자로는 EEPROM(Elecrtically Erasable and Programmable ROM)과 같은 플래쉬 메모리(Flash Memory)를 들 수 있다.
그런데, 상기 디램은 잘 알려진 바와 같이 매우 우수한 기억 소자임에도 불구하고 높은 전하저장 능력이 요구되고, 이를 위해, 전극 표면적을 증가시켜야만 하므로 고집적화에 어려움이 있다. 또한, 상기 플래쉬 메모리는 두 개의 게이트가 적층된 구조를 갖는 것과 관련해서 전원전압에 비해 높은 동작전압이 요구되고, 이에 따라, 쓰기 및 소거 동작에 필요한 전압을 형성하기 위해 별도의 승압 회로를 필요로 하므로 고집적화에 어려움이 있다.
이에, 상기 비휘발성 기억 소자의 특성을 가지면서 고집적화를 이룰 수 있고, 또한, 구조가 단순한 새로운 기억 소자를 개발하기 위한 많은 연구들이 진행되고 있으며, 그 한 예로서 최근들어 상변환 기억 소자(Phase Change memory)가 제안되었다.
상기 상변환 기억 소자는 하부전극과 상부전극 사이의 전류 흐름을 통해 상기 전극들 사이에 개재된 상변환막이 결정 상태에서 비정질 상태로 상변화가 일어나는 것으로부터 결정질과 비정질에 따른 저항 차이를 이용하여 셀에 저장된 정보를 판별한다.
다시말해, 상변환 기억 소자는 상변환막으로서 칼코제나이드(Chalcogenide)막을 이용하는데, 이러한 칼코제나이드막은 게르마늄(Ge), 스티비움(Sb) 및 텔루리움 (Te)로 이루어진 화합물막으로서, 인가된 전류, 즉, 주울 열(Joule Heat)에 의해 비정질(Amorphouse) 상태와 결정질(Crystalline) 상태 사이에서 상변화가 일어나며, 이때, 비정질 상태를 갖는 상변환막의 비저항이 결정질 상태를 갖는 상변환막의 비저항 보다 높다는 것으로부터, 쓰기 및 읽기 모드에서 상변환막을 통하여 흐르는 전류를 감지하여 상변환 기억 셀에 저장된 정보가 논리 '1'인지 또는 논리 '0'인지를 판별하게 된다.
한편, 상변환 기억 소자는 상변환막의 상변화에 필요한 전류량을 낮추는 것이 필요하며, 이에, 다양한 구조 및 방법들이 제안되고 있다.
도 1은 종래의 상변환 기억 소자를 도시한 단면도이다.
도시된 바와 같이, 하부전극콘택(Bottom Electrode Contact; 4) 상에 하부전극(5)이 형성되어 있고, 상기 하부전극(5) 에지(edge)의 제2층간절연막 부분이 식각되어 트렌치가 형성되어 있으며, 상변환막(7)과 상부전극(8)이 트렌치를 포함한 결과물 상에 차례로 형성되어 있다.
이와 같은 구조에 있어서, 트렌치 측벽에 형성된 상변환막 부분이 하부전 극(5)의 에지와 접촉을 이루게 되며, 따라서, 이 부위에서 상기 상변환막(7)의 상변화가 일어나게 된다.
도 1에서, 미설명된 도면부호 1은 제1층간절연막을, 2는 금속패드를, 3은 제2층간절연막을, 6은 질화막 하드마스크를, 9는 제3층간절연막을, 10은 상부전극콘택을, 그리고, 11은 비트라인을 각각 나타낸다.
그런데, 전술한 바와 같은 종래의 상변환 기억 소자는, 자세하게 도시하지는 않았으나, 각각의 셀에 트렌치를 형성하여 하부전극 에지와 상변환막간 접촉이 이루어지도록 해야 하는 바, 셀의 크기가 커지게 되고, 이에 따라, 칩 크기가 커지는 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 셀 크기를 감소시킬 수 있는 상변환 기억 소자 및 그의 제조방법을 제공함에 그 목적이 있다.
또한, 본 발명은 셀 크기를 감소시킴으로써 전체 칩 크기를 감소시킬 수 있는 상변환 기억 소자 및 그의 제조방법을 제공함에 그 다른 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 다수의 단위 셀 영역을 갖는 반도체기판; 상기 반도체기판 상에 형성된 층간절연막; 상기 각 단위 셀의 층간절연막 부분 내에 각각 형성된 하부전극콘택; 상기 하부전극콘택을 포함한 층간절연막 상에 패턴의 형태로 형성된 제1상변환막; 상기 제1상변환막 상에 형성된 하드 마스크; 상기 하드마스크를 포함한 제1상변환막의 일측면을 감싸도록 형성된 제2상변환막; 및 상기 제2상변환막과 콘택되도록 형성된 상부전극콘택;을 포함하는 상변환 기억 소자에 있어서, 상기 층간절연막은 인접하는 두 개의 제1상변환막들 사이 부분에 트렌치가 형성되고, 상기 제2상변환막은 상기 트렌치 양측의 대응하는 단위 셀의 제1상변환막의 측면을 각각 감싸도록 형성된 것을 특징으로 하는 상변환 기억 소자를 제공한다.
여기서, 상기 제2상변환막은 단위 셀들 각각에 형성된 것을 특징으로 한다.
상기 트렌치는 제1상변환막 보다 작은 크기를 갖는 것을 특징으로 한다.
상기 제2상변환막 상에 형성된 상부전극을 더 포함하는 것을 특징으로 한다.
또한, 본 발명은, 다수의 단위 셀 영역을 갖는 반도체기판 상에 층간절연막을 형성하는 단계; 상기 각 단위 셀의 층간절연막 부분 내에 하부전극콘택을 형성하는 단계; 상기 하부전극콘택을 포함한 층간절연막 상에 패턴의 형태로 적층된 제1상변환막과 하드마스크를 형성하는 단계; 인접하는 두 개의 단위 셀들에서의 제1상변환막들 사이의 층간절연막 부분을 식각하여 트렌치를 형성하는 단계; 상기 트렌치를 포함한 기판 결과물 상에 컨포멀하게 상변환물질막을 형성하는 단계; 상기 트렌치 내의 상변환물질막 부분을 분리시켜서 상기 트렌치 양측의 대응하는 단위 셀의 제1상변환막의 측면을 각각 감싸는 제2상변환막을 형성하는 단계; 및 상기 각 단위 셀에 형성된 제2상변환막과 콘택되게 상부전극콘택을 형성하는 단계;를 포함하는 것을 특징으로 하는 상변환 기억 소자의 제조방법을 제공한다.
여기서, 상기 하부전극콘택과 상부전극콘택은 티타늄알루미늄질화물(TiAlN), 백금(Pt), 이리듐(Ir), 이리듐산화물(IrO2), 루테늄(Ru), 루테늄산화물(RuO2), 티타늄(Ti), 티타늄질화물(TiN), 텅스텐(W) 및 알루미늄(Al)으로 구성된 그룹으로부터 선택되는 어느 하나로 형성하는 것을 특징으로 한다.
상기 제1상변환막과 제2상변환막은 게르마늄(Ge), 스티비움(Sb) 및 텔루리움(Te)으로 구성된 그룹으로부터 선택되는 어느 하나 이상을 포함하는 화합물막으로 형성하는 것을 특징으로 한다.
상기 하드마스크는 질화막 또는 산화막으로 형성하는 것을 특징으로 한다.
상기 트렌치는 상기 패턴 형태의 제1상변환막 보다 작은 크기를 갖도록 형성하는 것을 특징으로 한다.
상기 제2상변환막과 상부전극콘택 사이에 개재되는 상부전극을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
상기 상부전극콘택과 콘택되는 비트라인을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
먼저, 본 발명의 기술적 원리를 설명하면, 본 발명은 하부전극콘택 상에 셀프히터인 제1상변환막과 하드마스크를 차례로 형성하고, 이웃하는 두 셀 사이의 층간절연막 부분을 식각하여 하나의 트렌치를 형성하며, 상기 트렌치를 포함한 결과물 상에 제2상변환막과 상부전극을 차례로 형성하고, 그리고나서, 상기 트렌치 내에서 상부전극과 제2상변환막을 분리시켜 하나의 셀에 하나의 제2상변환막과 상부전극이 형성되도록 한다.
이렇게 함에 따라, 본 발명은 이웃하고 있는 두 셀들 사이에 형성한 하나의 트렌치를 이용하여 각 셀에서의 전극과 상변환막간 접촉이 이루어지도록 하므로, 단위 셀의 크기를 작게 할 수 있고, 이에 따라, 칩 전체 크기를 작게 할 수 있다.
또한, 본 발명은 하부전극콘택 상에 하부전극을 형성하지 않고 제1상변환막과 하드마스크를 형성함으로써 상기 제1상변환막이 셀프 히터로서 역할을 하게 되고, 트렌치 내에 형성한 제2상변환막과 접촉 계면에서 발생하는 주울 히터를 이용할 수 있으므로, 상변화에 필요한 전류량을 낮출 수 있다.
자세하게, 도 2a 내지 도 2f는 본 발명의 일실시예에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 2a를 참조하면, 다수의 단위 셀 영역을 가지며, 트랜지스터를 포함하는 하부 패턴(도시안됨)이 구비된 반도체기판(20)을 마련한 후, 상기 하부 패턴을 덮도록 기판(20) 상에 제1층간절연막(21)을 형성한다. 그런다음, 상기 제1층간절연막(21) 내에 공지의 공정, 예컨데, 다마신(damascene) 공정을 이용해서 각 셀의 트랜지스터와 개별 콘택되는 금속패드(22)를 형성한다.
다음으로, 상기 금속패드(22)를 포함한 제1층간절연막(21) 상에 제2층간절연막(23)을 형성한 후, 상기 제2층간절연막 내에 공지의 공정에 따라 각 단위 셀에서의 금속패드(22)와 콘택되는 하부전극콘택(24)을 형성한다. 여기서, 상기 하부전극콘택(24) 물질로서는 티타늄알루미늄질화물(TiAlN), 백금(Pt), 이리듐(Ir), 이리듐 산화물(IrO2), 루테늄(Ru), 루테늄산화물(RuO2), 티타늄(Ti), 티타늄질화물(TiN), 텅스텐(W), 알루미늄(Al) 등을 이용한다.
도 2b를 참조하면, 하부전극콘택(24)을 포함한 제2층간절연막(23) 상에 제1상변환물질막과 하드마스크용 질화막을 차례로 형성한다. 그런다음, 상기 하드마스크용 질화막과 제1상변환물질막을 패터닝해서 하드마스크(26) 및 제1상변환막(25)을 형성한다.
여기서, 상기 제1상변환물질막으로서는 칼코제나이드 원소인 게르마늄(Ge), 스티비움(Sb) 또는 텔루리움(Te) 중에서 어느 하나 이상을 포함하는 화합물막을 이용한다. 또한, 상기 하드마스크 물질로서는 질화막 이외에 산화막을 이용하는 것도 가능하다.
도 2c를 참조하면, 이웃하고 있는 셀들 사이에 배치된 제2층간절연막 부분을 소정 깊이만큼 식각하여 상기 이웃하고 있는 셀들 각각에 형성된 제1상변환막(25)의 측면을 노출시키는 트렌치(27)을 형성한다. 이때, 상기 트렌치(27)의 크기, 즉, 폭은 제1상변환막(25)의 크기 보다 작게 되도록 형성함이 바람직하다.
도 2d를 참조하면, 트렌치(27)를 포함한 결과물 상에 컨포멀(conformal)하게 제2상변환물질막(28)과 상부전극용 도전막(29)을 차례로 형성한다. 여기서, 상기 제2상변환물질막(28)으로서는 제1상변환물질막과 마찬가지로 칼코제나이드 원소인 게르마늄(Ge), 스티비움(Sb) 또는 텔루리움(Te) 중에서 어느 하나 이상을 포함하는 화합물막을 이용한다. 그리고, 상기 상부전극용 도전막(29)으로서는 티타늄알루미늄질화물(TiAlN), 백금(Pt), 이리듐(Ir), 이리듐산화물(IrO2), 루테늄(Ru), 루테늄 산화물(RuO2), 티타늄(Ti), 티타늄질화물(TiN), 텅스텐(W), 알루미늄(Al) 등을 이용한다.
도 2e를 참조하면, 상부전극용 도전막과 제2상변환물질막을 패터닝해서 트렌치 양측의 대응하는 제1상변환막(25) 및 하드마스크(26)의 측면을 감싸는 형태로 제2상변환막(28a)과 상부전극(29a)을 형성한다. 여기서, 본 발명은 인접하는 두 셀에 대해 하나의 트렌치(27)를 형성하고, 상기 트렌치(27) 내에서 상변환막(28a)과 상부전극(29a)을 분리시켜 줌으로써, 종래와 비교해서 트렌치 형성수를 줄일 수 있는 바, 단위 셀의 크기를 감소시킬 수 있고, 따라서, 칩 전체의 크기를 감소시킬 수 있다.
한편, 상기 제2상변환막(28a)은 제1상변환막(25)의 측면과 접촉되어 있고, 그리고, 상기 제1상변환막(25)은 하부전극콘택(24)과 접촉되어 있으므로, 상기 제1상변환막(25)은 제조 완료된 상변환 기억 소자에서 셀프 히터의 역할을 하게 되며, 상기 제1상변환막(25)과 제2상변환막(28a)의 접촉 계면에서 발생한 주울 히터에 의해 상기 접촉 계면에서 상변화가 일어나게 된다.
도 2f를 참조하면, 상부전극(29a)이 형성된 기판 결과물 상에 제3층간절연막(30)을 형성한다. 그런다음, 상기 제3층간절연막(30)을 식각하여 상부전극을 노출시키는 콘택홀(31)을 형성한 후, 상기 콘택홀(31) 내에 도전막을 매립시켜 상부전극콘택(32)을 형성한다. 여기서, 상기 상부전극콘택(32) 물질로서는 하부전극콘택(24) 물질과 마찬가지로 티타늄알루미늄질화물(TiAlN), 백금(Pt), 이리듐(Ir), 이리듐산화물(IrO2), 루테늄(Ru), 루테늄산화물(RuO2), 티타늄(Ti), 티타늄질화 물(TiN), 텅스텐(W), 알루미늄(Al) 등을 이용한다.
다음으로, 상기 상부전극콘택(32)을 포함한 제3층간절연막(30) 상에 금속막을 증착한 후, 이를 패터닝하여 상기 상부전극콘택(32)과 연결되는 비트라인(33)을 형성한다.
이후, 도시하지는 않았으나, 공지된 일련의 후속 공정들을 순차 진행해서 본 발명에 따른 상변환 기억 소자의 제조를 완성한다.
전술한 바와 같은 본 발명에 따른 상변환 기억 소자에 따르면, 인접하는 두 개의 단위 셀들 사이에 하나의 트렌치만을 형성한 후, 이 트렌치 내에서 상변환막과 상부전극을 분리시켜 두 개의 상변환 셀을 구성함으로써, 각각의 단위 셀마다 트렌치를 형성해야 하는 종래기술과 비교해서 트렌치의 수를 절반으로 줄일 수 있고, 이에 따라, 단위 셀의 크기 및 전체 칩의 크기를 줄일 수 있다.
또한, 종래에는 상변환막이 두 개의 단위 셀에 걸쳐 있으므로, 전류 집중화 효율이 떨어질 수 밖에 없지만, 본 발명에 따른 상변환 기억 소자의 경우는 하나의 단위 셀에 하나의 상변환막이 배치되므로 비트라인으로부터 상부전극을 통해 하부전극으로 인가되는 전류를 집중화시킬 수 있고, 그래서, 전류량을 효율적으로 이용할 수 있다.
게다가, 본 발명에 따른 상변환 기억 소자는 하부전극콘택 상에 제1상변환막이 형성되어 있고, 이 제1상변환막의 측면과 접촉하게 제2상변환막이 형성되어 있으므로, 상기 제1상변환막이 셀프히터로서 역할을 해서 상변환막의 상변화에 필요한 전류량 또한 낮출 수 있다.
한편, 전술한 본 발명의 실시예에서는 제2상변환막 상에 상부전극을 형성하고, 상기 상부전극과 콘택하게 상부전극콘택을 형성한 구조로 상변환 기억 소자를 구성하였으나, 본 발명의 다른 실시예로서, 도 3에 도시된 바와 같이, 상부전극의 형성을 생략한 채, 상부전극콘택(32)이 제2상변환막(28a)과 직접 콘택하도록 하는 구조로 상변환 기억 소자를 구성하는 것도 가능하며, 이 경우에도 앞서 설명한 효과를 동일하게 얻을 수 있다.
이상, 여기에서는 본 발명을 몇 가지 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 사상에서 벗어나지 않으면서 많은 수정과 변형을 가할 수 있음을 이해할 것이다.
이상에서와 같이, 본 발명은 두 개의 단위 셀들 사이에 하나의 트렌치를 이용하여 각 단위 셀에 상변환 셀을 구성함으로써, 셀 크기를 줄일 수 있고, 이에 따라, 칩 전체 크기를 감소시킬 수 있다.
또한, 본 발명은 두 개의 상변환막을 이용하여 상변화가 일어나도록 함으로써, 셀프히터와 주울히터를 이용할 수 있어서 상변환막의 상변화에 필요한 전류량을 작게 할 수 있다.
게다가, 본 발명은 하나의 단위 셀에 하나의 상변환 셀에 배치되도록 함으로써 비트라인으로부터 하부전극에 전달되는 전류를 집중화시킬 수 있어서 전류량을 효율적으로 이용할 수 있다.
Claims (13)
- 다수의 단위 셀 영역을 갖는 반도체기판; 상기 반도체기판 상에 형성된 층간절연막; 상기 각 단위 셀의 층간절연막 부분 내에 각각 형성된 하부전극콘택; 상기 하부전극콘택을 포함한 층간절연막 상에 패턴의 형태로 형성된 제1상변환막; 상기 제1상변환막 상에 형성된 하드마스크; 상기 하드마스크를 포함한 제1상변환막의 일측면을 감싸도록 형성된 제2상변환막; 및 상기 제2상변환막과 콘택되도록 형성된 상부전극콘택;을 포함하는 상변환 기억 소자에 있어서,상기 층간절연막은 인접하는 두 개의 제1상변환막들 사이 부분에 트렌치가 형성되고, 상기 제2상변환막은 상기 트렌치 양측의 대응하는 단위 셀의 제1상변환막의 측면을 각각 감싸도록 형성된 것을 특징으로 하는 상변환 기억 소자.
- 청구항 2은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서, 상기 제2상변환막은 단위 셀들 각각에 형성된 것을 특징으로 하는 상변환 기억 소자.
- 청구항 3은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서, 상기 트렌치는 제1상변환막 보다 작은 크기를 갖는 것을 특징으로 하는 상변환 기억 소자.
- 청구항 4은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서, 상기 제2상변환막 상에 형성된 상부전극을 더 포함하는 것을 특징으로 하는 상변환 기억 소자.
- 다수의 단위 셀 영역을 갖는 반도체기판 상에 층간절연막을 형성하는 단계;상기 각 단위 셀의 층간절연막 부분 내에 하부전극콘택을 형성하는 단계;상기 하부전극콘택을 포함한 층간절연막 상에 패턴의 형태로 적층된 제1상변환막과 하드마스크를 형성하는 단계;인접하는 두 개의 단위 셀들에서의 제1상변환막들 사이의 층간절연막 부분을 식각하여 트렌치를 형성하는 단계;상기 트렌치를 포함한 기판 결과물 상에 컨포멀하게 상변환물질막을 형성하는 단계;상기 트렌치 내의 상변환물질막 부분을 분리시켜서 상기 트렌치 양측의 대응하는 단위 셀의 제1상변환막의 측면을 각각 감싸는 제2상변환막을 형성하는 단계; 및상기 각 단위 셀에 형성된 제2상변환막과 콘택되게 상부전극콘택을 형성하는 단계;를 포함하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
- 청구항 6은(는) 설정등록료 납부시 포기되었습니다.제 5 항에 있어서, 상기 하부전극콘택은 티타늄알루미늄질화물(TiAlN), 백금(Pt), 이리듐(Ir), 이리듐산화물(IrO2), 루테늄(Ru), 루테늄산화물(RuO2), 티타늄(Ti), 티타늄질화물(TiN), 텅스텐(W) 및 알루미늄(Al)으로 구성된 그룹으로부터 선택되는 어느 하나로 형성하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
- 청구항 7은(는) 설정등록료 납부시 포기되었습니다.제 5 항에 있어서, 상기 제1상변환막은 게르마늄(Ge), 스티비움(Sb) 및 텔루리움(Te)으로 구성된 그룹으로부터 선택되는 어느 하나 이상을 포함하는 화합물막으로 형성하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
- 청구항 8은(는) 설정등록료 납부시 포기되었습니다.제 5 항에 있어서, 상기 하드마스크는 질화막 또는 산화막으로 형성하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
- 청구항 9은(는) 설정등록료 납부시 포기되었습니다.제 5 항에 있어서, 상기 트렌치는 상기 패턴 형태의 제1상변환막 보다 작은 크기를 갖도록 형성하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
- 청구항 10은(는) 설정등록료 납부시 포기되었습니다.제 5 항에 있어서, 상기 제2상변환막은 게르마늄(Ge), 스티비움(Sb) 및 텔루리움(Te)으로 구성된 그룹으로부터 선택되는 어느 하나 이상을 포함하는 화합물막으로 형성하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
- 청구항 11은(는) 설정등록료 납부시 포기되었습니다.제 5 항에 있어서, 상기 제2상변환막과 상부전극콘택 사이에 개재되는 상부전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
- 청구항 12은(는) 설정등록료 납부시 포기되었습니다.제 5 항에 있어서, 상기 상부전극콘택은 티타늄알루미늄질화물(TiAlN), 백 금(Pt), 이리듐(Ir), 이리듐산화물(IrO2), 루테늄(Ru), 루테늄산화물(RuO2), 티타늄(Ti), 티타늄질화물(TiN), 텅스텐(W) 및 알루미늄(Al)으로 구성된 그룹으로부터 선택되는 어느 하나로 형성하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
- 청구항 13은(는) 설정등록료 납부시 포기되었습니다.제 5 항에 있어서, 상기 상부전극콘택과 콘택되는 비트라인을 형성하는 단계를 더 포함하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060061367A KR101161664B1 (ko) | 2006-06-30 | 2006-06-30 | 상변환 기억 소자 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060061367A KR101161664B1 (ko) | 2006-06-30 | 2006-06-30 | 상변환 기억 소자 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080002500A KR20080002500A (ko) | 2008-01-04 |
| KR101161664B1 true KR101161664B1 (ko) | 2012-07-03 |
Family
ID=39214280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060061367A KR101161664B1 (ko) | 2006-06-30 | 2006-06-30 | 상변환 기억 소자 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101161664B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103022349A (zh) * | 2011-09-26 | 2013-04-03 | 爱思开海力士有限公司 | 相变随机存取存储器及其制造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101124341B1 (ko) * | 2011-01-07 | 2012-03-16 | 주식회사 하이닉스반도체 | 상변화 메모리 장치 및 그 제조 방법 |
-
2006
- 2006-06-30 KR KR1020060061367A patent/KR101161664B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103022349A (zh) * | 2011-09-26 | 2013-04-03 | 爱思开海力士有限公司 | 相变随机存取存储器及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080002500A (ko) | 2008-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100668824B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR100668846B1 (ko) | 상변환 기억 소자의 제조방법 | |
| US8525298B2 (en) | Phase change memory device having 3 dimensional stack structure and fabrication method thereof | |
| US20130140513A1 (en) | Thermally confined electrode for programmable resistance memory | |
| KR100790449B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| US7897959B2 (en) | Phase change memory device having a word line contact | |
| US10297642B2 (en) | Semiconductor device having data storage pattern | |
| US8501574B2 (en) | Resistive memory device and manufacturing method thereof and operating method thereof | |
| US8981330B2 (en) | Thermally-confined spacer PCM cells | |
| KR100650752B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR101511421B1 (ko) | 다층 상변화 물질을 이용하는 3차원 메모리 | |
| KR101161664B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR101097865B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| CN103003942B (zh) | 利用Ru/Si二极管的交叉点存储器 | |
| KR100437457B1 (ko) | 보이드를 갖는 상변환 기억 셀들 및 그 제조방법들 | |
| KR100650719B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR100997785B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR101178835B1 (ko) | 상변환 기억 소자의 제조방법 | |
| KR101052866B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR100929633B1 (ko) | 상변화 기억 소자 | |
| KR100680976B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR20080050099A (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR20060001088A (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR100668870B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR101006515B1 (ko) | 상변환 기억 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |