KR20060001088A - 상변환 기억 소자 및 그 제조방법 - Google Patents
상변환 기억 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR20060001088A KR20060001088A KR1020040050115A KR20040050115A KR20060001088A KR 20060001088 A KR20060001088 A KR 20060001088A KR 1020040050115 A KR1020040050115 A KR 1020040050115A KR 20040050115 A KR20040050115 A KR 20040050115A KR 20060001088 A KR20060001088 A KR 20060001088A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- phase change
- upper electrode
- interlayer insulating
- layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 238000000034 method Methods 0.000 title claims description 10
- 239000010410 layer Substances 0.000 claims abstract description 65
- 239000011229 interlayer Substances 0.000 claims abstract description 24
- 238000006243 chemical reaction Methods 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
Landscapes
- Semiconductor Memories (AREA)
Abstract
본 발명은 상부전극과 상변환막과의 접촉면적을 줄여 전류량을 감소시킬 수 있는 상변환 기억 소자 및 그 제조방법을 개시한다. 개시된 본 발명은, 하부패턴이 구비된 반도체 기판; 상기 하부패턴을 덮도록 반도체 기판 상에 형성된 층간절연막; 상기 층간절연막 내에 플러그 형태로 형성된 수 개의 하부전극; 상기 하부전극을 포함한 층간절연막 상에 형성되며 상부에 하드마스크막을 구비한 상변환막; 상기 이웃하여 형성된 상변환막들 사이에 상기 하드마스크막을 포함한 상변환막 보다 두껍게 형성되며, 양측 상변환막의 측면들과 동시에 접촉하도록 형성된 상부전극; 상기 상변환막의 하드마스크막 상에 상기 상부전극과 동일 평면이 되도록 형성된 제1산화막; 상기 제1산화막 상에 형성된 제2산화막; 및 상기 제2산화막 상에 상부전극과 콘택하도록 형성된 금속배선을 포함하는 것을 특징으로 한다.
Description
도 1은 종래 상변환 기억 셀을 설명하기 위한 도면.
도 2는 본 발명의 실시예에 따른 상변환 기억 소자를 설명하기 위한 단면도.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
21 : 반도체 기판 22 : 층간절연막
23 : 하부전극 24 : 상변환막
25 : 하드마스크막 26 : 제1산화막
27 : 제1콘택홀 28 : 상부전극
29 : 제2산화막 30 : 제2콘택홀
31 : 금속막
본 발명은 상변환 기억 소자 및 그 제조방법에 관한 것으로, 보다 상세하게 는, 상부전극과 상변환막과의 접촉면적을 줄여 전류량을 감소시킬 수 있는 상변환 기억 소자 및 그 제조방법에 관한 것이다.
일반적으로 기억 소자는 전원이 차단되면 입력된 정보를 잃어버리는 휘발성의 램(Random Access Memory : RAM) 소자와, 전원이 차단되더라도 입력된 정보의 저장 상태를 계속해서 유지하는 롬(Read Only Memory : ROM) 소자로 크게 구분된다. 상기 휘발성의 램 소자로는 디램(DRAM) 및 에스램(SRAM)을 들 수 있으며, 상기 비휘발성의 롬 소자로는 EEPROM(Elecrtically Erasable and Programmable ROM)과 같은 플래쉬 기억(Flash Memory) 소자를 들 수 있다.
그런데, 상기 디램은 잘 알려진 바와 같이 매우 우수한 기억 소자임에도 불구하고 주기적인 리프레쉬 동작을 위해 높은 전하저장 능력이 요구되고, 이를위해, 전극 표면적을 증가시켜야만 하므로 고집적화에 어려움을 갖게 되었다. 또한, 상기 플래쉬 기억 소자는 두 개의 게이트가 적층된 구조를 갖는 것과 관련해서 전원전압에 비하여 높은 동작전압이 요구되고, 이에따라, 쓰기 및 소거 동작에 필요한 전압을 형성하기 위해 별도의 승압 회로를 필요로 하므로 고집적화에 어려움이 있다.
이에, 비휘발성 기억 소자의 특성을 가지면서 고집적화를 이룰 수 있고, 또한, 구조가 단순한 새로운 기억 소자를 개발하기 위한 많은 연구들이 진행되어 왔으며, 그 한 예로 상변환 기억 소자(Phase Change RAM)가 제안되었다.
이러한 상변환 기억 소자는 하부전극과 상부전극 사이의 전류 흐름을 통해서 상기 전극들 사이에 개재된 상변환막이 결정 상태에서 비정질 상태로 상변화가 일어나는 것으로부터 결정질과 비정질에 따른 저항 차이를 이용하여 셀에 저장된 정 보를 판별하는 기억 소자이다.
다시말해, 상변환 기억 소자는 상변환막으로 칼코제나이드(Chalcogenide)막을 이용하는데, 이러한 칼코제나이드막은 게르마늄(Ge), 스티비움(Sb) 및 텔루리움 (Te)로 이루어진 화합물막(이하, GST막)으로서, 인가된 전류, 즉, 주울 열(Joule Heat)에 의해 비정질(Amorphouse) 상태와 결정질(Crystalline) 상태 사이에서 상변화가 일어나며, 이때, 비정질 상태를 갖는 상변환막의 비저항이 결정질 상태를 갖는 상변환막의 비저항 보다 높다는 것으로부터, 읽기 모드에서 상변환막을 통하여 흐르는 전류를 감지하여 상변환 기억 셀에 저장된 정보가 논리 '1'인지 또는 논리 '0'인지를 판별하게 된다.
도 1은 종래 상변환 기억 셀을 설명하기 위한 도면이다.
도 1에 도시된 바와 같이, 종래 상변환 기억 소자는 하부전극(3)을 포함하는 반도체 기판(1) 상에 층간절연막(5)을 형성한다. 그 다음, 상기 층간 절연막(5)을 식각하여 소오스 영역들과 전기적으로 연결되는 콘택플러그(7)를 형성한 후에 콘택플러그(7)를 포함한 기판 결과물 상에 상변환막(9)을 형성한다. 이어서, 상기 상변환막(9) 상에 상부전극(11)을 형성한다.
상기 상변환 기억 셀을 프로그램하기 위해 전압을 인가하면, 상기 상변환막(9)과 콘택플러그(7) 사이의 계면에서 열이 발생하여 상변환막의 일부분(9a)이 비정질 상태로 변한다. 상기 상변환막(9)과 콘택플러그(7)의 가장자리(C)의 열은 주변의 층간절연막(7)으로 확산되어 상태변화에 필요한 온도가 되지 않을 수 있다. 이로 인해, 상기 상변환막을 비정질화시킬때 상기 가장자리의 상변 환막(9)이 비정질화되지 않은 비정상적 영역이 생성될 수 있다.
또한, 상변화 메모리 소자의 읽기(Read) 및 쓰기(Write) 동작시 상기 상부전극과 상변환막의 접촉면적이 크기 때문에 상변화에 필요한 전류량이 증가하게 되고, 이로 인해 상변환 기억 소자의 속도에도 영향을 주게된다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 상부전극과 상변환막과의 접촉면적을 줄여 전류량을 감소시킬 수 있는 상변환 기억 소자 및 그 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 하부패턴이 구비된 반도체 기판; 상기 하부패턴을 덮도록 반도체 기판 상에 형성된 층간절연막; 상기 층간절연막 내에 플러그 형태로 형성된 수 개의 하부전극; 상기 하부전극을 포함한 층간절연막 상에 형성되며 상부에 하드마스크막을 구비한 상변환막; 상기 이웃하여 형성된 상변환막들 사이에 상기 하드마스크막을 포함한 상변환막 보다 두껍게 형성되며, 양측 상변환막의 측면들과 동시에 접촉하도록 형성된 상부전극; 상기 상변환막의 하드마스크막 상에 상기 상부전극과 동일 평면이 되도록 형성된 제1산화막; 상기 제1산화막 상에 형성된 제2산화막; 및 상기 제2산화막 상에 상부전극과 콘택하도록 형성된 금속배선을 포함하는 것을 특징으로 한다.
여기에서, 상기 상부전극은 폴리실리콘막 또는 금속막으로 이루어진 것을 특징으로 한다.
또한, 본 발명은 하부패턴을 구비한 반도체 기판을 제공하는 단계; 상기 하부패턴을 덮도록 반도체 기판 상에 층간절연막을 형성하는 단계; 상기 층간절연막 내에 플러그 형태로 수 개의 하부전극을 형성하는 단계; 상기 하부전극들을 포함한 층간절연막 상에 상변환막과 하드마스크막 및 제1산화막을 차례로 형성하는 단계; 상기 제1산화막과 하드마스크막 및 상변환막을 식각하여 상변환막들을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀 내에 도전막을 매립시켜 이웃하는 상변환막들의 측면과 동시에 접촉하는 상부전극을 형성하는 단계; 상기 상부전극을 포함한 제1산화막 상에 제2산화막을 형성하는 단계; 및 상기 제2산화막 상에 상부전극과 콘택되는 금속배선을 형성하는 단계를 포함하는 것을 특징으로 한다.
여기에서, 상기 상부전극은 폴리실리콘막 또는 금속막으로 형성하는 것을 특징으로 한다.
상기 제1산화막과 하드마스크막 및 상변환막을 식각하여 상변환막들을 노출시키는 콘택홀을 형성하는 단계는, 1단계 또는 2단계 식각 공정으로 진행하는 것을 특징으로 한다.
(실시예)
이하, 본 발명의 바람직한 실시예에 대해 첨부된 도면을 참조하여 상세하게 설명한다.
도 2는 본 발명의 실시예에 따른 상변환 기억 소자를 설명하기 위한 단면도이다.
도 2에 도시된 바와 같이, 본 발명의 상변환 기억 소자는 하부패턴(미도시) 을 포함하는 반도체 기판(21) 상에 하부패턴을 덮도록 층간절연막(22)이 형성되며, 상기 층간절연막(22) 내에 플러그 형태로 하부전극들(23)이 형성된다. 상기 하부전극(23)을 포함한 층간절연막(22) 상에 형성되며 상부에 하드마스크막(25)을 구비한 상변환막(24)이 형성된다. 상기 이웃하여 형성된 상변환막들(24) 사이에 상기 하드마스크막(25)을 포함한 상변환막(24) 보다 두껍게 형성되며, 양측 상변환막(24)의 측면들과 동시에 접촉하도록 상부전극(28)이 형성된다. 상기 상변환막(24)의 하드마스크막(25) 상에 상기 상부전극(24)과 동일 평면이 되도록 제1산화막(26)이 형성된다. 상기 제1산화막 상에 제2산화막(29)이 형성되며, 상기 제2산화막(29) 상에 상부전극(28)과 콘택하도록 금속배선(31)이 형성된다.
상기 하부전극(23) 및 상부전극(28)은 폴리실리콘막 또는 금속막으로 이루어지는 것이 바람직하다. 상기 제1산화막(26)은 HDP, USG, SOG, BPSG, PSG 및 TEOS 산화막으로 구성된 그룹으로부터 선택되는 어느 하나로 이루어지는 것이 바람직하다.
상기 상변화 메모리 소자의 읽기(Read) 및 쓰기(Write) 동작시 상기 상변환막(24)의 접촉면에서 열이 발생하면 상기 상변화막의 상태가 비정질 상태 또는 결정질 상태로 변한다. 본 발명의 상변환 기억 소자는 상부전극(28)을 상변환막들(24) 사이에 상변환막(24) 보다 두껍게 형성하여 양측 상변환막(24)의 측면들과 동시에 접촉하도록 형성함으로써 상부전극(28)과 상변환막(24)과의 접촉면적(A)이 작아지기 때문에 상변화에 필요한 전류를 감소시킬 수 있으므로, 상변환 기억 소자의 속도를 향상시킬 수 있다.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 공정별 단면도이다.
도 3a에 도시된 바와 같이, 하부패턴(미도시)을 구비한 반도체 기판(21) 상에 하부패턴을 덮도록 제1층간절연막(22)을 형성한다. 그 다음, 상기 제1층간절연막(22)을 식각하여 플러그 형태로 하부전극(23)을 형성한다. 이때, 상기 하부전극(23)은 폴리실리콘막 또는 금속막으로 형성한다.
도 3b에 도시된 바와 같이, 상기 하부전극(23)들을 포함한 층간절연막(22) 상에 상변환막(24)과 하드마스크막(25) 및 제1산화막(26)을 차례로 형성한다. 이때, 상기 제1산화막(26)은 HDP, USG, SOG, BPSG, PSG 및 TEOS 산화막으로 구성된 그룹으로부터 선택되는 어느 하나로 형성한다.
도 3c에 도시된 바와 같이, 상기 제산화막(26)과 하드마스크막(25) 및 상변환막(24)을 식각하여 상변환막(24)들을 노출시키는 제1콘택홀(27)을 형성한다. 이때, 상기 제1산화막과 하드마스크막 및 상변환막을 식각하여 제1콘택홀을 형성하는 식각 공정은 1단계 또는 2단계 식각 공정으로 진행한다.
이어서, 상기 제1콘택홀(27)을 포함한 제1산화막(26) 상에 도전막을 형성한 다음, 상기 제1산화막(26)이 노출되도록 도전막에 에치백을 실시하여 이웃하는 상변환막들(24)의 측면과 동시에 접촉하는 상부전극(28)을 형성한다. 이때, 상기 상부전극(28)은 폴리실리콘막 또는 금속막으로 형성한다.
도 3d에 도시된 바와 같이, 상기 상부전극(28)을 포함한 제1산화막(26) 상에 제2산화막(29)을 형성한다. 그 다음, 상기 제2산화막(29)을 식각하여 상부전극(28) 을 노출시키는 제2콘택홀(30)을 형성한다. 이어서, 상기 제2콘택홀(30)을 매립하도록 제2산화막(28) 상에 금속막(31)을 증착한다.
이어서, 도시하지 않았으나, 상기 금속막(31)을 식각하여 상부전극(28)과 콘택되는 금속배선을 형성한다.
이상, 본 발명을 몇 가지 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 사상에서 벗어나지 않으면서 많은 수정과 변형을 가할 수 있음을 이해할 것이다.
이상에서와 같이, 본 발명은 상부전극을 상변환막들 사이에 상변환막보다 두껍게 형성하여 양측 상변환막의 측면들과 동시에 접촉하도록 형성함으로써 상부전극과 상변환막과의 접촉면적이 작아지므로, 상변화에 필요한 전류를 감소시킬 수 있다.
따라서, 상변환에 필요한 전류량을 감소시킴으로써 상변환 기억 소자의 속도를 향상시킬 수 있다.
Claims (5)
- 하부패턴이 구비된 반도체 기판;상기 하부패턴을 덮도록 반도체 기판 상에 형성된 층간절연막;상기 층간절연막 내에 플러그 형태로 형성된 수 개의 하부전극;상기 하부전극을 포함한 층간절연막 상에 형성되며 상부에 하드마스크막을 구비한 상변환막;상기 이웃하여 형성된 상변환막들 사이에 상기 하드마스크막을 포함한 상변환막 보다 두껍게 형성되며, 양측 상변환막의 측면들과 동시에 접촉하도록 형성된 상부전극;상기 상변환막의 하드마스크막 상에 상기 상부전극과 동일 평면이 되도록 형성된 제1산화막;상기 제1산화막 상에 형성된 제2산화막; 및상기 제2산화막 상에 상부전극과 콘택하도록 형성된 금속배선을 포함하는 것을 특징으로 하는 상변환 기억 소자.
- 제 1 항에 있어서, 상기 상부전극은 폴리실리콘막 또는 금속막으로 이루어진 것을 특징으로 하는 상변환 기억 소자.
- 하부패턴을 구비한 반도체 기판을 제공하는 단계;상기 하부패턴을 덮도록 반도체 기판 상에 층간절연막을 형성하는 단계;상기 층간절연막 내에 플러그 형태로 수 개의 하부전극을 형성하는 단계;상기 하부전극들을 포함한 층간절연막 상에 상변환막과 하드마스크막 및 제1산화막을 차례로 형성하는 단계;상기 제1산화막과 하드마스크막 및 상변환막을 식각하여 상변환막들을 노출시키는 콘택홀을 형성하는 단계;상기 콘택홀 내에 도전막을 매립시켜 이웃하는 상변환막들의 측면과 동시에 접촉하는 상부전극을 형성하는 단계;상기 상부전극을 포함한 제1산화막 상에 제2산화막을 형성하는 단계; 및상기 제2산화막 상에 상부전극과 콘택되는 금속배선을 형성하는 단계를 포함하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
- 제 3 항에 있어서, 상기 상부전극은 폴리실리콘막 또는 금속막으로 형성하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
- 제 4 항에 있어서, 상기 제1산화막과 하드마스크막 및 상변환막을 식각하여 상변환막들을 노출시키는 콘택홀을 형성하는 단계는, 1단계 또는 2단계 식각 공정으로 진행하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040050115A KR20060001088A (ko) | 2004-06-30 | 2004-06-30 | 상변환 기억 소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040050115A KR20060001088A (ko) | 2004-06-30 | 2004-06-30 | 상변환 기억 소자 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060001088A true KR20060001088A (ko) | 2006-01-06 |
Family
ID=37104283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040050115A KR20060001088A (ko) | 2004-06-30 | 2004-06-30 | 상변환 기억 소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060001088A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101006517B1 (ko) * | 2004-06-30 | 2011-01-07 | 주식회사 하이닉스반도체 | 상변화 기억 소자 및 그 제조방법 |
| WO2023197771A1 (zh) * | 2022-04-14 | 2023-10-19 | 华为技术有限公司 | 相变存储阵列、制备方法、相变存储器和电子设备 |
-
2004
- 2004-06-30 KR KR1020040050115A patent/KR20060001088A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101006517B1 (ko) * | 2004-06-30 | 2011-01-07 | 주식회사 하이닉스반도체 | 상변화 기억 소자 및 그 제조방법 |
| WO2023197771A1 (zh) * | 2022-04-14 | 2023-10-19 | 华为技术有限公司 | 相变存储阵列、制备方法、相变存储器和电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100668824B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| JP4953697B2 (ja) | 相変化記憶素子及びその製造方法 | |
| KR20060001055A (ko) | 상변환 기억 소자 및 그 제조방법 | |
| JP2006344948A (ja) | 相変化記憶素子及びその製造方法 | |
| KR100980295B1 (ko) | 상변환 기억 소자의 제조방법 | |
| KR101097865B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR100650735B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR100650719B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR100997785B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR100762894B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR20060001088A (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR101161664B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR100997783B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR101006515B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR101052861B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR100650718B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR100680976B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR20060075423A (ko) | 상변환 기억 소자 | |
| KR100650720B1 (ko) | 상변화 기억 소자 및 그 제조방법 | |
| KR100728985B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR20060122268A (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR20060122266A (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR20070069767A (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR100668870B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR20060001090A (ko) | 상변환 기억 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |