KR101038312B1 - 상변환 기억 소자 - Google Patents

Abstract

본 발명은 공정 단순화를 얻을 수 있는 상변환 기억 소자의 제조방법을 개시한다. 개시된 본 발명은, 등뼈(backbone) 모양의 액티브 영역을 갖는 반도체 기판; 상기 액티브 영역의 중앙을 기준으로 그 양측에 형성된 한 쌍의 워드 라인; 상기 액티브 영역 내에 불순물 이온주입을 통해 형성된 접합 영역; 상기 액티브 영역의 상하측 끝단 접합 영역들 각각에 형성된 제1 랜딩플러그폴리 및 상기 한 쌍의 워드라인 양측의 접합 영역들 각각에 형성된 제2 랜딩플러그폴리; 상기 한 쌍의 제1 랜딩플러그폴리 상에 각각 형성된 전원공급용 콘택플러그; 상기 제2 랜딩플러그폴리 상에 각각 형성된 플러그형 하부전극; 상기 플러그형 하부전극 상에 차례로 형성된 상변환막과 상부전극; 상기 전원공급용 콘택플러그 상에 형성된 금속배선; 및 상기 한 쌍의 워드라인 양측에 형성된 상부전극들간을 상호 연결시키도록 형성된 비트라인;을 포함하는 것을 특징으로 한다.

Description

상변환 기억 소자{PHASE-CHANGE MEMORY DEVICE}

도 1은 종래 상변환 기억 소자를 설명하기 위한 도면.

도 2a 내지 도 2e는 본 발명의 실시예에 따른 상변환 기억 소자를 설명하기 위한 공정별 단면도.

* 도면의 주요 부분에 대한 부호의 설명 *

21 : 반도체 기판 22 : 액티브 영역

22a : N+ 영역 23 : 워드 라인

24a : 제1 랜딩플러그폴리 24b : 제2 랜딩플러그폴리

25 : 전원공급용 콘택플러그 26 : 하부전극

27 : 상변환막 28 : 상부전극

29 : 금속배선 30 : 비트라인

본 발명은 상변환 기억 소자에 관한 것으로, 보다 상세하게는, 공정 단순화 및 제조비용 절감을 얻을 수 있는 상변환 기억 소자에 관한 것이다.

일반적으로 기억 소자는 전원이 차단되면 입력된 정보를 잃어버리는 휘발성 의 램(Random Access Memory : RAM) 소자와, 전원이 차단되더라도 입력된 정보의 저장 상태를 계속해서 유지하는 롬(Read Only Memory : ROM) 소자로 크게 구분된다. 상기 휘발성의 램 소자로는 디램(DRAM) 및 에스램(SRAM)을 들 수 있으며, 상기 비휘발성의 롬 소자로는 EEPROM(Elecrtically Erasable and Programmable ROM)과 같은 플래쉬 기억(Flash Memory) 소자를 들 수 있다.

그런데, 상기 디램은 잘 알려진 바와 같이 매우 우수한 기억 소자임에도 불구하고 주기적인 리프레쉬 동작을 위해 높은 전하저장 능력이 요구되고, 이를위해, 전극 표면적을 증가시켜야만 하므로 고집적화에 어려움을 갖게 되었다. 또한, 상기 플래쉬 기억 소자는 두 개의 게이트가 적층된 구조를 갖는 것과 관련해서 전원전압에 비하여 높은 동작전압이 요구되고, 이에따라, 쓰기 및 소거 동작에 필요한 전압을 형성하기 위해 별도의 승압 회로를 필요로 하므로 고집적화에 어려움이 있다.

이에, 비휘발성 기억 소자의 특성을 가지면서 고집적화를 이룰 수 있고, 또한, 구조가 단순한 새로운 기억 소자를 개발하기 위한 많은 연구들이 진행되어 왔으며, 그 한 예로 상변환 기억 소자(Phase Change RAM)가 제안되었다.

이러한 상변환 기억 소자는 하부전극과 상부전극 사이의 전류 흐름을 통해서 상기 전극들 사이에 개재된 상변환막이 결정 상태에서 비정질 상태로 상변화가 일어나는 것으로부터 결정질과 비정질에 따른 저항 차이를 이용하여 셀에 저장된 정보를 판별하는 기억 소자이다.

다시말해, 상변환 기억 소자는 상변환막으로 칼코제나이드(Chalcogenide)막을 이용하는데, 이러한 칼코제나이드막은 게르마늄(Ge), 스티비움(Sb) 및 텔루리움 (Te)로 이루어진 화합물막(이하, GST막)으로서, 인가된 전류, 즉, 주울 열(Joule Heat)에 의해 비정질(Amorphouse) 상태와 결정질(Crystalline) 상태 사이에서 상변화가 일어나며, 이때, 비정질 상태를 갖는 상변환막의 비저항이 결정질 상태를 갖는 상변환막의 비저항 보다 높다는 것으로부터, 읽기 모드에서 상변환막을 통하여 흐르는 전류를 감지하여 상변환 기억 셀에 저장된 정보가 논리 '1'인지 또는 논리 '0'인지를 판별하게 된다.

삭제

삭제

삭제

그런데, 상변환 메모리 소자에 있어서는 셀 영역과 주변 영역에 트랜지스터를 형성하는 경우, 셀 영역과 주변 영역에 소오스/드레인 영역을 형성하기 위한 불순물 이온주입 공정을 분리하여 진행해 왔다. 구체적으로, 상기 셀 영역에서는 소오스/드레인 영역을 위한 이온주입 공정을 N- 이온주입으로 실시하며, 주변 영역에서는 소오스/드레인 영역을 위한 이온주입 공정을 N+ 이온주입으로 실시해 왔다.

이 때문에, 셀 영역과 주변 영역에 소오스/드레인 영역을 형성하기 위한 이온주입 공정을 분리하여 진행함에 따라, 공정 단계가 증가하게 되며, 이로 인해 공정이 복잡해짐은 물론 그에 상응하여 공정 비용이 증가하게 되고, 이는 생산성 감소를 유발하게 된다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 공정 단순화 및 제조비용 절감을 얻을 수 있는 상변환 기억 소자를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명은, 등뼈(backbone) 모양의 액티브 영역을 갖는 반도체 기판; 상기 액티브 영역의 중앙을 기준으로 그 양측에 형성된 한 쌍의 워드 라인; 상기 액티브 영역 내에 불순물 이온주입을 통해 형성된 접합 영역; 상기 액티브 영역의 상하측 끝단 접합 영역들 각각에 형성된 제1 랜딩플러그폴리 및 상기 한 쌍의 워드라인 양측의 접합 영역들 각각에 형성된 제2 랜딩플러그폴 리; 상기 한 쌍의 제1 랜딩플러그폴리 상에 각각 형성된 전원공급용 콘택플러그; 상기 제2 랜딩플러그폴리 상에 각각 형성된 플러그형 하부전극; 상기 플러그형 하부전극 상에 차례로 형성된 상변환막과 상부전극; 상기 전원공급용 콘택플러그 상에 형성된 금속배선; 및 상기 한 쌍의 워드라인 양측에 형성된 상부전극들간을 상호 연결시키도록 형성된 비트라인;을 포함하는 것을 특징으로 한다.

여기에서, 상기 워드 라인은 서브워드 드라이버(Sub Words Driver) 영역에서부터 형성된 것을 특징으로 한다.

상기 제1 랜딩플러그폴리는 워드 라인과 동일한 방향을 갖도록 바(bar) 형태로 형성된 것을 특징으로 한다.

상기 제2 랜딩플러그폴리는 사각기둥 형태로 형성된 것을 특징으로 한다.

상기 하부전극은 플러그 형태로 형성된 것을 특징으로 한다.

상기 하부전극과 상부전극은 폴리실리콘막 또는 금속막으로 형성된 것을 특징으로 한다.

(실시예)

이하, 본 발명의 바람직한 실시예에 대해 첨부된 도면을 참조하여 상세하게 설명한다.

도 2a 내지 도 2e는 본 발명의 실시예에 따른 상변환 기억 소자를 설명하기 위한 평면도이다.

도 2a에 도시된 바와 같이, 액티브 영역(22)을 구비한 반도체 기판(21)이 제공된다. 이때, 상기 액티브 영역(22)은 폭이 증가된 등뼈(Backbone) 형태로 형성된다. 이어서, 상기 액티브 영역(22)의 중앙을 기준으로 하여 그 양측에 한 쌍의 워드 라인(23)이 형성된다. 여기에서, 워드 라인(23)은 서브워드 드라이버(Sub Wods Driver : SWD) 영역에서부터 형성된 것이다.

도 2b에 도시된 바와 같이, 상기 액티브 영역(22) 내에 불순물 이온주입을 실시하여 N+ 영역(22a)을 형성한다. 여기서, 본 발명은 상기 액티브 영역(22)이 폭이 증가된 등뼈 형태로 형성되었기 때문에, 후속으로 형성되는 상변환막의 상변화를 위한 전류량을 증가시킬 수 있다. 그래서, 본 발명은 셀 영역의 상기 액티브 영역(22) 내에 N+ 이온주입을 실시하여 N+ 영역(22a)을 형성하는 것이 가능하다.
다시 말해, 종래 기술의 경우에는 누설 전류가 발생되지 않도록 셀 영역에는 N- 이온주입을, 주변 영역에는 N+ 이온주입을 각각 분리하여 실시하였는데, 본 발명의 경우에는 상기 액티브 영역(22)이 폭이 증가된 등뼈 형태로 형성되었기 때문에 전류량을 증가시킬 수 있으며, 그래서, 본 발명은 누설 전류가 발생되더라도 셀의 동작 특성에 영향을 주지 않으므로, 상기 액티브 영역(22) 내에 N+ 이온주입을 실시하여 N+ 영역(22a)을 형성하는 것이 가능한 것이다.
따라서, 본 발명은 셀 영역의 액티브 영역(22)에도 N+ 이온주입을 실시하는 것이 가능함에 따라, 셀 영역과 주변 영역에 소오스/드레인 영역을 형성하기 위한 N+ 이온주입을 동시에 진행할 수 있으며, 그래서, 본 발명은 공정 단순화를 얻을 수 있는 바 공정 단계 및 비용을 줄일 수 있다.
그 다음, 상기 액티브 영역(22)의 상하측 끝단 N+ 영역들 (22a) 각각에 제1 랜딩플러그폴리(24a)가 형성되며, 상기 한 쌍의 워드라인(23) 양측의 N+ 영역들 (22a) 각각에 제2 랜딩플러그폴리(24b)가 형성된다. 여기에서, 상기 제1 랜딩플러그폴리(24a)는 바 형태로 형성되며, 제2 랜딩플러그폴리(24b)는 사각기둥 형태로 형성된다.

도 2c에 도시된 바와 같이, 상기 한 쌍의 제1 랜딩플러그 폴리(24a) 상에 각각 형성된 전원공급용 콘택플러그(25)를 형성한다. 이때, 상기 전원공급용 콘택플러그(25)는 플러그 형태로 형성된다. 이어서, 상기 제2 랜딩플러그폴리(24b) 상에 하부전극(26)이 형성된다. 이때, 상기 하부전극(26)은 플러그 형태로 형성되며, 폴리실리콘막 또는 금속막으로 형성된다.

도 2d에 도시된 바와 같이, 상기 하부전극(26) 상에 상변환막(27)이 형성되며, 상기 상변환막(27) 상에 상부전극(28)이 형성된다. 이때, 상기 상부전극(28)은 폴리실리콘막 또는 금속막으로 형성된다.

도 2e에 도시된 바와 같이, 상기 전원공급용 콘택플러그(25) 상에 금속배선(29)이 형성되며, 상기 한 쌍의 워드라인(23) 양측에 형성된 상부전극들(28) 간을 상호 연결시키도록 비트라인(30)이 형성된다.

이상, 본 발명을 몇 가지 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 사상에서 벗어나지 않으면서 많은 수정과 변형을 가할 수 있음을 이해할 것이다.

이상에서와 같이, 본 발명은 상변환 기억 소자 제조시 전류량이 증가되도록 액티브 영역을 폭이 증가된 등뼈 모양으로 형성하고, 셀 영역의 액티브 영역에 N+ 이온주입을 통해 소오스 영역과 드레인 영역을 형성함으로써, 상기 셀 영역 및 주변 영역에 N+ 이온주입을 동시에 진행하여 공정 단순화를 얻을 수 있다. 이로 인해, 공정 단계 감소 및 공정 비용을 줄일 수 있다.

Claims (6)

1. 등뼈(backbone) 모양의 액티브 영역을 갖는 반도체 기판;

   상기 액티브 영역의 중앙을 기준으로 그 양측에 형성된 한 쌍의 워드 라인;

   상기 액티브 영역 내에 불순물 이온주입을 통해 형성된 접합 영역;

   상기 액티브 영역의 상하측 끝단 접합 영역들 각각에 형성된 제1 랜딩플러그폴리 및 상기 한 쌍의 워드라인 양측의 접합 영역들 각각에 형성된 제2 랜딩플러그폴리;

   상기 한 쌍의 제1 랜딩플러그폴리 상에 각각 형성된 전원공급용 콘택플러그;

   상기 제2 랜딩플러그폴리 상에 각각 형성된 플러그형 하부전극;

   상기 플러그형 하부전극 상에 차례로 형성된 상변환막과 상부전극;

   상기 전원공급용 콘택플러그 상에 형성된 금속배선; 및

   상기 한 쌍의 워드라인 양측에 형성된 상부전극들간을 상호 연결시키도록 형성된 복수개의 비트라인;을 포함하는 것을 특징으로 하는 상변환 기억 소자.
2. 제 1 항에 있어서, 상기 워드 라인은 서브워드 드라이버(Sub Words Driver) 영역에서부터 형성된 것을 특징으로 하는 상변환 기억 소자.
3. 제 1 항에 있어서, 상기 제1 랜딩플러그폴리는 워드 라인과 동일한 방향을 갖도록 바(bar) 형태로 형성된 것을 특징으로 하는 상변환 기억 소자.
4. 제 1 항에 있어서, 상기 제2 랜딩플러그폴리는 사각기둥 형태로 형성된 것을 특징으로 하는 상변환 기억 소자.
5. 제 1 항에 있어서, 상기 하부전극은 플러그 형태로 형성된 것을 특징으로 하는 상변환 기억 소자.
6. 제 1 항에 있어서, 상기 하부전극과 상부전극은 폴리실리콘막 또는 금속막으로 형성된 것을 특징으로 하는 상변환 기억 소자.

Images