KR20060070066A - 상변환 기억 소자 및 그 제조방법 - Google Patents
상변환 기억 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR20060070066A KR20060070066A KR1020040108691A KR20040108691A KR20060070066A KR 20060070066 A KR20060070066 A KR 20060070066A KR 1020040108691 A KR1020040108691 A KR 1020040108691A KR 20040108691 A KR20040108691 A KR 20040108691A KR 20060070066 A KR20060070066 A KR 20060070066A
- Authority
- KR
- South Korea
- Prior art keywords
- interlayer insulating
- insulating film
- contact
- word line
- contact plug
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 9
- 238000000034 method Methods 0.000 title abstract description 6
- 239000011229 interlayer Substances 0.000 claims abstract description 78
- 239000002184 metal Substances 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000010410 layer Substances 0.000 claims abstract description 22
- 238000006243 chemical reaction Methods 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 238000002955 isolation Methods 0.000 claims abstract description 11
- 238000010586 diagram Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 공정 마진을 확보할 수 있는 상변환 기억 소자 및 그 제조방법을 개시한다. 개시된 본 발명은, 액티브 영역을 한정하는 소자분리막이 구비된 반도체 기판; 상기 반도체 기판 상에 형성된 워드라인; 상기 워드라인 양측의 기판 표면 내에 형성된 소오스/드레인 영역; 상기 워드라인을 덮도록 기판 전면 상에 형성된 제1층간절연막; 상기 드레인 영역과 콘택하도록 제1층간절연막 내에 홀 타입(Hole type)으로 형성된 제1콘택플러그; 상기 소오스 영역과 콘택하도록 제1층간절연막 내에 워드라인과 평행한 바 형태(Bar type)으로 형성된 제2콘택플러그; 상기 제1콘택플러그 상에 형성된 금속패턴; 상기 금속패턴 및 제2콘택플러그를 포함한 제1층간절연막 상에 형성된 제2층간절연막; 상기 제2층간절연막 내에 금속패턴과 콘택하도록 형성된 플러그형의 하부전극; 상기 하부전극을 포함한 제2층간절연막 상에 형성된 상변환막; 상기 상변환막 상에 형성된 상부전극; 상기 상부전극을 포함한 기판 결과물 상에 형성된 제3층간절연막; 및 상기 제3층간절연막 상에 상부전극과 콘택하도록 형성된 금속배선;을 포함한다.
Description
도 1은 종래 상변환 기억 소자를 설명하기 위한 도면.
도 2는 본 발명의 실시예에 따른 상변환 기억 소자를 설명하기 위한 도면.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
11 : 반도체 기판 12a : 소자분리막
12b : 액티브 영역 13 : 워드라인
14 : 제1층간절연막 15a : 제1콘택플러그
15b : 제2콘택플러그 16 : 금속패턴
17 : 제2층간절연막 18 : 하부전극
19 : 상변환막 20 : 상부전극
21 : 제3층간절연막 22 : 제2금속배선
본 발명은 상변환 기억 소자 및 그 제조방법에 관한 것으로, 보다 상세하게는, 공정 마진을 확보할 수 있는 상변환 기억 소자 및 그 제조방법에 관한 것이다.
일반적으로 기억 소자는 전원이 차단되면 입력된 정보를 잃어버리는 휘발성의 램(Random Access Memory : RAM) 소자와, 전원이 차단되더라도 입력된 정보의 저장 상태를 계속해서 유지하는 롬(Read Only Memory : ROM) 소자로 크게 구분된다. 상기 휘발성의 램 소자로는 디램(DRAM) 및 에스램(SRAM)을 들 수 있으며, 상기 비휘발성의 롬 소자로는 EEPROM(Elecrtically Erasable and Programmable ROM)과 같은 플래쉬 기억(Flash Memory) 소자를 들 수 있다.
그런데, 상기 디램은 잘 알려진 바와 같이 매우 우수한 기억 소자임에도 불구하고 주기적인 리프레쉬 동작을 위해 높은 전하저장 능력이 요구되고, 이를위해, 전극 표면적을 증가시켜야만 하므로 고집적화에 어려움을 갖게 되었다. 또한, 상기 플래쉬 기억 소자는 두 개의 게이트가 적층된 구조를 갖는 것과 관련해서 전원전압에 비하여 높은 동작전압이 요구되고, 이에따라, 쓰기 및 소거 동작에 필요한 전압을 형성하기 위해 별도의 승압 회로를 필요로 하므로 고집적화에 어려움이 있다.
이에, 비휘발성 기억 소자의 특성을 가지면서 고집적화를 이룰 수 있고, 또한, 구조가 단순한 새로운 기억 소자를 개발하기 위한 많은 연구들이 진행되어 왔으며, 그 한 예로 상변환 기억 소자(Phase Change RAM)가 제안되었다.
이러한 상변환 기억 소자는 하부전극과 상부전극 사이의 전류 흐름을 통해서 상기 전극들 사이에 개재된 상변환막이 결정 상태에서 비정질 상태로 상변화가 일어나는 것으로부터 결정질과 비정질에 따른 저항 차이를 이용하여 셀에 저장된 정 보를 판별하는 기억 소자이다.
다시말해, 상변환 기억 소자는 상변환막으로 칼코제나이드(Chalcogenide)막을 이용하는데, 이러한 칼코제나이드막은 게르마늄(Ge), 스티비움(Sb) 및 텔루리움 (Te)로 이루어진 화합물막(이하, GST막)으로서, 인가된 전류, 즉, 주울 열(Joule Heat)에 의해 비정질(Amorphouse) 상태와 결정질(Crystalline) 상태 사이에서 상변화가 일어나며, 이때, 비정질 상태를 갖는 상변환막의 비저항이 결정질 상태를 갖는 상변환막의 비저항 보다 높다는 것으로부터, 읽기 모드에서 상변환막을 통하여 흐르는 전류를 감지하여 상변환 기억 셀에 저장된 정보가 논리 '1'인지 또는 논리 '0'인지를 판별하게 된다.
도 1은 종래 상변환 기억 소자를 설명하기 위한 도면이다.
도 1에 도시된 바와 같이, 액티브 영역(미도시)을 한정하는 소자분리막(2)이 구비된 반도체 기판(1) 상에 워드라인(3)이 형성된다. 상기 워드라인(3) 양측의 기판 표면 내에 소오스/드레인 영역(미도시)이 형성되며, 상기 워드라인(3)을 덮도록 기판 전면 상에 제1층간절연막(4)이 형성된다. 상기 드레인 영역과 콘택하도록 제1층간절연막(4) 내에 제1콘택플러그(5a)가 형성되며, 상기 소오스 영역과 콘택하도록 제1층간절연막(4) 내에 제2콘택플러그(5b)가 형성된다.
상기 제1콘택플러그(5a) 및 제2콘택플러그(5b) 상에 각각 제1금속패턴(6a)과 제2금속패턴(6b)이 형성되며, 상기 제1금속패턴(6a) 및 제2금속패턴(6b)을 포함한 제1층간절연막(4) 상에 제2층간절연막(7)이 형성된다. 상기 제2층간절연막(7) 내에 제1금속패턴(6a)과 콘택하도록 플러그형의 하부전극(8)이 형성되며, 상기 하부전극 (8)을 포함한 제2층간절연막(7) 상에 상변환막(9)이 형성된다. 상기 상변환막(9) 상에 상부전극(10)이 형성되며, 상기 상부전극(10)을 포함한 기판 결과물 상에 제3층간절연막(11)이 형성된다. 상기 제3층간절연막(11) 상에 상부전극(10)과 콘택하도록 금속배선(12)이 형성된다.
그러나, 종래 상변환 기억 소자는 도 1에서와 같이, 소오스/드레인 전극과 전기적으로 연결되는 콘택플러그가 역삼각형 구조로 형성되고, 전압을 인가하기 위한 금속패턴을 크게 형성해야 하므로, 상변환 기억 소자가 형성되는 셀 영역의 금속패턴과 전압을 인가하기 위해 금속패턴 간에 공정 마진이 부족하여 브릿지 현상이 발생할 수 있다. 이로 인해, 소자 신뢰성은 물론 제조수율이 확보되지 못하는 문제점을 가지고 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 공정 마진을 확보할 수 있는 상변환 기억 소자 및 그 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 액티브 영역을 한정하는 소자분리막이 구비된 반도체 기판; 상기 반도체 기판 상에 형성된 워드라인; 상기 워드라인 양측의 기판 표면 내에 형성된 소오스/드레인 영역; 상기 워드라인을 덮도록 기판 전면 상에 형성된 제1층간절연막; 상기 드레인 영역과 콘택하도록 제1층간절연막 내에 홀 타입(Hole type)으로 형성된 제1콘택플러그; 상기 소오스 영역과 콘택하도 록 제1층간절연막 내에 워드라인과 평행한 바 형태(Bar type)으로 형성된 제2콘택플러그; 상기 제1콘택플러그 상에 형성된 금속패턴; 상기 금속패턴 및 제2콘택플러그를 포함한 제1층간절연막 상에 형성된 제2층간절연막; 상기 제2층간절연막 내에 금속패턴과 콘택하도록 형성된 플러그형의 하부전극; 상기 하부전극을 포함한 제2층간절연막 상에 형성된 상변환막; 상기 상변환막 상에 형성된 상부전극; 상기 상부전극을 포함한 기판 결과물 상에 형성된 제3층간절연막; 및 상기 제3층간절연막 상에 상부전극과 콘택하도록 형성된 금속배선;을 포함한다.
또한, 본 발명은 소자분리막을 구비한 반도체 기판을 제공하는 단계; 상기 기판 상에 워드라인을 형성하는 단계; 상기 워드라인 양측의 기판 표면 내에 소오스/드레인 영역을 형성하는 단계; 상기 워드라인을 포함한 기판 전면 상에 제1층간절연막을 형성하는 단계; 상기 제1층간절연막 내에 드레인 영역과 콘택되도록 홀 타입(Hole type)으로 제1콘택플러그를 형성하는 단계; 상기 제1층간절연막 내에 소오스 영역과 콘택되도록 워드라인과 평행한 바 형태(Bar type)으로 제2콘택플러그를 형성하는 단계; 상기 제1콘택플러그 상에 금속패턴을 형성하는 단계; 상기 금속패턴 및 제2콘택플러그를 덮도록 제1층간절연막 상에 제2층간절연막을 형성하는 단계; 상기 제2층간절연막 내에 금속패턴과 콘택하는 플러그형의 하부전극을 형성하는 단계; 상기 하부전극 및 제2층간절연막 상에 상변환막을 형성하는 단계; 상기 상변환막 상에 상부전극을 형성하는 단계; 상기 상부전극을 덮도록 제2층간절연막 상에 제3층간절연막을 형성하는 단계; 및 상기 제3층간절연막 상에 상부전극과 콘택하는 금속배선을 형성하는 단계;를 포함한다.
(실시예)
이하, 본 발명의 바람직한 실시예에 대해 첨부된 도면을 참조하여 상세하게 설명한다.
도 2는 본 발명의 실시예에 따른 상변환 기억 소자를 설명하기 위한 평면도이다.
도 2에 도시된 바와 같이, 액티브 영역(미도시)을 한정하는 소자분리막(12)이 구비된 반도체 기판(11) 상에 워드라인(13)이 형성된다. 상기 워드라인(13) 양측의 기판 표면 내에 소오스/드레인 영역(미도시)이 형성되며, 상기 워드라인(13)을 덮도록 기판 전면 상에 제1층간절연막(14)이 형성된다. 상기 드레인 영역과 콘택하도록 제1층간절연막(14) 내에 홀 타입(Hole type)으로 형성된 제1콘택플러그(15a)가 형성되며, 상기 소오스 영역과 콘택하도록 제1층간절연막(14) 내에 워드라인(13)과 평행한 바 형태(Bar type)으로 형성된 제2콘택플러그(15b)가 형성된다.
상기 제1콘택플러그(15a) 상에 금속패턴(16)이 형성되며, 상기 금속패턴(16) 및 제2콘택플러그(15b)를 포함한 제1층간절연막(14) 상에 제2층간절연막(17)이 형성된다. 상기 제2층간절연막(17) 내에 금속패턴(16)과 콘택하도록 플러그형의 하부전극(18)이 형성되며, 상기 하부전극(18)을 포함한 제2층간절연막(17) 상에 상변환막(19)이 형성된다. 상기 상변환막(19) 상에 상부전극(20)이 형성되며, 상기 상부전극(20)을 포함한 기판 결과물 상에 제3층간절연막(21)이 형성된다. 상기 제3층간절연막(21) 상에 상부전극(20)과 콘택하도록 금속배선(22)이 형성된다.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 상변환 기억 소자의 제조방법 을 설명하기 위한 도면이다.
도 3a에 도시된 바와 같이, 소자분리막(12a)을 구비한 반도체 기판(11)을 제공한다. 여기에서, 상기 소자분리막(12a)을 제외한 나머지 영역이 액티브 영역(12b)을 나타낸다. 이때, 소자분리막(12a)은 I 형태, T 형태 및 Z 형태로 형성한다.
도 3b에 도시된 바와 같이, 상기 기판(11) 상에 워드라인(13)을 형성한다. 이때, 상기 워드라인(13)은 폴리실리콘막 또는 금속막으로 형성한다.
도 3c에 도시된 바와 같이, 상기 워드라인(13) 양측의 기판 표면 내에 소오스/드레인 영역(미도시)을 형성한다. 이어서, 상기 워드라인(13)을 포함한 기판 전면 상에 제1층간절연막(미도시)을 형성한 다음, 상기 제1층간절연막 내에 드레인 영역과 콘택되도록 제1콘택플러그(15a)를 형성한다. 이때, 상기 제1콘택플러그(15a)는 홀 타입(Hole type)으로 형성한다.
도 3d에 도시된 바와 같이, 상기 제1층간절연막 내에 소오스 영역과 콘택되도록 워드라인(13)과 평행하도록 제2콘택플러그(15b)를 형성한다. 이때, 상기 제2콘택플러그(15b)는 바 형태(Bar type)으로 형성한다. 여기에서, 상기 제1콘택플러그(15a) 및 제2콘택플러그(15b)는 폴리실리콘막 또는 금속막으로 형성한다.
도 3e에 도시된 바와 같이, 상기 제1콘택플러그(15a) 상에 금속패턴(16)을 형성한다.
이후, 도시되지 않았으나, 상기 금속패턴(16) 및 제2콘택플러그(15b)를 덮도록 제1층간절연막(14) 상에 제2층간절연막(17)을 형성한다. 그 다음, 상기 제2층간 절연막(17) 내에 금속패턴(16)과 콘택하는 플러그형의 하부전극(미도시)을 형성한다. 이어서, 상기 하부전극 및 제2층간절연막(17) 상에 상변환막(미도시)을 형성한 후에 상기 상변환막 상에 상부전극(미도시)을 형성한다. 그 다음, 상기 상부전극을 덮도록 제2층간절연막 상에 제3층간절연막(미도시)을 형성한 후에 상기 제3층간절연막 상에 상부전극과 콘택하는 금속배선(미도시)을 형성한다.
본 발명에서는 홀 형태의 제1콘택플러그를 형성한 후에 바 형태의 제2콘택플러그를 형성하였으나, 바 형태의 제2콘택플러그를 형성한 후에 홀 형태의 제1콘택플러그를 형성하는 것도 가능하다.
이상, 본 발명을 몇 가지 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 사상에서 벗어나지 않으면서 많은 수정과 변형을 가할 수 있음을 이해할 것이다.
이상에서와 같이, 본 발명에 따른 상변환 기억 소자가 형성될 셀 영역에는 홀 형태의 제1콘택플러그를 형성하고, 전원전압(Vdd)이 인가될 영역에는 워드라인과 동일한 방향을 갖는 바 형태의 제2콘택플러그를 형성함으로써 모든 셀에 전원접압이 인가되도록 형성하는 금속배선이 필요치 않으며, 상변환 기억 소자에만 금속배선을 형성하게 되므로, 공정 마진을 확보할 수 있다. 이로 인해, 소자 신뢰성은 물론 제조수율을 향상시킬 수 있다.
Claims (2)
- 액티브 영역을 한정하는 소자분리막이 구비된 반도체 기판;상기 반도체 기판 상에 형성된 워드라인;상기 워드라인 양측의 기판 표면 내에 형성된 소오스/드레인 영역;상기 워드라인을 덮도록 기판 전면 상에 형성된 제1층간절연막;상기 드레인 영역과 콘택하도록 제1층간절연막 내에 홀 타입(Hole type)으로 형성된 제1콘택플러그;상기 소오스 영역과 콘택하도록 제1층간절연막 내에 워드라인과 평행한 바 형태(Bar type)으로 형성된 제2콘택플러그;상기 제1콘택플러그 상에 형성된 금속패턴;상기 금속패턴 및 제2콘택플러그를 포함한 제1층간절연막 상에 형성된 제2층간절연막;상기 제2층간절연막 내에 금속패턴과 콘택하도록 형성된 플러그형의 하부전극;상기 하부전극을 포함한 제2층간절연막 상에 형성된 상변환막;상기 상변환막 상에 형성된 상부전극;상기 상부전극을 포함한 기판 결과물 상에 형성된 제3층간절연막; 및상기 제3층간절연막 상에 상부전극과 콘택하도록 형성된 금속배선;을 포함하는 것을 특징으로 하는 상변환 기억 소자.
- 소자분리막을 구비한 반도체 기판을 제공하는 단계;상기 기판 상에 워드라인을 형성하는 단계;상기 워드라인 양측의 기판 표면 내에 소오스/드레인 영역을 형성하는 단계;상기 워드라인을 포함한 기판 전면 상에 제1층간절연막을 형성하는 단계;상기 제1층간절연막 내에 드레인 영역과 콘택되도록 홀 타입(Hole type)으로 제1콘택플러그를 형성하는 단계;상기 제1층간절연막 내에 소오스 영역과 콘택되도록 워드라인과 평행한 바 형태(Bar type)으로 제2콘택플러그를 형성하는 단계;상기 제1콘택플러그 상에 금속패턴을 형성하는 단계;상기 금속패턴 및 제2콘택플러그를 덮도록 제1층간절연막 상에 제2층간절연막을 형성하는 단계;상기 제2층간절연막 내에 금속패턴과 콘택하는 플러그형의 하부전극을 형성하는 단계;상기 하부전극 및 제2층간절연막 상에 상변환막을 형성하는 단계;상기 상변환막 상에 상부전극을 형성하는 단계;상기 상부전극을 덮도록 제2층간절연막 상에 제3층간절연막을 형성하는 단계; 및상기 제3층간절연막 상에 상부전극과 콘택하는 금속배선을 형성하는 단계;를 포함하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040108691A KR20060070066A (ko) | 2004-12-20 | 2004-12-20 | 상변환 기억 소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040108691A KR20060070066A (ko) | 2004-12-20 | 2004-12-20 | 상변환 기억 소자 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060070066A true KR20060070066A (ko) | 2006-06-23 |
Family
ID=37163888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040108691A KR20060070066A (ko) | 2004-12-20 | 2004-12-20 | 상변환 기억 소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060070066A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100772116B1 (ko) * | 2006-10-31 | 2007-11-01 | 주식회사 하이닉스반도체 | 상변환 기억 소자 및 그의 제조방법 |
| US7767533B2 (en) | 2008-06-02 | 2010-08-03 | Samsung Electronics Co., Ltd. | Method and device for providing a contact structure |
| US7956343B2 (en) | 2007-02-01 | 2011-06-07 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices and method of manufacturing the same |
-
2004
- 2004-12-20 KR KR1020040108691A patent/KR20060070066A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100772116B1 (ko) * | 2006-10-31 | 2007-11-01 | 주식회사 하이닉스반도체 | 상변환 기억 소자 및 그의 제조방법 |
| US7956343B2 (en) | 2007-02-01 | 2011-06-07 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices and method of manufacturing the same |
| US7767533B2 (en) | 2008-06-02 | 2010-08-03 | Samsung Electronics Co., Ltd. | Method and device for providing a contact structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100668824B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR100448908B1 (ko) | 상전이 기억 소자 구조 및 그 제조 방법 | |
| KR100650761B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR100790449B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR100448899B1 (ko) | 상변환 기억 소자 | |
| KR100567067B1 (ko) | 상변화 기억 소자 및 그 제조방법 | |
| KR100650735B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR100929628B1 (ko) | 상변환 기억 소자 | |
| US7570512B2 (en) | Phase change memory device with reduced unit cell size and improved transistor current flow and method for manufacturing the same | |
| KR100650719B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR20060070066A (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR20060075423A (ko) | 상변환 기억 소자 | |
| KR100997785B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR100997783B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR20060002133A (ko) | 상변화 기억 소자의 제조방법 | |
| KR20070069764A (ko) | 상변환 기억 소자 | |
| KR100680976B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR101006515B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR100753419B1 (ko) | 상변환 기억 소자 | |
| KR20060001060A (ko) | 피엔 다이오드를 이용한 상변환 기억 소자 및 그의 제조방법 | |
| KR101038312B1 (ko) | 상변환 기억 소자 | |
| KR20060001057A (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR100997784B1 (ko) | 상변화 기억 소자의 제조방법 | |
| KR20090014011A (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| KR100728951B1 (ko) | 상변화 기억 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |