KR101069723B1 - 고집적 상변화 메모리 장치 및 그 제조방법 - Google Patents

고집적 상변화 메모리 장치 및 그 제조방법 Download PDF

Info

Publication number
KR101069723B1
KR101069723B1 KR1020090115153A KR20090115153A KR101069723B1 KR 101069723 B1 KR101069723 B1 KR 101069723B1 KR 1020090115153 A KR1020090115153 A KR 1020090115153A KR 20090115153 A KR20090115153 A KR 20090115153A KR 101069723 B1 KR101069723 B1 KR 101069723B1
Authority
KR
South Korea
Prior art keywords
phase change
delete delete
insulating film
interlayer insulating
nanobands
Prior art date
Application number
KR1020090115153A
Other languages
English (en)
Other versions
KR20110058385A (ko
Inventor
이세호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090115153A priority Critical patent/KR101069723B1/ko
Priority to US12/647,177 priority patent/US8278639B2/en
Publication of KR20110058385A publication Critical patent/KR20110058385A/ko
Application granted granted Critical
Publication of KR101069723B1 publication Critical patent/KR101069723B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/068—Patterning of the switching material by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa or cup type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Abstract

노광 한계의 제약 없이 리셋 커런트를 줄일 수 있으면서 멀티 레벨을 실현할 수 있는 고집적 상변화 메모리 장치 및 그 제조방법을 제공한다. 본 발명의 상변화 메모리 장치는, 억세스 소자를 포함하는 반도체 기판, 상기 억세스 소자 상부에 형성되는 가열 전극, 상기 가열 전극 상부에 형성되는 상변화 나노 밴드, 및 상기 상변화 나노 밴드의 양측에 형성되어 상기 상변화 나노 밴드를 지지하는 층간 절연막을 포함한다.
상변화, 리셋, 고집적

Description

고집적 상변화 메모리 장치 및 그 제조방법{High Density Phase Change Memory Device And Method of Manufacturing The Same}
본 발명은 비휘발성 메모리에 관한 것으로, 보다 구체적으로는 고집적 상변화 메모리 장치 및 그 제조방법에 관한 것이다.
비휘발성 메모리 소자 중 하나인 상변화 메모리 장치는 온도에 따라 저항이 변화되는 상변화 물질을 포함한다. 상변화 물질로는 대표적으로 게르마늄(Ge), 안티몬(Sb) 및 텔루륨(Te)을 포함하는 칼코게나이드(chalcogenide) 물질이 있으며, 이러한 상변화 물질은 온도에 따라, 비정질 상태 및 결정질 상태로 변화되어, 리셋(reset) 또는 논리 "1" 및 셋(set) 또는 논리 "0"을 정의한다.
상변화 메모리 장치의 메모리 셀은 워드 라인 및 비트 라인 사이에 연결되는 상변화 물질로 구성된 가변 저항 및 가변 저항을 선택적으로 구동시키기 위한 스위칭 소자로 구성될 수 있다.
상변화 메모리 장치의 워드 라인은 반도체 기판내의 접합 영역 형태로 제공되고, 비트 라인은 배선 형태로 제공되며, 스위칭 소자로는 다이오드 또는 모스 트랜지스터가 이용될 수 있다.
현재, 상변화 메모리 장치는 낮은 리셋 전류를 확보 및 멀티 레벨을 구현이 최대 이슈라 할 수 있다.
낮은 리셋 전류를 확보하기 위해서, 상변화 물질층과 가열 전극간의 면적을 감소시키기 위한 연구가 진행중이며, 현재에는 가열 전극의 선폭을 가능한 한 작은 직경을 갖도록 형성하고 있다. 하지만, 여타의 메모리 소자와 마찬가지로, 노광 장비의 한계로 인해, 가열 전극의 선폭을 광원의 해상도 이하로 줄이는 것은 사실상 어렵다.
한편, 멀티 레벨은 다양한 라이트(write) 전압의 제공에 의해 구현되고 있다. 하지만, 각 전압 대역에 대한 저항 분포가 뚜렷하지 않아, 재현성이 낮다는 문제점이 있다.
따라서 본 발명은 노광 한계의 제약 없이 리셋 커런트를 줄일 수 있으면서 멀티 레벨을 실현할 수 있는 고집적 상변화 메모리 장치 및 그 제조방법을 제공하는 것이다.
이와 같은 본 발명의 상변화 메모리 장치는, 억세스 소자를 포함하는 반도체 기판, 상기 억세스 소자 상부에 형성되는 가열 전극, 상기 가열 전극 상부에 형성되는 상변화 나노 밴드, 및 상기 상변화 나노 밴드의 양측에 형성되어 상기 상변화 나노 밴드를 지지하는 층간 절연막을 포함한다.
또한, 본 발명의 다른 실시예에 따른 상변화 메모리 장치는 수직형 다이오드, 상기 수직형 다이오드 상부에 형성되는 가열 전극, 상기 가열 전극 상부에 형성되는 복수의 상변화 나노 밴드, 상기 복수의 상변화 나노 밴드의 양측에 각각 형성되어, 상기 복수의 상변화 나노 밴드의 양측을 지지하도록 형성되는 층간 절연막을 포함하며, 상기 복수의 상변화 나노 밴드의 총 선폭은 상기 가열 전극의 직경보다 작고, 상기 복수의 상변화 나노 밴드는 그것의 상변화 특성이 각기 상이하다.
또한, 본 발명의 또 다른 실시예에 따른 상변화 메모리 장치의 제조방법은 다음과 같다. 먼저, 반도체 기판상에 복수의 억세스 소자를 형성한다. 다음, 상기 복수의 억세스 소자 상부 각각에 가열 전극을 형성하고, 상기 가열 전극 상부에 한 쌍의 상기 가열 전극을 노출시키는 트렌치를 구비한 제 1 층간 절연막을 형성한다. 이어서, 상기 트렌치 양측벽에 상변화 나노 밴드를 형성한 후, 상기 상변화 나노 밴드 사이에 제 2 층간 절연막을 충진한다.
또한, 본 발명의 또 다른 실시예에 따른 상변화 메모리 장치의 제조방법은 다음과 같다. 먼저, 반도체 기판 상부에 복수의 억세스 소자 및 그 상부에 가열 전극이 각각 구비되어 있는 절연막을 제공한다. 상기 절연막 상부에 한 쌍의 상기 가열 전극을 노출시키는 트렌치를 구비하는 제 1 층간 절연막을 형성한다. 상기 제 1 층간 절연막의 양측벽에 상기 가열 전극과 콘택되는 복수의 상변화 나노 밴드를 형성한 다음, 상기 상변화 나노 밴드 사이의 상기 트렌치내에 제 2 층간 절연막을 충진한다. 상기 복수의 상변화 나노 밴드는 각기 다른 상변화 특성을 갖는다.
본 발명에 따르면, 상변화 물질층을 스페이서 형성 방식을 이용한 상변화 나노 밴드 구조로 형성한다. 이와 같은 상변화 나노 밴드 구조는 상변화 물질층의 증착 두께에 의존하기 때문에, 그 선폭을 나노 미터는 물론 옴스트롱 단위까지 충분히 제어가 가능하다. 이에 따라, 가열 전극 및 상변화 물질층의 선폭을 노광 한계 이하로 줄이기위한 노력이 요구되지 않는다.
또한, 상변화 특성이 상이한 복수의 상변화 밴드를 하나의 가열 전극에 접촉시키므로써, 다른 동작 조건에서 저항 분포가 발생되도록 한다. 이에 따라, 간단한 방식으로 멀티 레벨을 실현할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 설명하도록 한다.
첨부된 도 1 내지 도 4는 본 발명의 일 실시예에 따른 고집적 상변화 메모리 장치의 제조방법을 설명하기 위한 각 공정별 단면도이고, 도 5는 본 발명의 일 실시예에 따른 고집적 상변화 메모리 장치의 평면도이다. 여기서, 도 1 내지 도 4는 도 5의 V-V'선을 따라 절단한 면들을 순차적으로 보여준다.
도 1 및 도 5를 참조하면, 반도체 기판(100) 상에 절연막(110)을 형성한다. 반도체 기판(100)은 예를 들어, 실리콘 기판일 수 있으며, 그 상부 영역에 워드 라인의 역할을 하는 불순물 영역(도시되지 않음)이 형성되어 있다.
상기 절연막(110) 내에 상기 불순물 영역(도시되지 않음)과 전기적으로 연결되도록 억세스(access) 소자를 형성한다. 본 실시예의 억세스 소자로는 좁은 면적을 차지하는 수직 다이오드(115)가 이용되고 있지만, 여기에 한정되지는 않는다.
본 실시예의 억세스 소자, 즉 수직 다이오드(115)는 반도체 기판(100) 상에 복수개가 일정 등간격을 이루도록 배치될 수 있다.
수직 다이오드(115)는 불순물 영역(도시되지 않음)이 노출될 수 있도록 절연막(115)의 소정 부분을 식각하여 콘택홀(도시되지 않음)을 형성한 다음, 상기 콘택홀 내부를 SEG(selective epitaxial growth)시켜, PN 다이오드의 형태로 구성될 수 있다.
워드 라인 저항을 개선하기 위해, 상기 불순물 영역(도시되지 않음)과 상기 절연막 사이에 메탈 워드 라인(도시되지 않음)이 개재되어 있는 경우, 상기 수직 다이오드(115)는 상기 콘택홀에 폴리실리콘막을 증착시켜, 쇼트키 다이오드 형태로 구성될 수 있다.
이러한 수직 다이오드(115)는 상기 콘택홀의 높이 보다는 낮은 높이로 형성된다. 이에 따라, 상기 콘택홀의 상부 영역에 공간이 마련된다.
다음, 상기 콘택홀의 상부 영역이 매립되도록 도전층을 증착하고, 이를 평탄화하여, 상기 수직 다이오드(115) 상부에 상기 수직 다이오드(115)와 실질적으로 동일한 선폭을 갖는 가열 전극(120)을 형성한다. 이에 따라, 가열 전극(120)을 형성하기 위한 별도의 리소그라피 공정을 수행할 필요가 없다.
수직 다이오드(115)가 형성된 반도체 기판(100) 결과물 상부에 제 1 층간 절연막(130)을 형성한 다음, 상기 제 1 층간 절연막(130)의 소정 부분을 식각하여, 트렌치(T)를 형성한다.
이때, 상기 트렌치(T)는 2열 종대로 배열된 복수의 가열 전극(120)을 노출시킨다. 트렌치(T)는 도 5의 x 방향으로 볼 때 한 쌍의 가열 전극(120)을 노출시킬 수 있고, y 방향으로 볼 때, 복수의 가열 전극(120)을 노출시킬 수 있다. 또한, 도 5에서 x 방향은 워드 라인 연장 방향을 나타낼 수 있고, y 방향은 비트 라인 연장 방향을 나타낼 수 있다. 상기 제 1 층간 절연막(130) 및 상기 트렌치(T) 표면에 캡핑층(135)을 증착한다.
도 2 및 도 5를 참조하여, 상기 캡핑층(135)을 상기 제 1 층간 절연막(130) 표면이 노출되도록 비등방성 식각하여, 상기 트렌치(T)의 양측벽에잔류시킨다.
제 1 층간 절연막(130)의 상부 표면 및 잔류하는 캡핑층(135) 표면에 상변화 물질층(139)을 증착한다. 상변화 물질층(139)은 포토리소그라피 공정에 제작할 수 있는 최소 선폭 이하의 두께로 증착될 수 있다. 예를 들어, 상변화 물질층(139)은 수 내지 수십 나노미터 두께로 증착될 수 있다.
여기서, 상기 캡핑층(135)은 상변화 물질층(139)의 상변화시, 상변화 물질들의 확산을 차폐하는 층이다. 이러한 캡핑층(135)으로는 실리콘 산화막 또는 실리콘 질화막등이 이용될 수 있지만, 여기에 한정되지는 않는다.
도 3 및 도 5를 참조하면, 상변화 물질층(139)을 제 1 층간 절연막(130)이 노출되도록 비등방성 식각하여, 캡핑층(135) 측벽에 상변화 나노 밴드(140)를 형성한다. 이와 같은 상변화 나노 밴드(140)는 수 내지 수십 나노 미터 선폭을 가지면서, 트렌치(T)의 측벽을 따라 y축 방향으로 연장된다.
여기서, 각각의 상변화 나노 밴드(140)는 y 방향, 즉 비트 라인 연장 방향을 따라 연장되고, y 방향을 따라 배열된 복수의 가열 전극(120)과 전기적으로 연결된다.
이에 따라, 가열 전극(120) 및 상변화 물질을 미세 선폭을 갖도록 다수 번 패터닝하는 공정 없이, 가열 전극(120)과 상변화 나노 밴드(140) 간의 접촉 면적을 원하는 선폭으로 줄일 수 있다. 특히, 상변화 나노 밴드(140)의 선폭은 곧 상변화 나노 밴드(140) 즉, 상변화 물질층의 증착 두께에 따라 결정되므로 상변화 나노 밴드(140)의 선폭은 자유 자재로 설정이 가능하다. 이어서, 상기 트랜치(T)가 충분히 매립될 수 있도록 제 2 층간 절연막(150)을 증착한다.
도 4 및 도 5를 참조하면, 제 2 층간 절연막(150)을 제 1 층간 절연막(130) 및 상기 상변화 나노 밴드(140)와 동일 높이가 되도록 평탄화한다. 상기 평탄화 공정으로는 CMP(chemical vapor deposition) 방식이 이용될 수 있다. 도 5에서는 도 시되지 않았지만, 상기 상변화 나노 밴드(140) 상부에 상부 전극(160)을 형성한다.
여기서, 도 5의 "P"는 상변화 메모리 셀의 피치(pitch)를 나타내고, 본 실시예와 같이 상변화 나노 밴드(140)를 구현하는 경우, 20nm 이하의 피치를 제작할 수 있다.
이와 같은 본 발명의 실시예에 따르면, 가열 전극(120)을 수직 다이오드(115)가 형성되는 콘택홀 내부에 형성하고, 비등방성 식각 방식, 즉, 스페이서 식각 방식을 이용하여 상변화 나노 밴드(140)를 형성한다.
이에 따라, 노광 한계 이하의 패턴을 제작하기 위한 별도의 변형된 공정 없이, 상변화 나노 밴드(140)를 형성하므로써, 상변화 나노 밴드(140) 및 가열 전극(120)간의 접촉 면적을 줄여, 리셋 커런트 특성을 개선할 수 있다.
도 6은 본 발명의 다른 실시예에 따른 고집적 상변화 메모리 장치의 단면도이고, 도 7은 본 발명의 다른 실시예에 따른 고집적 상변화 메모리 장치의 평면도이다. 여기서 도 6은 도 7의 Ⅶ-Ⅶ'선을 따라 절단한 단면이다.
본 실시예는 앞선 실시예와 트렌치(T)를 형성하는 공정까지는 동일하므로, 동일 부분에 대한 중복 설명은 생략하고, 그 이후의 공정에 대해 설명한다.
도 6 및 도 7을 참조하면, 트렌치(T)의 양 측벽에 캡핑층(135)을 증착한다. 캡핑층(135)은 상술한 실시예와 동일할 수 있고, 제 1 층간 절연막(130)이 노출되도록 비등방성 에치백되어, 트렌치(T)의 양측벽에 스페이서 형태로 존재할 수 있다. 제 1 층간 절연막(130) 상부 및 캡핑층(135)이 형성된 트렌치(T) 표면에 제 1 상변화 물질층을 증착한다. 제 1 상변화 물질층 역시 제 1 층간 절연막(130) 상부면이 노출되도록 비등방성 에치백되어, 상기 캡핑층(135) 측벽에 스페이서의 형태로 제 1 상변화 나노 밴드(140)가 된다. 계속해서, 결과물 상부에 제 1 상변화 물질층과 상변화 특성이 상이한 제 2 상변화 물질층을 증착하고, 이를 비등방성 에치백하여, 제 1 상변화 나노 밴드(140)의 측벽에 제 2 상변화 나노 밴드(145)를 형성한다.
제 1 상변화 나노 밴드(140) 및 제 2 상변화 나노 밴드(145)는 서로 다른 상변화 특성을 갖는 막으로서, 서로 다른 온도, 다시 말해, 서로 다른 전류 및 전압하에서 상변화가 일어나는 막들이다.
예를 들어, 본 실시예에서는 제 1 상변화 나노 밴드(140)로는 GST 계열의 상변화 물질층이 이용될 수 있고, 제 2 상변화 나노 밴드(145)로는 GT 계열 또는 불순물이 도핑된 GST 계열의 상변화 물질층이 이용될 수 있다.
이와 같이 제 1 및 제 2 상변화 나노 밴드(140,145)가 서로 다른 온도 대역에서 상변화를 일으키기 때문에, 도 8에 도시된 바와 같이, 서로 다른 동작 조건 하에서, 저항 분포(SET1,SET2,RESET1,RESET2)를 보이게 된다.
이에 대해 보다 상세히 설명하면, 제 1 상변화 나노 밴드(140)의 상변화 온도가 A이고, 제 2 상변화 나노 밴드(145)의 상변화 온도는 상기 제 1 상변화 나노 밴드(140)보다 낮은 B라고 가정하는 경우, 가열 전극(120)에서 제공되는 온도가 A 온도 이상 및 B 온도 이하이면, 제 1 상변화 나노 밴드(140)만이 상변화가 이루어져서, 상변화 메모리 장치는 제 1 셋(SET1) 또는 제 1 리셋(RESET1)의 저항 분포를 나타낸다.
한편, 가열 전극(120)에서 제공되는 온도가 B 온도 이상인 경우, 제 1 및 제 2 상변화 나노 밴드(140,145)가 모두 상변화되어, 상기 제 1 셋 및 리셋(SET1,RESET1)과 상이한 제 2 셋(SET2) 또는 제 2 리셋(RESET2)의 저항 분포를 갖게 된다.
그러므로, 본 실시예의 상변화 메모리 장치는 다양한 전압 구배 없이 멀티 레벨을 달성할 수 있다.
다음, 트렌치(T)가 매립되도록 제 2 층간 절연막(150)을 증착한다음, 제 1 및 제 2 상변화 나노 밴드(140,145)가 노출되도록 평탄화한다.
본 실시예에서는 스페이서 형태의 캡핑층(135)을 형성한 후에 제 1 및 제 2 상변화 나노 밴드(140,145)를 형성하였지만, 여기에 한정되지 않고, 캡핑층, 제 1 및 제 2 상변화 물질층(140) 및 제 2 층간 절연막(150)을 형성한 후에, 제 1 층간 절연막 표면이 노출되도록 일괄 평탄화할 수도 있다.
그 후, 도면에는 도시되지 않았지만, 상부 전극이 상기 제 1 및 제 2 상변화 나노 밴드(140,145)와 콘택되도록 제 1 및 제 2 층간 절연막(130,150) 상부에 형성된다.
도 9는 본 발명의 또 다른 실시예에 따른 고집적 상변화 메모리 장치의 단면도이고, 도 10은 본 발명의 또 다른 실시예에 따른 고집적 상변화 메모리 장치의 평면도이다. 도 9는 도 10의 Ⅹ-Ⅹ'선을 따라 절단하여 나타낸 단면이다.
도 9 및 도 10에 도시된 바와 같이, 제 1 및 제 2 상변화 나노 밴드(140,145) 사이에 캡핑층(142)이 추가로 개재될 수 있다. 제 1 및 제 2 상변화 나노 밴드(140,145) 사이의 추가의 캡핑층(142) 개재에 의하여, 제 1 및 제 2 나노 밴드(140,145)의 상변화시, 제 1 및 제 2 상변화 물질층을 구성하는 상변화 물질들간의 상호 확산 및 표면 효과(surface effect)를 더욱 방지할 수 있다.
이와 같은 방식 역시, 캡핑층(135,142), 제 1 및 제 2 상변화 물질층을 각각 또는 일괄로 비등방성 에치백하여 달성될 수 있다.
이와 같은 본 발명에 따르면, 상변화 물질층을 스페이서 형성 방식을 이용한 상변화 나노 밴드 구조로 형성한다. 이와 같은 상변화 나노 밴드 구조는 상변화 물질층의 증착 두께에 의존하기 때문에, 그 선폭을 나노 미터는 물론 옴스트롱 단위까지 충분히 제어가 가능하다. 이에 따라, 가열 전극 및 상변화 물질층의 선폭을 노광 한계 이하로 줄이기 위한 노력이 요구되지 않게 된다.
또한, 상변화 특성이 상이한 복수의 상변화 밴드를 하나의 가열 전극에 접촉시키므로써, 다수의 저항 분포가 발생된다. 이에 따라, 간단한 방식으로 멀티 레벨을 실현할 수 있다.
본 발명은 상기한 실시예에 한정되는 것만은 아니다.
본 실시예에서는 예를 들어, 2가지 종류의 제 1 및 제 2 상변화 나노 밴드를 형성하는 실시예에 대해 설명하였지만, 여기에 한정하지 않고, 2개 이상의 상변화 물질층이 순차적으로 형성되어 상변화 구조물을 제작하는 경우 역시 모두 본 발명 에 포함된다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
도 1 내지 도 4는 본 발명의 일 실시예에 따른 고집적 상변화 메모리 장치의 제조방법을 설명하기 위한 각 공정별 단면도,
도 5는 본 발명의 일 실시예에 따른 고집적 상변화 메모리 장치의 평면도,
도 6은 본 발명의 다른 실시예에 따른 고집적 상변화 메모리 장치의 단면도,
도 7은 본 발명의 다른 실시예에 따른 고집적 상변화 메모리 장치의 평면도,
도 8은 본 발명의 다른 실시예에 따른 고집적 상변화 메모리 장치의 저항 분포를 보여주는 도면,
도 9는 본 발명의 또 다른 실시예에 따른 고집적 상변화 메모리 장치의 단면도, 및
도 10은 본 발명의 또 다른 실시예에 따른 고집적 상변화 메모리 장치의 평면도이다.

Claims (27)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 수직형 다이오드;
    상기 수직형 다이오드 상부에 형성되는 가열 전극;
    상기 가열 전극 상부에 형성되는 복수의 상변화 나노 밴드; 및
    상기 복수의 상변화 나노 밴드의 양측에 각각 형성되어, 상기 복수의 상변화 나노 밴드의 양측을 지지하도록 형성되는 층간 절연막을 포함하며,
    상기 복수의 상변화 나노 밴드는,
    스페이서 형태를 갖는 제 1 상변화 나노 밴드; 및
    상기 제 1 상변화 나노 밴드와 서로 다른 상변화 온도에서 상변화가 일어나고, 상기 제 1 상변화 나노 밴드의 일측에 스페이서 형태를 갖도록 형성되는 제 2 상변화 나노 밴드를 포함하고,
    상기 제 1 및 제 2 상변화 나노 밴드 사이에 캡핑층이 더 개재되며,
    상기 복수의 상변화 나노 밴드의 총 선폭은 상기 가열 전극의 직경보다 작은 고집적 상변화 메모리 장치.
  11. 제 10 항에 있어서,
    상기 가열 전극의 선폭은 상기 수직형 다이오드의 선폭과 실질적으로 동일한 고집적 상변화 메모리 장치.
  12. 삭제
  13. 삭제
  14. 제 10 항에 있어서,
    상기 복수의 상변화 나노 밴드와 상기 층간 절연막 사이 중 적어도 하나에 캡핑층이 더 개재되는 고집적 상변화 메모리 장치.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 반도체 기판 상부에 복수의 억세스 소자 및 그 상부에 가열 전극이 각각 구비되어 있는 절연막을 제공하는 단계;
    상기 절연막 상부에 한 쌍의 상기 가열 전극을 노출시키는 트렌치를 구비하는 제 1 층간 절연막을 형성하는 단계;
    상기 제 1 층간 절연막의 양측벽에 상기 가열 전극과 콘택되는 복수의 상변화 나노 밴드를 형성하는 단계; 및
    상기 상변화 나노 밴드 사이의 상기 트렌치내에 제 2 층간 절연막을 충진하는 단계를 포함하며,
    상기 복수의 상변화 나노 밴드를 형성하는 단계는,
    상기 제 1 층간 절연막 및 상기 트렌치 표면에 제 1 상변화 물질층을 소정 두께로 증착하는 단계, 상기 제 1 층간 절연막 상면이 노출되도록 상기 제 1 상변화 물질층을 비등방성 식각하여, 제 1 상변화 나노 밴드를 형성하는 단계, 상기 제 1 층간 절연막, 상기 제 1 상변화 나노 밴드 및 상기 트렌치 표면에 상기 제 1 상변화 물질층과 상이한 상변화 특성을 갖는 제 2 상변화 물질층을 소정 두께로 증착하는 단계, 및 상기 제 2 상변화 물질층을 비등방성 식각하여, 제 2 상변화 나노 밴드를 형성하는 단계를 포함하고,
    상기 제 1 및 제 2 상변화 물질층의 두께의 합은 상기 가열 전극의 선폭보다 작으며,
    상기 제 1 상변화 나노 밴드를 형성하는 단계와, 상기 제 2 상변화 물질층을 증착하는 단계 사이에, 캡핑층을 형성하는 단계를 더 포함하는 고집적 상변화 메모리 장치의 제조방법.
  23. 제 22 항에 있어서,
    상기 억세스 소자를 형성하는 단계는,
    상기 반도체 기판상에 절연막을 증착하는 단계;
    상기 절연막내에 복수의 콘택홀을 형성하는 단계; 및
    상기 콘택홀 내부 각각에 다이오드를 형성하는 단계를 포함하며,
    상기 다이오드는 상기 콘택홀의 높이 보다 낮은 높이로 형성하는 고집적 상변화 메모리 장치의 제조방법.
  24. 제 23 항에 있어서,
    상기 가열 전극을 형성하는 단계는,
    상기 다이오드 상부의 상기 콘택홀 내부가 충진되도록 도전물을 매립하는 단계를 포함하는 고집적 상변화 메모리 장치의 제조방법.
  25. 삭제
  26. 삭제
  27. 삭제
KR1020090115153A 2009-11-26 2009-11-26 고집적 상변화 메모리 장치 및 그 제조방법 KR101069723B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090115153A KR101069723B1 (ko) 2009-11-26 2009-11-26 고집적 상변화 메모리 장치 및 그 제조방법
US12/647,177 US8278639B2 (en) 2009-11-26 2009-12-24 High integration phase change memory device having reduced thickness phase change layer and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090115153A KR101069723B1 (ko) 2009-11-26 2009-11-26 고집적 상변화 메모리 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110058385A KR20110058385A (ko) 2011-06-01
KR101069723B1 true KR101069723B1 (ko) 2011-10-04

Family

ID=44061422

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090115153A KR101069723B1 (ko) 2009-11-26 2009-11-26 고집적 상변화 메모리 장치 및 그 제조방법

Country Status (2)

Country Link
US (1) US8278639B2 (ko)
KR (1) KR101069723B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101911361B1 (ko) 2012-06-18 2019-01-04 삼성전자주식회사 멀티 레벨 셀을 갖는 비-휘발성 메모리소자 및 그 형성 방법
CN109755384A (zh) * 2017-11-03 2019-05-14 中芯国际集成电路制造(上海)有限公司 相变存储器及其制备方法
CN109888095B (zh) * 2019-03-14 2024-04-05 北京时代全芯存储技术股份有限公司 相变化记忆体及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100868321B1 (ko) 2006-04-14 2008-11-11 재단법인서울대학교산학협력재단 다중 비트 상변화 메모리 소자의 단위 셀
KR20080039701A (ko) 2006-11-01 2008-05-07 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
KR100929639B1 (ko) 2008-01-18 2009-12-03 주식회사 하이닉스반도체 상변화 기억 소자 및 그의 제조방법
US8124950B2 (en) * 2008-08-26 2012-02-28 International Business Machines Corporation Concentric phase change memory element
US8168538B2 (en) * 2009-05-26 2012-05-01 Macronix International Co., Ltd. Buried silicide structure and method for making

Also Published As

Publication number Publication date
US8278639B2 (en) 2012-10-02
KR20110058385A (ko) 2011-06-01
US20110121250A1 (en) 2011-05-26

Similar Documents

Publication Publication Date Title
US10381411B2 (en) Three-dimensional memory device containing conformal wrap around phase change material and method of manufacturing the same
US10249683B1 (en) Three-dimensional phase change memory arrays and methods of manufacturing the same
US10199434B1 (en) Three-dimensional cross rail phase change memory device and method of manufacturing the same
US7728318B2 (en) Nonvolatile phase change memory cell having a reduced contact area
JP5139269B2 (ja) 半導体ダイオードを含む低温で製作された高密度不揮発性メモリアレイ
US10964752B2 (en) Three-dimensional memory device including laterally constricted current paths and methods of manufacturing the same
US8575584B2 (en) Resistive memory device having vertical transistors and method for making the same
US8163593B2 (en) Method of making a nonvolatile phase change memory cell having a reduced contact area
US7259038B2 (en) Forming nonvolatile phase change memory cell having a reduced thermal contact area
US9461246B2 (en) Memory arrays and methods of forming memory arrays
US10879313B2 (en) Three-dimensional cross-point memory device containing inter-level connection structures and method of making the same
US20120329222A1 (en) Phase change memory device having an improved word line resistance, and methods of making same
US11043537B2 (en) Three-dimensional phase change memory device including vertically constricted current paths and methods of manufacturing the same
US10991761B2 (en) Three-dimensional cross-point memory device containing inter-level connection structures and method of making the same
US20160056376A1 (en) Semiconductor device and method of fabricating the same
US8981330B2 (en) Thermally-confined spacer PCM cells
US8791443B2 (en) High density variable resistive memory and method of fabricating the same
KR101069723B1 (ko) 고집적 상변화 메모리 장치 및 그 제조방법
US10516105B2 (en) Resistive memory device containing oxygen-modulated hafnium oxide material and methods of making thereof
KR102532156B1 (ko) 제한된 전류 경로들을 포함하는 3차원 메모리 디바이스 및 그 제조 방법들
KR20090108479A (ko) 상변화 메모리 유닛의 형성 방법, 이를 이용한 상변화메모리 장치의 제조 방법 및 이에 따라 형성된 상변화메모리 장치
KR102531967B1 (ko) 피치-더블링된 금속 라인들을 사용하는 3차원 메모리 디바이스를 위한 다중-레벨 루프 절단 프로세스
US9548447B2 (en) Integrated memory and methods of forming repeating structures
WO2008061194A1 (en) Nonvolatile phase change memory cell having a reduced contact area and method of making
KR102531380B1 (ko) 인터레벨 접속 구조물들을 포함하는 3차원 크로스 포인트 메모리 디바이스 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140822

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150824

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160822

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170824

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180822

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190826

Year of fee payment: 9