CN110444239B - 一种相变存储器读出电路及方法 - Google Patents

一种相变存储器读出电路及方法 Download PDF

Info

Publication number
CN110444239B
CN110444239B CN201910694311.5A CN201910694311A CN110444239B CN 110444239 B CN110444239 B CN 110444239B CN 201910694311 A CN201910694311 A CN 201910694311A CN 110444239 B CN110444239 B CN 110444239B
Authority
CN
China
Prior art keywords
change memory
phase change
circuit
current
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201910694311.5A
Other languages
English (en)
Other versions
CN110444239A (zh
Inventor
雷鑑铭
阮鑫
孔超
曹旭峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN201910694311.5A priority Critical patent/CN110444239B/zh
Publication of CN110444239A publication Critical patent/CN110444239A/zh
Application granted granted Critical
Publication of CN110444239B publication Critical patent/CN110444239B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种相变存储器读出电路及方法，包括全差分读出电路、预充电电路，全差分读出电路采用差分比较电路对相变存储器上的电流和使相变存储器的阻值处于高低阻值临界状态的参考电流进行比较判断以读取存储单元的逻辑值；预充电电路在读取相变存储器之前对连接相变存储器的位线上的寄生电容预充电。本发明所提供的相变存储器读出方法在对相变存储器进行读取之前首先对相变存储器位线上的寄生电容进行预充电，降低了读取过程中对寄生电容进行充电带来的延时，读取速度快，适合大规模相变存储器的读取。另外，本发明采用全差分读出电路对相变存储器进行读取，通过作差抵消了电路中非理想因素，提高了电路的匹配性，从而提高了读出电路的精度。

Description

一种相变存储器读出电路及方法
技术领域
本发明属于相变存储器外围电路技术领域，更具体地，涉及一种相变存储器读出电路及方法。
背景技术
相变存储器是基于某种硫系化合物薄膜的非易失性相变存储器，通过相变材料可在非晶态及晶态实现快速、可逆的变化来达到存储数据的功能，材料为非晶态时，表现为高阻态，表示数据“0”，材料为晶态时，表现为低阻态，表示数据“1”。
在对相变存储器存储的数据进行读取时，需要对存储单元一端的位线施加读取电压Vread，存储材料处于晶态和非晶状态时其阻值不同，所以流过存储单元的电流也不同，通过判断流过存储单元的电流的大小即可判断存储单元状态。
如今电子设备对相变存储器容量的需求却越来越大，如何提高大规模相变存储器的读取速度和读出精度已经成为技术人员亟待解决的问题。由于位线寄生电容的存在，现有的相变存储器读出电路在施加读取电压的过程中存在延时。并且随着相变存储器规模的扩大，寄生电容造成的延时也越来越大。特别的，当相变存储器采用3DXpoint架构在三维方向扩展时，纵向的寄生电容使总电容更大，读取速度变得更慢，另外读出电路不完全对称时会引入非理想因素，导致读出电路不匹配，从而造成读出精度的降低。
综上所述，提供一种读取速度快、读出精度高的大规模相变存储器读出电路及方法是亟需解决的问题。
发明内容
针对现有技术的缺陷，本发明的目的在于提出一种相变存储器读出电路及方法，旨在解决现有技术由于在读取过程中对寄生电容进行充电时产生延时而导致的读取速度慢的问题。
为实现上述目的，本发明一方面提供了一种相变存储器读出电路，包括全差分读出电路、预充电电路；
其中，全差分读出电路与预充电电路共同连接到相变存储器位线上；
全差分读出电路用于采用差分比较电路对相变存储器上的电流和使相变存储器的阻值处于高低阻值临界状态的参考电流进行比较判断，从而读取存储单元的逻辑值；
预充电电路用于在读取相变存储器之前对连接相变存储器的位线上的寄生电容预充电。
进一步优选地，全差分读出电路包括单元电流产生电路、比较电路、参考电流产生电路、判断电路；
其中，比较电路包括第一比较支路和第二比较支路，单元电流产生电路和参考电流产生电路分别与第一比较支路和第二比较支路相连，判断电路的两个输入端分别与第一比较支路和第二比较支路相连。
其中，单元电流产生电路用于得到相变存储器上的电流，记为单元电流；
比较电路用于采用差分比较电路对单元电流和参考电流进行比较；
参考电流产生电路用于产生使相变存储器的阻值处于高低阻值临界状态的参考电流；
判断电路用于根据单元电流和参考电流的比较结果对相变存储器进行读取。
本发明另一方面提供了一种相变存储器读出方法，包括以下步骤：
S1、在预充电使能信号的有效时间内对相变存储器位线上的寄生电容进行预充电；
S2、预充电结束后，将相变存储器位线电压置为读取电压，并在参考电流产生电路中加载预设电压，分别产生单元电流和参考电流；
S3、将产生的单元电流和参考电流进行比较判断，得到比较电路与判断电路连接处的电路节点电压，分别记为单元电压和参考电压；
S4、根据单元电压与参考电压之间的大小关系，读取相变存储器中的逻辑值。
进一步优选地，预充电使能信号的有效时间
Figure BDA0002148878950000031
其中，Vread为相变存储器读取电压，Cparasitic为寄生电容，Ipre为预充电电流。
进一步优选地，单元电流与参考电流相等时，相变存储器的阻值处于高低阻值临界状态，即高阻值与低阻值的分界阻值状态。
进一步优选地，当单元电流大于参考电流时，单元电压为高电平，参考电压为低电平；当单元电流小于参考电流时，单元电压为低电平，参考电压为高电平。
进一步优选地，当单元电压大于参考电压时，读取相变存储器的逻辑值为“1”；当单元电压小于参考电压时，读取相变存储器的逻辑值为“0”。
通过本发明所构思的以上技术方案，与现有技术相比，能够取得下列有益效果：
1、本发明提供了一种相变存储器读出电路，通过采用预充电电路在对相变存储器进行读取之前对相变存储器中的寄生电容进行充电，从而解决了现有技术由于在读取过程中对寄生电容进行充电时产生延时而导致的读取速度慢的问题。
2、本发明提供了一种相变存储器读出电路，通过采用全差分读出电路，通过作差抵消了电路中的非理想因素，提高了电路的匹配性，从而提高了读出电路的精度。
3、本发明所提供的一种相变存储器读出电路及方法应用于大规模相变存储器阵列，特别是三维存储器阵列，随着阵列扩大和阵列在三维方向上扩展，寄生电容增大，影响存储器的读取速度，本发明的预充电设计能明显提高读取速度，全差分的读出电路结构失配小，读出精度高。
附图说明
图1是本发明所提供的一种相变存储器读出电路的结构图；
图2是本发明所提供的全差分读出电路的结构图；
图3是本发明所提供的预充电电路的结构图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
为了实现上述目的，本发明一方面提供了一种相变存储器读出电路，如图1所示，包括全差分读出电路1，预充电电路2；
其中，全差分读出电路1与预充电电路2共同连接在相变存储器位线上；
全差分读出电路1用于采用差分比较电路对相变存储器上的电流和使相变存储器的阻值处于高低阻值临界状态的参考电流进行比较判断，从而读取存储单元的逻辑值；
预充电电路2用于在读取相变存储器之前对相变存储器的寄生电容预充电。
具体的，如图2所示为本发明所提供的全差分读出电路的结构图，图中全差分读出电路包括单元电流产生电路11、比较电路12、参考电流产生电路13、判断电路14；
其中，比较电路12包括第一比较支路121和第二比较支路122，单元电流产生电路11和参考电流产生电路13分别与第一比较支路121和第二比较支路122相连，其中第一比较支路121和第二比较支路122关于比较电路12的中轴线对称，均由两个NMOS管和一个PMOS管构成，具体的，第一比较支路121包括PMOS管PM2、NMOS管NM2、NMOS管NM11，其中，PM2的漏极与NM2的漏极相连，NM2的源极与NM11的漏极相连；NM2的源极与NM11的漏极相连的连接处形成电路节点c。第二比较支路122包括PMOS管PM3、NMOS管NM3、NMOS管NM12，其中，PM3的漏极与NM3的漏极相连，NM3的源极与NM12的漏极相连，NM3的源极与NM12的漏极的连接处形成电路节点d；判断电路14的两个输入端分别与第一比较支路121的电路节点c和第二比较支路122的电路节点d相连。
单元电流产生电路11用于得到相变存储器上电流，记为单元电流；
比较电路12用于采用差分比较电路对单元电流和参考电流进行比较；
参考电流产生电路13用于产生使相变存储器的阻值处于高低阻值临界状态的参考电流；
判断电路14用于根据单元电流和参考电流的比较结果对相变存储器进行读取。
具体的，如图3所示为本发明所提供的预充电电路的结构图，图中预充电电路2，包括：低压差线性稳压器LDO21，电流镜22；
其中，低压差线性稳压器LDO21的调整管NM15源极接一个定值电阻，调整管NM15漏极与电流镜22的PMOS管PM9的漏极相连，电流镜22的PMOS管PM10的漏极通过传输门后与相变存储器23相连。
低压差线性稳压器LDO用于产生预充电电流；
电流镜用于复制预充电电流，并对相变存储器位线上的寄生电容充电；
本发明另一方面提供了一种相变存储器读出方法，包括以下步骤：
S1、在预充电使能信号的有效时间内对相变存储器位线上的寄生电容进行预充电；
具体的，预充电使能信号的有效时间
Figure BDA0002148878950000061
其中，Vread为相变存储器读取电压，Cparasitic为相变存储器的寄生电容，Ipre为预充电电流。预充电使能信号Enpre有效时，预充电电路给相变存储器位线上的寄生电容Cparasitic充电，当相变存储器位线上的寄生电容两端的电压达到相变存储器读取电压一半，即
Figure BDA0002148878950000062
时，达到预充电使能信号的有效时间，预充电完毕。
S2、预充电结束后，将相变存储器位线电压置为读取电压，并在参考电流产生电路中加载预设电压，产生单元电流和参考电流；
具体的，在单元电流产生电路11的NMOS管NM0的栅极输入预设电压Va，从而得到相变存储器位线电压，即相变存储器位线读取电压Vread＝Va-Vth0，进而在单元电流产生电路11中得到相变存储器的单元电流，其中Vth0为NMOS管NM0的阈值电压。在参考电流产生电路13的PMOS管PM4的栅极加载预设电压Vb，从而在参考电流产生电路13中得到参考电流。具体的，单元电流为Icell＝Vread/Rcell，其中，Vread为相变存储器读取电压，Rcell为相变存储器的电阻；参考电流为
Figure BDA0002148878950000063
其中，k是芯片制造工艺的相关常数，
Figure BDA0002148878950000064
为PMOS管PM4的长宽比，VDD为电源电压，Vth4为PMOS管PM4的阈值电压。当单元电流与参考电流相等时，相变存储器的阻值处于高低阻值临界状态，即高阻值与低阻值的分界阻值状态。当相变存储器的电阻处于高阻值状态时，单元电流变小，此时单元电流小于参考电流；反之，当相变存储器的电阻处于低阻值状态时，单元电流变大，此时单元电流大于参考电流，故参考电流可以用于与单元电流进行比较，从而进一步读取相变存储器的逻辑值。
S3、将产生的单元电流和参考电流并进行比较判断，得到电路关键节点电压，分别为单元电压和参考电压；
具体的，单元电流产生电路11和参考电流产生电路13通过电流镜结构分别将单元电流和参考电流复制到比较电路12的第一比较支路121和第二比较支路122进行比较，在第一比较支路121和第二比较支路122上得到电路节点电压，分别为单元电压Vc和参考电压Vd；判断单元电压Vc和参考电压Vd之间的大小，当单元电流大于参考电流时，单元电压Vc大于参考电压Vd；当单元电流小于参考电流时，单元电压Vc小于参考电压Vd。具体的，在第一比较支路121上，单元电流对电路节点c处的MOS管NM2源极以及NM11漏极的寄生电容进行充电，参考电流对电路节点c处的MOS管NM2源极以及NM11漏极的寄生电容进行放电，当单元电流大于参考电流时，电路节点c处的单元电压Vc被充电至高电平，反之被放电至低电平。在第二比较支路122上，单元电流对电路节点d处的MOS管NM3源极以及NM12漏极的寄生电容进行放电，参考电流对电路节点d处的MOS管NM3源极以及NM12漏极的寄生电容进行充电，当参考电流大于单元电流时，电路节点d处的单元电压Vd被充电至高电平，反之被放电至低电平。
S4、根据单元电压与参考电压之间的大小关系，读取相变存储器中的逻辑值。
具体的，单元电压Vc和参考电压Vd分别输入到判断电路14上进行判断，当单元电压大于参考电压时，读取相变存储器的逻辑值为“1”；当单元电压小于参考电压时，读取相变存储器的逻辑值为“0”；具体的，当单元电压Vc为高电平，参考电压Vd为低电平时，单元电压大于参考电压，此时判断电路14输出为高，说明存储单元为低阻态，读取相变存储器的逻辑值为“1”；当单元电压Vc为低电平，参考电压Vd为高时，单元电压小于参考电压，判断电路14输出为低，说明存储单元为高阻态，读取相变存储器的逻辑值为“0”。通过采用差分比较电路，可以作差消除某单条比较支路的非理想因素，读出精度较高。
本发明提供了一种相变存储器读出电路及方法。在对相变存储器进行读取之前首先对相变存储器的寄生电容进行充电，降低了读取过程中对寄生电容进行充电带来的延时，读取速度快。另外，本发明采用全差分读出电路对相变存储器进行读取，全差分电路通过作差抵消了电路中非理想因素，提高了电路的匹配性，从而提高了读出电路的精度。适合大规模相变存储器特别是三维的相变存储器阵列。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种相变存储器读出电路，其特征在于，包括全差分读出电路和预充电电路；
所述全差分读出电路与所述预充电电路共同连接到相变存储器位线上；
所述全差分读出电路用于采用差分比较电路对相变存储器上的电流和使相变存储器的阻值处于高低阻值临界状态的参考电流进行比较判断，从而读取存储单元的逻辑值；
所述预充电电路用于在读取相变存储器之前对连接相变存储器的位线上的寄生电容预充电；
所述全差分读出电路包括单元电流产生电路、比较电路、参考电流产生电路和判断电路；
所述比较电路包括第一比较支路和第二比较支路，所述单元电流产生电路和所述参考电流产生电路分别与所述第一比较支路和所述第二比较支路相连，所述判断电路的两个输入端分别与所述第一比较支路和所述第二比较支路相连；
所述单元电流产生电路用于使读电压经过一个电平移位之后再加到位线上，得到相变存储器上的电流，记为单元电流；
所述比较电路用于采用差分比较电路对单元电流和参考电流进行比较；
所述参考电流产生电路用于产生使相变存储器的阻值处于高低阻值临界状态的参考电流；
所述判断电路用于根据单元电流和参考电流的比较结果对相变存储器进行读取；
所述预充电电路包括：低压差线性稳压器LDO和电流镜；
所述低压差线性稳压器LDO中调整管的漏极与所述电流镜的输入端相连，所述电流镜的输出端通过传输门后与相变存储器相连；
所述低压差线性稳压器LDO用于产生预充电电流；
所述电流镜用于复制预充电电流，并对相变存储器位线上的寄生电容充电。
2.一种权利要求1所述相变存储器读出电路的读出方法，其特征在于，包括以下步骤：
S1、在预充电使能信号的有效时间内对相变存储器位线上的寄生电容进行预充电；
S2、预充电结束后，将相变存储器位线电压置为读取电压，并在参考电流产生电路中加载预设电压，分别产生单元电流和参考电流；
S3、将产生的单元电流和参考电流进行比较判断，得到比较电路与判断电路连接处的电路节点电压，分别记为单元电压和参考电压；
S4、根据单元电压与参考电压之间的大小关系，读取相变存储器中的逻辑值。
3.根据权利要求2所述的相变存储器读出方法，其特征在于，所述预充电使能信号的有效时间
Figure FDA0002918979540000021
其中，Vread为相变存储器读取电压，Cparasitic为寄生电容，Ipre为预充电电流。
4.根据权利要求2所述的相变存储器读出方法，其特征在于，当所述单元电流与所述参考电流相等时，相变存储器的阻值处于高低阻值临界状态。
5.根据权利要求2所述的相变存储器读出方法，其特征在于，当所述单元电流大于所述参考电流时，单元电压为高电平，参考电压为低电平；当所述单元电流小于所述参考电流时，单元电压为低电平，参考电压为高电平。
6.根据权利要求2所述的相变存储器读出方法，其特征在于，当单元电压大于参考电压时，读取相变存储器的逻辑值为“1”；当单元电压小于参考电压时，读取相变存储器的逻辑值为“0”。
CN201910694311.5A 2019-07-30 2019-07-30 一种相变存储器读出电路及方法 Expired - Fee Related CN110444239B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910694311.5A CN110444239B (zh) 2019-07-30 2019-07-30 一种相变存储器读出电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910694311.5A CN110444239B (zh) 2019-07-30 2019-07-30 一种相变存储器读出电路及方法

Publications (2)

Publication Number Publication Date
CN110444239A CN110444239A (zh) 2019-11-12
CN110444239B true CN110444239B (zh) 2021-04-06

Family

ID=68432204

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910694311.5A Expired - Fee Related CN110444239B (zh) 2019-07-30 2019-07-30 一种相变存储器读出电路及方法

Country Status (1)

Country Link
CN (1) CN110444239B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101976578A (zh) * 2010-10-09 2011-02-16 中国科学院上海微系统与信息技术研究所 相变存储单元的数据读出电路及读出方法
CN109903801A (zh) * 2019-03-19 2019-06-18 中国科学院上海微系统与信息技术研究所 相变存储器的数据读出电路及方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101976578A (zh) * 2010-10-09 2011-02-16 中国科学院上海微系统与信息技术研究所 相变存储单元的数据读出电路及读出方法
CN109903801A (zh) * 2019-03-19 2019-06-18 中国科学院上海微系统与信息技术研究所 相变存储器的数据读出电路及方法

Also Published As

Publication number Publication date
CN110444239A (zh) 2019-11-12

Similar Documents

Publication Publication Date Title
JP4859835B2 (ja) 事前充電回路を有するｍｒａｍセンス増幅器及び検知方法
US6868013B2 (en) Semiconductor memory device
CN102272850B (zh) 对空间和温度变化的敏感性减少的感测电路和方法
KR100384804B1 (ko) 데이터 전송 회로
KR20190085363A (ko) 비휘발성 메모리 장치 및 이의 읽기 방법
US7782679B2 (en) Memory device and reading method
US9087597B2 (en) Semiconductor storage
US10290343B2 (en) Memory devices that sample latch trip voltages prior to reading data into latches and methods of operating same
US10811095B2 (en) Semiconductor storage device
JPH11110985A (ja) 不揮発性半導体記憶装置およびその書き込み方法
JP2007073121A (ja) 半導体メモリ回路
US11443806B2 (en) Nonvolatile memory and method of operating nonvolatile memory
EP0944089A1 (en) Semiconductor memory device
CN110444239B (zh) 一种相变存储器读出电路及方法
US10586587B2 (en) Semiconductor memory device
JP7114097B2 (ja) 抵抗変化型メモリ装置の読み出し回路及びその読み出し方法
JP2008090885A (ja) 半導体集積装置
CN113223587A (zh) 易失性存储装置及其数据感测方法
US20010021127A1 (en) Semiconductor memory capable of detecting defective data in the memory cells thereof
US10095651B2 (en) Semiconductor storage device
JP2004178734A (ja) メモリ装置
TWI644317B (zh) 快閃記憶體儲存裝置及其讀取方法
JP5212375B2 (ja) 半導体記憶装置及びデータ判別方法
CN115240737A (zh) 相变存储器高速数据读出电路及方法
CN118173138A (zh) 集成电路、半导体装置及用于管理数据传送的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210406