KR100827706B1 - 반도체 메모리 장치 및 이의 더미라인 바이어싱 방법 - Google Patents

반도체 메모리 장치 및 이의 더미라인 바이어싱 방법 Download PDF

Info

Publication number
KR100827706B1
KR100827706B1 KR1020060106028A KR20060106028A KR100827706B1 KR 100827706 B1 KR100827706 B1 KR 100827706B1 KR 1020060106028 A KR1020060106028 A KR 1020060106028A KR 20060106028 A KR20060106028 A KR 20060106028A KR 100827706 B1 KR100827706 B1 KR 100827706B1
Authority
KR
South Korea
Prior art keywords
dummy
normal
line
word line
lines
Prior art date
Application number
KR1020060106028A
Other languages
English (en)
Other versions
KR20080038732A (ko
Inventor
조백형
오형록
이창수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060106028A priority Critical patent/KR100827706B1/ko
Priority to US11/695,232 priority patent/US7405960B2/en
Application granted granted Critical
Publication of KR20080038732A publication Critical patent/KR20080038732A/ko
Publication of KR100827706B1 publication Critical patent/KR100827706B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Abstract

본 발명은 반도체 메모리 장치 및 이의 더미라인 바이어싱 방법에 관한 것으로, 본 발명에 따른 하나의 가변저항소자와 하나의 다이오드 소자로 구성된 메모리 셀을 복수개로 구비하는 다이오드 구조의 반도체 메모리 장치는, 제1방향을 길이방향으로 하여 각각 배열되는 복수개의 노멀 워드라인들과; 상기 제1방향과는 교차되는 제2방향을 길이방향으로 하여 각각 배열되며 상기 노멀 워드라인들과 교차되는 복수개의 노멀 비트라인들과; 상기 제1방향을 길이방향으로 하여 상기 노멀 워드라인들과 동일구조로 배열되며, 항상 일정레벨의 전압이 인가되는 적어도 하나이상의 더미 워드라인과; 상기 제2방향을 길이방향으로 하여 상기 노멀 비트라인들과 동일구조로 배열되며, 항상 플로팅 상태를 유지하는 적어도 하나 이상의 더미 비트라인을 구비한다. 본 발명에 따르면, 반도체 메모리 장치의 누설전류를 감소시키고 수율을 향상시킬 수 있다.
Figure R1020060106028
더미 워드라인, 더미 비트라인, 누설, PRAM, 플로팅

Description

반도체 메모리 장치 및 이의 더미라인 바이어싱 방법{Semiconductor memory device and method for biasing of dummy line therefore}
도 1은 종래의 트랜지스터 구조의 반도체 메모리 장치에서의 메모리 셀의 등가회로도이고,
도 2는 도 1의 메모리 셀을 구비하는 트랜지스터 구조의 반도체 메모리 장치를 나타낸 도면이고,
도 3은 본 발명의 일 실시예에 따른 다이오드 구조의 반도체 메모리 장치를 구성하는 메모리 셀의 등가회로도이고,
도 4는 도 3의 메모리 셀을 구비하는 본 발명의 일 실시예에 따른 반도체 메모리 장치를 나타낸 도면이다.
*도면의 주요 부분에 대한 부호의 설명*
100 : 메모리 셀 110 : 더미셀
200 : 셀 어레이 300 : 워드라인 셀렉터 회로
400 : 비트라인 셀렉터 회로 BL : 노멀 비트라인
WL : 노멀 워드라인 DWL : 더미 워드라인
DBL ; 더미 비트라인
본 발명은 반도체 메모리 장치 및 이의 더미라인 바이어싱 방법에 관한 것으로, 더욱 구체적으로는, 가변저항소자와 다이오드 소자로 이루어진 메모리 셀을 가지는 경우의 더미 워드라인 및/또는 더미 비트라인의 콘트롤을 수행하는 반도체 메모리 장치 및 이의 더미라인 바이어싱 방법에 관한 것이다.
메모리 장치의 고용량화 및 저전력화의 요구에 따라 비휘발성(non-volatile)이며 리프레쉬(refresh)가 필요 없는 차세대 메모리 장치들이 연구되고 있다. 현재 각광을 받고 있는 차세대 메모리 장치로는 상변화 물질을 이용하는 PRAM(Phase change Random Access Memory)과 전이금속산화물(Complex Metal Oxides) 등의 가변저항 특성 물질을 이용한 RRAM(Resistive Random Access Memory)과 강자성체 물질을 이용한 MRAM(Magnetic Random Access Memory)등이 있다.
이들 중 PRAM은 상변화 물질을 저장매체로 이용한 것으로, 상변화 물질이란 온도 변화에 따라 상(phase)이 변화됨으로 인하여 저항이 변화하는 캘코제나이드(chalcogenide)와 같은 물질을 말하여, 일반적으로 게르마늄(Ge;germanium), 안티모니(Sb;antimony) 및 텔루리움(Te;tellurium)의 합금인 GexSbyTez(이하'GST')와 같은 물질이 이용된다.
상기 상변화 물질은 상(phase)이 온도에 따라 비정질화(amorphous) 상태 또는 결정화(crystalline) 상태의 두 가지 상태로 빠르게 변화될 수 있는 성질 때문에 반도체 메모리 장치에 유용하게 이용될 수 있다.
상기 상변화 물질은 비정질 상태에서는 고 저항 상태가 되고 결정화 상태에서는 저 저항 상태가 되기 때문에, 비정질 상태인 경우를'리셋(RESET)' 또는 논리 '1'이라고 정의하고 상기 상 변환물질이 결정화 상태인 경우를 '셋(SET)' 또는 논리 '0'으로 정의하거나, 이와 반대로 정의함에 의해 반도체 메모리 장치에 응용될 수 있는 것이다.
상술한 바와 같은 PRAM을 구성하는 메모리 셀은 트랜지스터 구조와 다이오드 구조로 나뉜다. 트랜지스터 구조는 상변화 물질과 액세스 트랜지스터를 직렬로 연결한 메모리 셀 구조를 말하여, 다이오드 구조는 상변화 물질과 다이오드를 직렬로 연결한 메모리 셀 구조를 의미한다. 상기와 같은 트랜지스터 구조 및 다이오드 구조의 메모리 셀이 채용된 PRAM의 예는 미국 특허번호 제6,760,017호에 개시되어 있다.
한편, 이러한 PRAM 뿐 만 아니라 대부분의 반도체 메모리 장치에서는 셀 어레이 형성시 더미 셀을 포함하여 더미 워드라인 또는 더미 비트라인 등이 구비된다.
일반적으로 셀 어레이의 에지부위에 형성되는 워드라인 또는 비트라인은 반도체 제조공정 특성상 그 신뢰성을 확보할 수 없기 때문에 이들 위치의 워드라인을 더미워드라인으로, 이들 위치의 비트라인을 더미 비트라인으로 정하고 이들 더미 워드라인 또는 더미 비트라인은 반도체 메모리 장치의 정상적인 동작에서는 제외된다.
도 1은 트랜지스터 구조 PRAM의 메모리 셀의 등가회로도를 나타낸 것이고, 도 2는 도 1의 메모리 셀을 구비한 PRAM에서의 더미 라인의 바이어싱 방법을 나타낸 회로도이다.
도 1에 도시된 바와 같이, 상기 메모리 셀(10)은 상기 상변화물질로 형성되는 가변저항소자(R0)와 스위칭소자로써 NMOS 트랜지스터(N)를 구비하여 이루어진다.
상기 메모리 셀은 워드라인(WL)에 NMOS 트랜지스터(N)의 게이트가 연결되어 있고, 상기 가변 저항소자(R0)의 상부전극은 비트라인(BL)과 연결되며, 하부전극은 액세스 트랜지스터(N)의 드레인에 연결된다. 또한, 상기 트랜지스터(N)의 소오스는 접지되어 있다. 여기서, 상기 가변 저항소자(R0)는 상기 액세스 트랜지스터(N)의 소오스에 상부전극이 연결되고 하부전극은 접지되어 구성되어질 수도 있다.
도 2에 도시된 바와 같이, 트랜지스터 구조의 PRAM에서 메모리 셀 어레이(20)는 복수의 메모리 셀들(10). 노멀 워드라인들(WL0~WLn), 노멀 비트라인들(BL0~BLm), 더미셀들(12), 더미 워드라인들(DWL1,DWL2), 및 더미 비트라인들(DBL1,DBL2)을 구비한다. 상기 노멀 워드라인들(WL0~WLn)은 워드라인 셀렉터회로(30)에 의해 컨트롤 되고, 상기 노멀 비트라인들(BL0~BLm)은 비트라인 셀렉터 회로(40)에 의해 컨트롤 된다. 상기 워드라인 셀렉터 회로(30)는 로우 디코더회로일 수 있고, 상기 비트라인 셀렉터 회로(40)는 컬럼 디코더회로 일 수 있다.
상기 노멀 워드라인들(WL0~WLn)은 워드라인 길이 방향인 제1방향으로 일정간격으로 길게 배열된다.
상기 노멀 비트라인들(BL0~BLm)은 상기 노멀 워드라인들(WL0~WLn)과 교차되는 제2방향으로 일정간격으로 배열된다.
상기 메모리 셀들(10)은 상기 노멀 비트라인들(BL0~BLm)과 상기 노멀 워드라인들(WL0~WLn)의 교차점에 각각 배치된다.
상기 더미 워드라인들(DWL1,DWL2)은 상기 노멀 워드라인들(WL0~WLn)과 동일방향을 가지고 동일구조로 상기 셀 어레이(20)의 에지 부위에 배치된다. 상기 더미 워드라인들(DWL1,DWL2)은 상기 워드라인 셀렉터 회로(30)와는 연결되지 않고 접지라인과 연결된다.
상기 더미 비트라인들(DBL1,DBL2)은 상기 노멀 비트라인들(BL0~BLm)과 동일 방향을 가지고 동일구조로 상기 셀 어레이(20)의 에지부위에 배치된다. 상기 더미 비트라인들(DBL1,DBL2)은 상기 비트라인 셀렉터회로(40)와는 연결되지 않으며 접지라인과 연결된다.
상기 더미셀들(12)은 상기 더미 워드라인들(DWL1,DWL2) 또는/ 및 상기 더미 비트라인들(DBL1,DBL2)의 교차점에 각각 배치된다.
일반적으로 상기 더미 워드라인들(DWL1,DWL2)과 상기 더미 비트라인들(DBL1,DBL2)은, 규칙적으로 배열되는 메모리 셀 구조의 규칙성이 깨지는 셀 어레이의 에지부위에 배치되는 것이 일반적이다.
이러한 상기 더미 워드라인들(DWL1,DWL2)과 상기 더미 비트라인들(DBL1,DBL2)은 잘 알려진 바와 같이 접지전압으로 바이어싱을 하고 있다.
그러나 다이오드 구조의 반도체 메모리 장치의 경우에는 그 구조의 특이성으로 인하여 더미 워드라인 및 더미 비트라인을 포함하는 더미라인에 대한 바이어싱이 문제가 되고 있다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 극복할 수 있는 반도체 메모리 장치 및 이의 더미라인 바이어싱 방법을 제공하는 데 있다.
본 발명의 다른 목적은 누설전류를 줄일 수 있는 반도체 메모리 장치 및 이의 더미라인 바이어싱 방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 수율을 향상시킬 수 있는 반도체 메모리 장치 및 이의 더미라인 바이어싱 방법을 제공하는 데 있다.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 구체화에 따라, 본 발명에 따른, 하나의 가변저항소자와 하나의 다이오드 소자로 구성된 메모리 셀을 복수개로 구비하는 다이오드 구조의 반도체 메모리 장치는, 제1방향을 길이방향으로 하여 각각 배열되는 복수개의 노멀 워드라인들과; 상기 제1방향과는 교차되는 제2방향을 길이방향으로 하여 각각 배열되며 상기 노멀 워드라인들과 교차되는 복수개의 노멀 비트라인들과; 상기 제1방향을 길이방향으로 하여 상기 노멀 워드라인들과 동일구조로 배열되며, 항상 일정레벨의 전압이 인가되는 적어도 하나이상의 더미 워드라인들과; 상기 제2방향을 길이방향으로 하여 상기 노멀 비트라인들과 동일구조로 배열되며, 항상 플로팅 상태를 유지하는 적어도 하나 이상의 더미 비트라인들을 구비한다.
상기 노멀 워드라인들과 상기 노멀 비트라인들의 교차점에는 각각 상기 메모리 셀이 구비되며, 상기 더미 워드라인들과 상기 노멀 비트라인들의 교차점, 상기 노멀 워드라인들과 상기 더미 비트라인들의 교차점, 및 상기 더미 비트라인들과 상기 더미 워드라인들의 교차점에는 상기 메모리 셀과 동일구조의 더미 셀이 각각 구비될 수 있다.
그리고, 상기 메모리 셀 또는 더미셀을 구성하는 다이오드 소자의 캐소드영역은 상기 노멀 워드라인 또는 더미 워드라인과 연결되고, 애노드 영역은 상기 가변저항소자와 연결될 수 있으며, 상기 더미 워드라인에 인가되는 전압레벨은, 상기 더미 워드라인에 연결되는 더미셀을 구성하는 다이오드가 항상 턴 오프 상태를 유지하도록 하는 정도의 레벨일 수 있다.
상기 더미 워드라인 및 상기 더미 비트라인은, 상기 노멀 비트라인들, 상기 노멀 워드라인들, 및 상기 메모리 셀들을 구비하는 메모리 셀 어레이의 에지 부위에 적어도 하나 이상씩 구비될 수 있으며, 상기 더미 워드라인은 일정개수의 노멀 워드라인들마다 적어도 하나이상씩 배치되며, 상기 더미 비트라인은 일정개수의 노멀 비트라인들마다 적어도 하나 이상씩 배치될 수 있다.
한편으로, 상기 더미 워드라인 및 상기 더미 비트라인은, 일정개수의 노멀 워드라인들 및 일정개수의 노멀 비트라인들을 구비하는 메모리 블록들 각각의 에지 부위에 적어도 하나이상씩 구비될 수 있다.
상기 반도체 메모리 장치는 상기 가변저항소자가 상변환물질(GST)로 이루어진 PRAM이거나, 상기 반도체 메모리 장치는 상기 가변저항소자가 전이금속산화물(Complex Metal Oxides)로 이루어진 RRAM일 수 있다.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 구체화에 따라, 본 발명에 따른, 하나의 가변저항소자와 하나의 다이오드소자로 구성된 메모리 셀들과 상기 메모리 셀과 동일구조의 더미셀들을 구비하는 반도체 메모리 장치에서, 상기 더미셀들과 연결되는 적어도 하나 이상의 더미 워드라인 및/또는 적어도 하나 이상의 더미 비트라인을 구비하는 더미라인의 바이어싱방법은, 상기 반도체 메모리 장치의 동작과 관계없이, 상기 더미 비트라인은 플로팅 상태를 항상 유지하고, 상기 더미 워드라인은 항상 일정전압레벨을 유지하도록 제어함을 특징으로 한다.
상기 메모리 셀 또는 더미셀을 구성하는 다이오드 소자의 캐소드영역은 노멀 워드라인 또는 더미 워드라인과 연결되고, 애노드 영역은 상기 가변저항소자와 연결될 수 있으며, 상기 더미 워드라인에 인가되는 전압레벨은, 상기 더미 워드라인에 연결되는 더미셀을 구성하는 다이오드가 항상 턴 오프 상태를 유지하도록 하는 정도의 레벨일 수 있다.
상기 더미 워드라인 및 상기 더미 비트라인은, 노멀 비트라인들, 상기 노멀 워드라인들, 및 상기 메모리 셀들을 구비하는 메모리 셀 어레이의 에지 부위에 적어도 하나 이상씩 구비되거나, 상기 더미 워드라인은 일정개수의 노멀 워드라인들마다 적어도 하나이상씩 배치되며, 상기 더미 비트라인은 일정개수의 노멀 비트라인들마다 적어도 하나 이상씩 배치될 수 있다.
그리고, 상기 더미 워드라인 및 상기 더미 비트라인은, 일정개수의 노멀 워드라인들 및 일정개수의 노멀 비트라인들을 구비하는 메모리 블록들 각각의 에지부위에 적어도 하나이상씩 구비될 수 있다.
상기한 구성에 따르면, 반도체 메모리 장치의 누설전류를 감소시키고 수율을 향상시킬 수 있다.
이하에서는 본 발명의 바람직한 실시예가, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 철저한 이해를 제공할 의도 외에는 다른 의도 없이, 첨부한 도면들을 참조로 하여 상세히 설명될 것이다.
도 3은 본 발명의 일 실시예에 따른 반도체 메모리 장치를 구성하는 메모리 셀 구조를 나타낸 것이다.
도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 메모리 장치는 다이오드 구조의 메모리 셀을 가지는 반도체 메모리 장치로써, 상기 메모리 셀(100)은 가변저항소자(R)와 다이오드소자(D)를 구비한다.
상기 가변저항 소자(R)의 종류에 따라 본 발명의 일 실시예에 따른 반도체 메모리 장치는 PRAM, RRAM, MRAM 등의 메모리 장치들을 구성할 수 있다. 즉 상기 가변저항 소자(R)가 상변화 물질(GST)로서 구성되어 온도에 따라 저항이 변하는 경우는 PRAM이 될 수 있다. 그리고 상기 가변저항 소자(R)가 전이금속산화물을 그 재 료로 하는 경우에는 RRAM이 될 수 있다. 또한 상기 가변저항 소자(R)가 자성체의 상하부전극과 그사이의 절연체인 경우에는 MRAM이 될 수도 있다. 상기 가변저항 소자(R)의 구성 재료에 따라 본 발명의 일 실시예에 따른 반도체메모리 장치의 종류는 달라질 수 있다. 여기서는 PRAM을 하나의 예로 하여 그 구성을 설명하기로 한다.
도 3에 도시된 바와 같이, PRAM에서의 메모리 셀(100)은 하나의 다이오드(D)와 하나의 가변저항소자(R)로 구성된다. 여기서 가변저항소자(R)는 상술한 바와 같은 상변화물질로 이루어진다.
상기 메모리 셀(100)을 구성하는 상기 다이오드(D)는 워드라인(WL)과 가변저항소자(R) 사이에 연결되는 데, 캐소드(cathode) 단자가 워드라인(WL)에 연결되고 애노드(anode)단자가 상기 가변저항소자(R)의 일단에 연결된다. 상기 가변저항소자(R)의 타단은 비트라인(BL)에 연결된다.
트랜지스터를 구조의 PRAM에 비해서 다이오드 구조를 채용하는 PRAM은, 인가되는 전압에 따라 지수함수적으로 증가하는 큰 라이트 전류를 인가할 수 있고, 트랜지스터 사이즈 한계를 벗어날 수 있어 메모리 셀 및 전체 칩 사이즈를 축소에 유연성을 가질 수 있는 등의 장점이 있다. 따라서, 고집적화, 고속화 및 저전력화가 요구되는 반도체 메모리 장치에서 메모리 셀을 다이오드 구조로 채용하는 PRAM이 늘어나고 있다.
상기와 같은 구조를 가지는 메모리 셀이 채용된 반도체 메모리 장치에서는, 상기 가변저항소자(R)를 데이터 저장소자(storage element)로 하고 비트라인(BL)을 통해 메모리 셀에 인가되는 전류 및 전압원의 크기에 따른 상기 가변저항 소자(R)의 가역적인 특성을 이용한 라이트 동작이 행해진다. 즉 임의의 메모리 셀(100)에 라이트 동작을 행할 때 상기 비트라인(BL)을 통하여 전류가 공급되고, 상기 워드라인(WL)이 로우(Low) 레벨 또는 접지레벨로 천이(transition)하게 되면, 다이오드(D)에는 포워드 바이어스(forward bias)가 인가되어 비트라인(BL)에서 워드라인(WL) 방향으로의 전류패스가 형성된다. 이때 상기 다이오드(D)의 애노드 단자와 연결되어 있는 가변저항소자(R)는 상변화가 일어나 저 저항 상태의 '셋' 또는 고 저항 상태의 '리셋'상태가 된다.
한편, 리드동작은 메모리 셀의 상태, 즉 '셋' 상태 또는 '리셋' 상태에 따라 메모리 셀(100)을 관통하여 흐르는 전류의 양을 구분하여 데이터를 판단한다. 즉, 메모리 셀(100) 내부의 가변저항소자(R)가 '리셋' 상태라면, 메모리 셀은 고 저항 값을 가지게 되어 일정한 레벨의 비트라인(BL)으로부터 적은 양의 전류가 흐르게 되며, 반대로 '셋' 상태라면 메모리 셀(100)은 저 저항 값을 가지게 되어 상대적으로 다량의 전류가 흐르게 된다.
도 4는 도 3의 메모리 셀 구조를 가지는 본 발명의 일 실시예에 따른 반도체 메모리 장치에서의 더미 라인 바이어싱 방법을 설명하기 위한 도면이다.
도 4에 도시된 바와 같이, 본 발명의 일 실시예에 따른 다이오드 구조의 반도체 메모리 장치는, 복수의 메모리 셀들(100). 노멀 워드라인들(WL0~WLn), 노멀 비트라인들(BL0~BLm), 더미셀들(110), 더미 워드라인들(DWL1,DWL2), 및 더미 비트라인들(DBL1,DBL2)을 구비한다.
상기 메모리 셀들(100)은 상기 노멀 워드라인(WL0~WLn)과 노멀 비트라인들(BL0~BLm)의 교차점에 하나씩 각각 배치된다. 이미 설명한 바와 같이 상기 메모리 셀들(100)은 도 3에서 설명한 바와 같은 다이오드 구조를 가진다.
상기 노멀 워드라인들(WL0~WLn)은 워드라인 길이 방향인 제1방향으로 일정간격으로 길게 배열된다. 상기 노멀 워드라인들(WL0~WLn)은 상기 메모리 셀들(100)을 구성하는 다이오드소자(D)와 연결되는 구조를 가진다.
상기 노멀 워드라인들(WL0~WLn)은 워드라인 셀렉터회로(300)에 의해 컨트롤 된다. 여기서 상기 워드라인 셀렉터 회로(30)는 로우 디코더회로일 수 있다.
상기 노멀 비트라인들(BL0~BLm)은 상기 노멀 워드라인들(WL0~WLn)과 교차되는 제2방향으로 일정간격으로 배열된다. 상기 노멀 비트라인들(BL0~BLm)은 상기 메모리 셀들(100)을 구성하는 가변저항소자(R)와 연결되는 구조를 가진다.
상기 노멀 비트라인들(BL0~BLm)은 비트라인 셀렉터 회로(400)에 의해 컨트롤 된다. 여기서 상기 비트라인 셀렉터 회로(40)는 컬럼 디코더회로 일 수 있다.
상기 더미 워드라인들(DWL1,DWL2)은 상기 노멀 워드라인들(WL0~WLn)과 동일방향을 가지고 동일구조로 상기 셀 어레이(200)의 에지 부위에 배치된다. 상기 더미 워드라인들(DWL1,DWL2)은 상기 워드라인 셀렉터 회로(300)와는 연결되지 않고 임의의 레벨을 가지는 전압인가 라인과 연결된다. 즉 상기 더미 워드라인들(DWL1,DWL2)은 상기 반도체 메모리 장치의 동작과 관계없이 항상 일정레벨의 전압(VA)이 인가되는 구조를 가진다. 상기 더미 워드라인들(DWL1,DWL2)은 상기 에지 부위에 적어도 하나가 구비될 수 있다. 그리고 일정개수의 노멀 워드라인 들(WL0~WLn) 마다 적어도 하나 이상씩 구비될 수도 있다.
여기서 상기 더미 워드라인들(DWL1,DWL2)에 인가되는 전압레벨(VA)은 상기 더미 워드라인들(DWL1,DWL2)에 연결되는 더미셀(110)을 구성하는 다이오드가 턴 오프 상태를 항상 유지하도록 하는 전압레벨을 의미할 수 있다. 이는 상기 더미 셀(100)을 구성하는 다이오드가 턴 온 되게 되면 누설전류가 흐를 수 있는 상태가 되기 때문이다.
상기 더미 비트라인들(DBL1,DBL2)은 상기 노멀 비트라인들(BL0~BLm)과 동일 방향을 가지고 동일구조로 상기 셀 어레이(200)의 에지부위에 배치된다. 상기 더미 비트라인들(DBL1,DBL2)은 상기 비트라인 셀렉터회로(400)와는 연결되지 않으며 항상 플로팅(floating) 상태를 유지한다. 상기 더미 비트라인들(DBL1,DBL2)은 상기 에지 부위에 적어도 하나가 구비될 수 있다. 그리고 일정개수의 노멀 비트라인들(BL0~BLm) 마다 적어도 하나 이상씩 구비될 수도 있다.
상기 더미 비트라인들(DBL1,DBL2)은 항상 플로팅 상태를 유지하게 되는데, 이는 선택된 노멀 워드라인(WL)이나 선택되지 않은 노멀 워드라인(WL)에서 메모리 셀(100)을 통하여 이와 연결된 더미 비트라인(DBL)으로 흐를 수 있는 누설전류 경로를 차단할 수 있기 때문이다. 또한 노멀 워드라인(WL)과 더미 비트라인(DBL)간 예기치 않은 쇼트(short)성 불량에 대해서도 전류 패스 없이 리페어가 가능한 장점이 있다.
여기서 만약 더미 비트라인들(DBL1,DBL2)을 종래와 같이 접지 상태로 유지하고 있다면, 불량이 있는 셀의 리페어 여부와 상관없이 노멀 워드라인(WL)에서 더비 비트라인(DBL)로 지속적인 누설전류가 흐르게 되어 수율 감소의 원인이 될 수 있다.
상기 더미셀들(110)은 상기 더미 워드라인들(DWL1,DWL2) 또는/ 및 상기 더미 비트라인들(DBL1,DBL2)의 교차점에 각각 배치된다. 즉, 상기 더미셀들(110)은 상기 더미 워드라인들(DWL1,DWL2)과 상기 노멀 비트라인들(BL0~DBLm)의 교차점, 상기 노멀 워드라인들(WL0~WLn)과 상기 더미 비트라인들(DBL1,DBL2)의 교차점, 및 상기 더미 비트라인들(DBL1,DBL2)과 상기 더미 워드라인들(DWL1,DWL2)의 교차점에 구비된다. 상기 더미셀들(110)은 상기 메모리 셀(100)과 동일구조를 가진다.
일반적으로 상기 더미 워드라인들(DWL1,DWL2)과 상기 더미 비트라인들(DBL1,DBL2)은, 규칙적으로 배열되는 메모리 셀 구조의 규칙성이 깨지는 셀 어레이의 에지부위에 배치되는 것이 일반적이다. 그러나 고집적화의 경향에 따라 일정 개수의 메모리 셀들을 단위로 하는 서브 어레이 블록이나 메모리 블록들 마다 상기 더미 비트라인(DBL) 및 더미 워드라인들(DWL)이 적어도 하나 이상씩 배치될 수 있다. 즉 복수개의 메모리 셀이 배치되는 경우에 이들 배열의 규칙성이 깨지는 부위에 상기 더미 비트라인(DBL) 및 더미 워드라인들(DWL)이 적어도 하나 이상씩 배치될 수 있는 것이다.
상기 반도체 메모리 장치에서, 리드 또는 라이트 동작을 위하여 메모리 셀이 선택되면, 선택된 메모리 셀에 연결된 노멀 워드라인(WL)은 접지레벨로 천이되고, 선택된 메모리 셀에 연결된 노멀 비트라인(BL)에는 특정전압(VB)가 인가된다. 여기서 노멀 비트라인(BL)에 인가되는 특정전압(VB)의 레벨은 메모리 셀(100)의 다이오 드소자(D)의 임계전압(Vth)보다 높은 전압레벨이 될 수 있다. 즉 상기 다이오드소자(D)가 턴온 될 수 있도록 하는 전압레벨을 가진다.
그리고 선택되지 않은 노멀 비트라인들(BL)은 접지레벨로 디스차아지 되고, 선택되지 않은 노멀 워드라인들(WL)은 이들 노멀 워드라인들(WL)과 연결된 메모리 셀의 다이오드소자(D)가 턴 오프 되도록 VB-Vth'보다 높은 레벨의 전압(VA)이 인가되게 된다.
물론 상기 더미 워드라인들(DWL1,DWL2)에는 상기 반도체 메모리 장치의 동작과 관계없이 항상 일정레벨의 전압(VA)이 인가되며, 상기 더미 비트라인들(DBL1,DBL2)은 항상 플로팅 상태을 유지한다.
여기서 상기 선택되지 않은 노멀 워드라인들(WL)에 인가되는 전압레벨(VA)은 상기 더미 워드라인들(DWL1,DWL2)에 인가되는 전압레벨(VA)과 동일한 레벨일 수 있다.
상술한 바와 같이, 더미 워드라인들(DWL1,DWL2) 및 더미 비트라인들(DBL1,DBL2)을 구비하는 다이오드 구조의 반도체 메모리 장치에서, 더미 워드라인들(DWL1,DWL2)에는 상기 반도체 메모리 장치의 동작과 관계없이 상기 더미 워드라인들(DWL1,DWL2)에는 일정레벨의 전압을 인가하고, 상기 더미 비트라인들(DBL1,DBL2)은 플로팅 상태를 유지하도록 함에 의하여 누설전류를 감소시킬 수 있게 된다. 또한 수율 향상에 기여하게 된다.
상기한 실시예의 설명은 본 발명의 더욱 철저한 이해를 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이 다. 또한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 명백하다 할 것이다.
이상 설명한 바와 같이, 본 발명에 따르면, 적어도 하나의 더미 워드라인들 및/또는 적어도 하나의 더미 비트라인들을 구비하는 다이오드 구조의 반도체 메모리 장치에서, 더미 워드라인들에는 상기 반도체 메모리 장치의 동작과 관계없이 상기 더미 워드라인들에는 일정레벨의 전압을 인가하고, 상기 더미 비트라인들은 플로팅 상태를 유지하도록 함에 의하여 누설전류를 감소시킬 수 있게 된다. 또한 수율 향상에 기여하게 된다.

Claims (17)

  1. 하나의 가변저항소자와 하나의 다이오드 소자로 구성된 메모리 셀을 복수개로 구비하는 다이오드 구조의 반도체 메모리 장치에 있어서:
    제1방향을 길이방향으로 하여 각각 배열되는 복수개의 노멀 워드라인들과;
    상기 제1방향과는 교차되는 제2방향을 길이방향으로 하여 각각 배열되며 상기 노멀 워드라인들과 교차되는 복수개의 노멀 비트라인들과;
    상기 제1방향을 길이방향으로 하여 상기 노멀 워드라인들과 동일구조로 배열되며, 항상 일정레벨의 전압이 인가되는 적어도 하나 이상의 더미 워드라인과;
    상기 제2방향을 길이방향으로 하여 상기 노멀 비트라인들과 동일구조로 배열되며, 항상 플로팅 상태를 유지하는 적어도 하나 이상의 더미 비트라인을 구비함을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서,
    상기 노멀 워드라인들과 상기 노멀 비트라인들의 교차점에는 각각 상기 메모리 셀이 구비되며, 상기 적어도 하나 이상의 더미 워드라인과 상기 적어도 하나 이상의 노멀 비트라인의 교차점, 상기 노멀 워드라인들과 상기 적어도 하나 이상의 더미 비트라인의 교차점, 및 상기 적어도 하나 이상의 더미 비트라인과 상기 적어도 하나 이상의 더미 워드라인의 교차점에는 상기 메모리 셀과 동일구조의 더미 셀이 각각 구비됨을 특징으로 하는 반도체 메모리 장치.
  3. 제2항에 있어서,
    상기 메모리 셀 또는 더미셀을 구성하는 다이오드 소자의 캐소드영역은 상기 노멀 워드라인 또는 상기 적어도 하나 이상의 더미 워드라인과 연결되고, 애노드 영역은 상기 가변저항소자와 연결됨을 특징으로 하는 반도체 메모리 장치.
  4. 제3항에 있어서,
    상기 적어도 하나 이상의 더미 워드라인에 인가되는 전압레벨은, 상기 적어도 하나 이상의 더미 워드라인에 연결되는 더미셀을 구성하는 다이오드가 항상 턴 오프 상태를 유지하도록 하는 정도의 레벨임을 특징으로 하는 반도체 메모리 장치.
  5. 제4항에 있어서,
    상기 적어도 하나 이상의 더미 워드라인 및 상기 적어도 하나 이상의 더미 비트라인은, 상기 노멀 비트라인들, 상기 노멀 워드라인들, 및 상기 메모리 셀들을 구비하는 메모리 셀 어레이의 에지 부위에 적어도 하나 이상씩 구비됨을 특징으로 하는 반도체 메모리 장치.
  6. 제4항에 있어서,
    상기 적어도 하나 이상의 더미 워드라인은 일정개수의 노멀 워드라인들마다 적어도 하나 이상씩 배치되며, 상기 적어도 하나 이상의 더미 비트라인은 일정개수의 노멀 비트라인들마다 적어도 하나 이상씩 배치됨을 특징으로 하는 반도체 메모리 장치.
  7. 제4항에 있어서,
    상기 적어도 하나 이상의 더미 워드라인 및 상기 적어도 하나 이상의 더미 비트라인은, 일정개수의 노멀 워드라인들 및 일정개수의 노멀 비트라인들을 구비하는 메모리 블록들 각각의 에지부위에 적어도 하나이상씩 구비됨을 특징으로 하는 반도체 메모리 장치.
  8. 제4항에 있어서,
    상기 반도체 메모리 장치는 상기 가변저항소자가 상변환물질(GST)로 이루어진 PRAM임을 특징으로 하는 반도체 메모리 장치.
  9. 제4항에 있어서,
    상기 반도체 메모리 장치는 상기 가변저항소자가 전이금속산화물(Complex Metal Oxides)로 이루어진 RRAM임을 특징으로 하는 반도체 메모리 장치.
  10. 하나의 가변저항소자와 하나의 다이오드소자로 구성된 메모리 셀들과 상기 메모리 셀과 동일구조의 더미셀들을 구비하는 반도체 메모리 장치에서, 상기 더미셀들과 연결되는 적어도 하나 이상의 더미 워드라인 및/또는 적어도 하나 이상의 더미 비트라인을 구비하는 더미라인의 바이어싱 방법에 있어서:
    상기 반도체 메모리 장치의 동작과 관계없이, 상기 적어도 하나 이상의 더미 비트라인은 플로팅 상태를 항상 유지하고, 상기 적어도 하나 이상의 더미 워드라인은 항상 일정전압레벨을 유지하도록 제어함을 특징으로 하는 더미 라인의 바이어싱 방법.
  11. 제10항에 있어서,
    상기 메모리 셀 또는 더미셀을 구성하는 다이오드 소자의 캐소드영역은, 상기 적어도 하나 이상의 더미 워드라인 또는 상기 적어도 하나 이상의 더미워드라인의 배열방향과 동일한 방향으로 배열되는 복수개의 노멀 워드라인들 중 어느 하나와 연결되고, 애노드 영역은 상기 가변저항소자와 연결됨을 특징으로 하는 더미 라인의 바이어싱 방법.
  12. 제11항에 있어서,
    상기 적어도 하나 이상의 더미 워드라인에 인가되는 전압레벨은, 상기 적어도 하나 이상의 더미 워드라인에 연결되는 더미셀을 구성하는 다이오드가 항상 턴 오프 상태를 유지하도록 하는 정도의 레벨임을 특징으로 하는 더미 라인의 바이어싱 방법.
  13. 제12항에 있어서,
    상기 적어도 하나 이상의 더미 워드라인 및 상기 적어도 하나 이상의 더미 비트라인은, 상기 적어도 하나 이상의 더미 비트라인의 배열방향과 동일방향으로 배열되는 복수개의 노멀 비트라인들, 상기 노멀 워드라인들, 및 상기 메모리 셀들을 구비하는 메모리 셀 어레이의 에지 부위에 적어도 하나 이상씩 구비됨을 특징으로 하는 더미 라인의 바이어싱 방법.
  14. 제12항에 있어서,
    상기 적어도 하나 이상의 더미 워드라인은, 상기 노멀 워드라인들 중 일정개수의 노멀 워드라인들마다 적어도 하나이상씩 배치되며, 상기 적어도 하나 이상의 더미 비트라인은, 상기 노멀비트라인들 중 일정개수의 노멀 비트라인들마다 적어도 하나 이상씩 배치됨을 특징으로 하는 더미 라인의 바이어싱 방법.
  15. 제12항에 있어서,
    상기 적어도 하나 이상의 더미 워드라인 및 상기 적어도 하나 이상의 더미 비트라인은, 일정개수의 노멀 워드라인들 및 일정개수의 노멀 비트라인들을 구비하는 메모리 블록들 각각의 에지부위에 적어도 하나이상씩 구비됨을 특징으로 하는 더미 라인의 바이어싱 방법.
  16. 제12항에 있어서,
    상기 반도체 메모리 장치는 상기 가변저항소자가 상변환물질(GST)로 이루어진 PRAM임을 특징으로 하는 더미 라인의 바이어싱 방법.
  17. 제12항에 있어서,
    상기 반도체 메모리 장치는 상기 가변저항소자가 전이금속산화물(Complex Metal Oxides)로 이루어진 RRAM임을 특징으로 하는 더미 라인의 바이어싱 방법.
KR1020060106028A 2006-10-31 2006-10-31 반도체 메모리 장치 및 이의 더미라인 바이어싱 방법 KR100827706B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060106028A KR100827706B1 (ko) 2006-10-31 2006-10-31 반도체 메모리 장치 및 이의 더미라인 바이어싱 방법
US11/695,232 US7405960B2 (en) 2006-10-31 2007-04-02 Semiconductor memory device and method for biasing dummy line therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060106028A KR100827706B1 (ko) 2006-10-31 2006-10-31 반도체 메모리 장치 및 이의 더미라인 바이어싱 방법

Publications (2)

Publication Number Publication Date
KR20080038732A KR20080038732A (ko) 2008-05-07
KR100827706B1 true KR100827706B1 (ko) 2008-05-07

Family

ID=39369026

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060106028A KR100827706B1 (ko) 2006-10-31 2006-10-31 반도체 메모리 장치 및 이의 더미라인 바이어싱 방법

Country Status (2)

Country Link
US (1) US7405960B2 (ko)
KR (1) KR100827706B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100960931B1 (ko) * 2008-03-12 2010-06-04 주식회사 하이닉스반도체 상 변화 메모리 장치 및 그의 레이아웃 방법
US7885100B2 (en) 2008-03-12 2011-02-08 Hynix Semiconductor Inc. Phase change random access memory and layout method of the same
US8107284B2 (en) 2008-12-05 2012-01-31 Samsung Electronics Co., Ltd. Nonvolatile memory device using a variable resistive element
US8295114B2 (en) 2009-02-26 2012-10-23 Samsung Electronics Co., Ltd. Semiconductor memory cell array including dummy bit-line and word-line and semiconductor memory device having the same
US9118009B2 (en) 2013-10-11 2015-08-25 Samsung Electronics Co., Ltd. Method of fabricating a variable reistance memory device
US9147440B2 (en) 2012-07-23 2015-09-29 Samsung Electronics Co., Ltd. Semiconductor memory device having dummy bit line

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7082052B2 (en) 2004-02-06 2006-07-25 Unity Semiconductor Corporation Multi-resistive state element with reactive metal
US20060171200A1 (en) 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
US8270193B2 (en) 2010-01-29 2012-09-18 Unity Semiconductor Corporation Local bit lines and methods of selecting the same to access memory elements in cross-point arrays
US20130082232A1 (en) 2011-09-30 2013-04-04 Unity Semiconductor Corporation Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells
US8565003B2 (en) 2011-06-28 2013-10-22 Unity Semiconductor Corporation Multilayer cross-point memory array having reduced disturb susceptibility
US8559209B2 (en) 2011-06-10 2013-10-15 Unity Semiconductor Corporation Array voltage regulating technique to enable data operations on large cross-point memory arrays with resistive memory elements
US8937292B2 (en) 2011-08-15 2015-01-20 Unity Semiconductor Corporation Vertical cross point arrays for ultra high density memory applications
US7889536B2 (en) * 2007-12-17 2011-02-15 Qimonda Ag Integrated circuit including quench devices
US9646668B2 (en) * 2009-04-08 2017-05-09 Avalanche Technology, Inc. Spin-transfer torque magnetic random access memory (STTMRAM) with enhanced write current
US8154904B2 (en) * 2009-06-19 2012-04-10 Sandisk 3D Llc Programming reversible resistance switching elements
US8638584B2 (en) * 2010-02-02 2014-01-28 Unity Semiconductor Corporation Memory architectures and techniques to enhance throughput for cross-point arrays
JP5032621B2 (ja) * 2010-03-18 2012-09-26 株式会社東芝 不揮発性半導体メモリ及びその製造方法
US9117495B2 (en) 2011-06-10 2015-08-25 Unity Semiconductor Corporation Global bit line pre-charge circuit that compensates for process, operating voltage, and temperature variations
US10566056B2 (en) 2011-06-10 2020-02-18 Unity Semiconductor Corporation Global bit line pre-charge circuit that compensates for process, operating voltage, and temperature variations
US8891276B2 (en) 2011-06-10 2014-11-18 Unity Semiconductor Corporation Memory array with local bitlines and local-to-global bitline pass gates and gain stages
JP5209150B1 (ja) * 2011-07-21 2013-06-12 パナソニック株式会社 不揮発性半導体記憶装置とその読み出し方法
KR20130021739A (ko) * 2011-08-23 2013-03-06 삼성전자주식회사 저항성 메모리 장치, 이의 테스트 시스템 및 저항성 메모리 장치의 테스트 방법
US8785314B2 (en) 2012-05-03 2014-07-22 Micron Technology, Inc. Etch bias homogenization
KR102217244B1 (ko) 2014-10-28 2021-02-18 삼성전자주식회사 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
WO2016118165A1 (en) 2015-01-23 2016-07-28 Hewlett Packard Enterprise Development Lp Sensing an output signal in a crossbar array
KR102426729B1 (ko) * 2017-08-11 2022-07-29 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법
CN110288953B (zh) * 2019-06-28 2021-04-06 上海天马微电子有限公司 固态全反射显示面板、显示装置和驱动方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004288306A (ja) 2003-03-24 2004-10-14 Toshiba Corp 半導体記憶装置
KR20060022009A (ko) * 2004-09-06 2006-03-09 삼성전자주식회사 리키지 전류 보상 가능한 반도체 메모리 장치
KR100587694B1 (ko) 2005-02-16 2006-06-08 삼성전자주식회사 리키지 전류 보상 가능한 반도체 메모리 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3920565B2 (ja) * 2000-12-26 2007-05-30 株式会社東芝 磁気ランダムアクセスメモリ
US7663132B2 (en) * 2002-04-04 2010-02-16 Kabushiki Kaisha Toshiba Resistance change memory device
US7215587B2 (en) * 2005-07-05 2007-05-08 Taiwan Semiconductor Manufacturing Company, Ltd. Tracking circuit for a memory device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004288306A (ja) 2003-03-24 2004-10-14 Toshiba Corp 半導体記憶装置
KR20060022009A (ko) * 2004-09-06 2006-03-09 삼성전자주식회사 리키지 전류 보상 가능한 반도체 메모리 장치
KR100587694B1 (ko) 2005-02-16 2006-06-08 삼성전자주식회사 리키지 전류 보상 가능한 반도체 메모리 장치

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100960931B1 (ko) * 2008-03-12 2010-06-04 주식회사 하이닉스반도체 상 변화 메모리 장치 및 그의 레이아웃 방법
US7885100B2 (en) 2008-03-12 2011-02-08 Hynix Semiconductor Inc. Phase change random access memory and layout method of the same
US8107284B2 (en) 2008-12-05 2012-01-31 Samsung Electronics Co., Ltd. Nonvolatile memory device using a variable resistive element
US8295114B2 (en) 2009-02-26 2012-10-23 Samsung Electronics Co., Ltd. Semiconductor memory cell array including dummy bit-line and word-line and semiconductor memory device having the same
US8514610B2 (en) 2009-02-26 2013-08-20 Samsung Electronics Co., Ltd. Semiconductor memory cell array including dummy bit-line and word-line and semiconductor memory device having the same
US9147440B2 (en) 2012-07-23 2015-09-29 Samsung Electronics Co., Ltd. Semiconductor memory device having dummy bit line
US9118009B2 (en) 2013-10-11 2015-08-25 Samsung Electronics Co., Ltd. Method of fabricating a variable reistance memory device

Also Published As

Publication number Publication date
US7405960B2 (en) 2008-07-29
KR20080038732A (ko) 2008-05-07
US20080112208A1 (en) 2008-05-15

Similar Documents

Publication Publication Date Title
KR100827706B1 (ko) 반도체 메모리 장치 및 이의 더미라인 바이어싱 방법
US7903448B2 (en) Resistance random access memory having common source line
KR100827697B1 (ko) 3차원 구조를 가지는 반도체 메모리 장치 및 셀 어레이구조
US7215592B2 (en) Memory device with reduced word line resistance
US7864567B2 (en) Programming a normally single phase chalcogenide material for use as a memory of FPLA
JP5297525B2 (ja) 不揮発性記憶における同時書込みと検証
US9013911B2 (en) Memory array architecture with two-terminal memory cells
JP5301662B2 (ja) 不揮発性記憶用の短いリセットパルス
US11031077B2 (en) Resistance variable memory device
KR100781982B1 (ko) 반도체 메모리 장치 및 워드라인 콘택들의 레이아웃 구조
US20070242503A1 (en) Phase change memory device using multiprogramming method
US7359227B2 (en) Shared address lines for crosspoint memory
US11482283B2 (en) Variable resistive memory device and method of driving a variable resistive memory device
JP2011198445A (ja) 半導体記憶装置
US20130021844A1 (en) Phase change memory with double write drivers
US11217309B2 (en) Variably resistive memory device
JP6352980B2 (ja) 調整可能なセルビット形状を有する不揮発性メモリ
KR20100022788A (ko) 저항체를 이용한 비휘발성 메모리 장치
KR20100020265A (ko) 저항체를 이용한 비휘발성 메모리 장치
JP2018147924A (ja) 半導体記憶装置
CN114974357A (zh) 记忆体装置及其操作方法
JP5603480B2 (ja) 二重書込みドライバを有する相変化メモリ
KR20090016198A (ko) 상 변화 메모리 장치 및 그 동작방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 12