CN101847442A - 具有双向阈值开关的非易失性存储器 - Google Patents

具有双向阈值开关的非易失性存储器 Download PDF

Info

Publication number
CN101847442A
CN101847442A CN200911000226A CN200911000226A CN101847442A CN 101847442 A CN101847442 A CN 101847442A CN 200911000226 A CN200911000226 A CN 200911000226A CN 200911000226 A CN200911000226 A CN 200911000226A CN 101847442 A CN101847442 A CN 101847442A
Authority
CN
China
Prior art keywords
storage unit
ground wire
group
select
selector switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200911000226A
Other languages
English (en)
Inventor
D·考
G·阿特伍德
G·斯帕迪尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN101847442A publication Critical patent/CN101847442A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及具有双向阈值开关的非易失性存储器。一种存储设备包括多个存储单元，该多个存储单元设置成具有多个行和多个列的矩阵。每一个存储单元包括存储元件以及选择器，该选择器用于在读操作或者编程操作期间选择相应的存储元件。存储设备进一步包括多个行线，每一个用于选择相应行的存储单元，以及包括多个列线，每一个用于选择相应列的存储单元。对于行线和/或列线中的每个线，存储设备进一步包括相应的本地线组，每一个用于选择相应线的一组存储单元，以及包括相应的选择元件组，每一个用于响应相应线的选择来选择该组的相应本地线。

Description

具有双向阈值开关的非易失性存储器
技术领域
本发明公开涉及集成存储器领域。特别地，本发明公开涉及非易失性存储设备；更特别地，本发明公开涉及相变存储设备。
背景技术
近几年提出了各种类型的存储设备。例如，双向或相变存储器(PCM)是采用材料属性的非易失性存储器，其能在非晶相和晶相之间可逆地被切换，例如硫族化物合金。PCM可以被视为E2PROM，因为它是非易失性的并且是电可改写的。相变材料展示了依赖于它的相的不同的电子特性，每一个表示一个相应的逻辑值。相变存储器的一个例子在US5166758A中有描述。
典型的，存储设备包括存储单元的矩阵，每一个包括串联连接到存取选择器的存储元件。在对存储设备的读取或编程操作期间，选择器被适当地偏置以允许存取相应的存储元件。
实施那些选择器的本领域所知的解决方案是使用双极元件，例如二极管或者BJT晶体管。所述解决方案提供的优点为双极选择器能够维持高电流，其在编程操作期间流经相应的存储元件。该解决方案的缺点是当反向偏置时，双极元件表现出高泄漏电流。
为了避免上述的缺点，选择器通常用MOS晶体管实施(尤其是NMOS晶体管)。然而，在这种情况下，每个NMOS晶体管必须很宽以维持高电流，其在编程操作期间流经相应的存储元件。这导致了半导体材料芯片中区域的浪费，其中存储设备典型地被集成。
本领域所知的另一个方向的解决方案使用所谓的双向阈值开关(OTS)来实施选择器。OTS是用硫族化物制成的开关，其能从高电阻状态被带到导电状态，如果跨越OTS产生的电压达到开关阈值电压值的话。特别地，一旦所述电压达到开关阈值电压值，OTS切换到导电状态，并且跨越其产生的电压快速下降到维持电压。在该导电状态下，OTS的端子之间的电压保持与该维持电压非常相近，几乎不考虑流经OTS的电流，OTS的电阻在导电状态下非常低。OTS保持在该导电状态直到流经那的电流减少到维持电流以下。OTS能够维持相对高的电流。
所述解决方案进一步的优点在于，不同于用半导体晶体管或二极管所制成的选择器，OTS不需要被集成到包括有源区的半导体层中。因此，可以垂直地在叠层中堆积存储单元，避免浪费芯片中的硅面积，而没有极大地增加制造过程的成本。
然而，在相变存储器中使用OTS作为选择器可能是有风险的，因为当存储元件被选择时，可能的电流尖峰可能发生，其胁迫单元的存储元件，并且可能引起不期望的伪编程。
特别地，这种类型的存储单元，也就是，包括串联连接到存取选择器的存储元件，常规地连接在相应的位线和相应的字线之间。为了选择存储单元以编程或读它的存储元件，与其相关联的字线和位线被偏置从而相应的OTS切换到导电状态。详细地，根据已知的解决方案，和存储单元相关联的字线被引向低电压，例如接地电压，而位线被引向足够高的电压以切换OTS到导电状态，也就是说，以这样一种方式，OTS的端子具有至少等于开关阈值电压值的电压差。例如，位线连接到电流产生器，其提供预定的电流以将和位线自身相关的寄生电容充电。当位线的电压达到足够高的值时，OTS切换到导电状态，而它的电阻突然下降。以这种方式，和位线相关的寄生电容里存储的电荷被和字线相关的寄生电容共享。由于和典型的字线相关的寄生电容通常是大的，依赖于字线本身的长度以及与其相连的存储单元的数目，该共享电荷产生了相对大的电流尖峰，其穿过OTS以及存储元件。如已经提到的，所述电流尖峰能够胁迫单元的存储元件并且能够引起不期望的存储元件的伪编程。
发明内容
鉴于上述，申请人解决了在存储单元自身的选择期间，怎样避免(或至少减少)流经包括OTS选择器的存储单元的存储元件的电流尖峰的产生。
一个实施例提供了一种存储设备，其包括多个排列成矩阵的存储单元，该矩阵具有多行和多列。每一个存储单元包括存储元件和选择器，该选择器用于在读操作或编程操作期间选择相应的存储元件。存储发备进一步包括多个行线，每个行线用于选择相应行的存储单元；以及多个列线，每个列线用于选择相应列的存储单元。对于行线和/或列线之中的每个线，存储设备进一步包括相应的本地线组，每一个用于选择相应线的一组存储单元，以及包括相应的选择元件组，每一个用于响应于相应线的选择来选择该组的相应本地线。
一个实施例提供了相应的方法。
一个实施例提供了电子系统。
附图说明
本发明自身，以及进一步的特征及优点，将参考以下完全借助非限制性指示给出的详细说明被最好地解释，并且该详细说明将参考附图被阅读。特别地：
图1示意性地说明了根据实施例的相变存储设备；
图2示意性地说明了根据进一步的实施例的相变存储设备；
图3A-3C示意性地示出了根据不同实施例的图1和图2的存储设备的不同布局实施方式；以及
图4示意性地说明了根据一个实施例的电子系统的一部分。
具体实施方式
在下面，根据示例性的以及非限制性的实施例的解决方案将被提出并且被详细描述。然而本领域技术人员将意识到对于所描述的实施例的一些修改是可能的，并且本发明能以不同的方式实施。
特别参照附图1，示出了相变存储设备100。该存储设备100包括按行和列排列的存储单元110的矩阵105。每一个存储单元110由存储元件P形成，存储元件P具有可编程的电阻率；该存储元件P串联连接到存取选择器S。
每一个存储元件P由相变材料制成；典型的，该相变材料包括硫族化物(例如合金Ge2Sb2Te5)。相变材料能够在一般无定形、无序相以及一般晶型、高有序相之间可逆地切换。该材料的两相表现出不同的电子特性；特别的，无定形相的材料具有高电阻率(定义和第一逻辑值相关的重置状态，例如，0)，而晶相材料具有低电阻率(定义和第二逻辑值相关的设置状态，例如，1)。
不需要对技术有详细的了解，材料的相位在预定的温度(例如150℃)下是稳定的。通过将材料加热到超过那个温度，相位将改变。为了这个目的，高于相应相变值Vpc的电压被施加到存储元件P；该电压导致电流流经和相变材料接触的电阻元件(或加热器)，该元件通过焦耳效应加热并且接着相应地升高相变材料的温度。如果存储元件P超过了成核温度(例如200℃)并且在足够长的时间内保持着这个温度，那么相变材料变成晶型；相反的，如果存储元件P超过了更高的熔化温度(例如600℃)并且然后快速冷却，那么相变材料变成无定形的。通过施加读电压(比相变值Vpc要低，以免影响材料的相位)来检测存储元件P的状态。所产生的流经存储元件P的电流是材料的电阻率的信号，于是也是材料的相位的信号。
每一个选择器S是由相变材料(例如硫族化物)制成的OTS，其能够从高电阻状态(其中材料具有相对高的电阻率)切换到导电状态(其中材料具有相对低的电阻率)。和存储元件P不同，在高电阻状态和导电状态两者中，形成S的材料总是保持在无定形相位。通过施加比相应切换阈值电压Vth高的电压，选择器S能够从高电阻状态(也称作“关断状态”)切换到导电状态(也称作“导通状态”)。一旦具有这样的值的电压施加到选择器S，选择器S就切换到导电状态，并且跨越其的电压快速降落到较低的电压，其称作维持电压Vh。在导电状态，跨越选择器S产生的电压保持和维持电压Vh非常接近，几乎不考虑流经选择器S的电流，直到所述电流减少到低于称作维持电流Ih的特定值为止。
存储设备100进一步包括用于矩阵105的每一列的位线BL，以及用于矩阵的每一行的全局字线WL。
根据一个实施例，每一个全局字线WL和相应的一组m个本地字线LWL关联。在矩阵105的每一行中，存储单元110被分构成m个单元包115，每一个包括数目为n的存储单元110并且和相应的本地字线LWL关联。形成每一列的存储单元110的存储元件P具有连接到相应位线BL的第一端子。每一个存储元件P的第二端子连接到相应的选择器S的端子；属于一般单元包115的存储单元110的选择器S具有另一端子，其连接到和单元包115关联的本地字线LWL。
根据一个实施例，每一个本地字线LWL被配置成借助相应的偏置元件BE用参考电压(例如接地电压)选择性地偏置；该偏置元件BE被配置成通过和所述本地字线LWL关联的全局字线WL被驱动。例如，偏置元件BE可以是晶体管，例如n沟道MOSFET，其具有连接到本地字线LWL的漏极端子、连接到提供接地电压的端子的源极端子、以及连接到和本地字线LWL相关的全局字线WL的栅极端子。本公开的观点可以被应用到偏置元件BE不同于MOSFET的情况；例如，类似的考虑应用到使用双极晶体管实施的偏置元件BE。
存储设备100同时处理由特定数目的位(例如等于m)构成的字。每一个字的位存储在属于矩阵105的相同相应行中的存储单元110中；例如，字的每一位能够存储在被包括在该行内的每一个单元包115的相应的存储单元100中。为了这个目的，矩阵105的位线BL被分构成多个子集，每一个子集用于字的一位；例如，所述子集数能够对应于被包括在矩阵105的一行中的单元包115的数目m。
每一个字由地址ADR标识。地址ADR的一部分(COL_ADR)被提供给列解码器120c。列解码器120c驱动多路复用器125，其在每一个子集里选择位线BL。多路复用器125和读/编程单元130对接；读/编程单元130包括所有的部件(例如读出放大器，比较器，电荷泵，参比池(reference cell)，脉冲发生器等等)，其用来将选择的存储元件P编程或者读取它们的值。地址ADR的另一部分(ROW_ADR)被提供给行解码器120r，其相应地选择特定的全局字线WL。
在接下来的说明中将根据实施例来描述存储单元110怎样被访问而被处理(被读或者被编程)。
基于行地址ROW_ADD，行解码器120r通过将相应的全局字线WL偏置到行选择电压Vrs，来选择矩阵105的特定行。该行选择电压Vrs足够高以激活和所选的全局字线WL关联的偏置元件BE，以将相应的本地字线LWL带到接地电压。其他(未被选择的)全局字线WL相反地保持在较低的电压，例如接地电压，以便和其相关的偏置元件BE关断。在这种情况下，存储在和本地字线LWL相关的寄生电容内的(可能的)电荷(其在图中以参考标记Clw标识)向地放电。
此外，根据列地址COL_ADR，列解码器120c驱动多路复用器125，以这种方式，读/编程单元130在每一个子集中选择位线BL，也就是，所选择的行的每单元包115一个位线BL。特别地，被选位线BL连接到读/编程单元130，以被带到足够高的电压以使得相关选择器S切换到导电状态，也就是说，通过这种方式，跨越选择器S产生的电压至少等于切换阈值电压Vth。为了这个目的，和被选位线BL相关的寄生电容(在附图中用参考标记Cbl来描述)通过包括在读/编程单元130中的合适的电流产生器(图中未示出)来充电。
只要在被选位线BL和相应的被选本地字线LWL之间的电压差使得跨越选择器S产生的电压比切换阈值电压Vth低，那么选择器S就处于高电阻状态。在这种情况下，基本上没有电流流经存储元件P。当被选位线BL的电压达到一个值，以至于跨越选择器S产生的电压等于切换阈值电压Vth时，选择器S切换到导电状态，并且电流开始通过由相应的存储元件P、选择器S以及偏置元件BE所形成的路径，从读/编程单元130流向地。
一旦选择器S切换到导电状态，预先存储在位线电容Cbl里的电荷在位线电容Cbl和本地字线电容Clw之间快速重新分布。如已经在本文件的引言中所提到的，因为在位线电容Cbl和本地字线电容Clw之间的电荷重新分布，在流经存储元件P的电流中出现了电流尖峰。
然而，和已知的解决方案不同，其中所述电流尖峰因为位线电容和与全局字线关联的寄生电容之间的重新分布而产生，在提出的解决方案中，所述电流尖峰被强烈减少。确实，在提出的解决方案中，重新分布的电荷量较低，因为和本地字线LWL关联的寄生电容Clw明显低于和全局字线WL关联的寄生电容。事实上，本地字线LWL比全局字线WL要短，并且连接到更少的存储单元110。
不需要进入更多的细节，本领域技术人员可以知晓，一旦如前所述，寻址存储器单元110被选，读/编程单元130能够根据要执行的期望的操作来偏置被选位线BL。例如，如果存储单元110必须被重置，则相应的位线BL以这样的方式被偏置以提供长度相对短的高电流脉冲给存储元件P；如果代替地存储单元110必须被设置，则位线BL以这样的方式被偏置以提供长度较长的较低电流脉冲给存储元件P，等等。
根据实施例，在选择器S的切换期间出现的电流尖峰能够通过合适地控制偏置元件被进一步地减少，以这样的方式来限制由此消耗的电流。确实，所述电流尖峰能够抵达地的唯一方式是通过相应的偏置元件BE。由于能够被偏置元件BE消耗的电流依赖于提供给偏置元件BE的栅极端子的行选择电压Vrs，因此电流尖峰可以通过在选择存储单元110的期间相应地减小所述行选择电压Vrs的值而被减少。然而，为了正确地将本地字线LWL引至接地电压，行选择电压Vrs的值必须足够高以激活偏置元件BE。例如，允许限制电流尖峰并且正确地将本地字线LWL引至接地电压的一个好的折衷办法可以是，在选择存储单元110的期间，设置选择电压Vrs到一个值，该值稍微高于偏置元件BE的阈值电压。
根据实施例，一旦选择器S被切换到导电状态，并且通过设置选择电压Vrs到相对低的值，电荷重新分布的影响已经被限制，选择电压Vrs就可以被提升到更高的值。通过这种方式，偏置元件BE变得能够消耗高电流，其用于在被选存储单元110上正确地执行编程操作。换句话说，选择电压Vrs的值能够通过行解码器120r动态改变，通过这样的方式，在选择存储单元110的期间，采取低值，以及在所述被选存储单元110的编程期间，采取高值。
根据进一步的实施例，代替使存储单元110在耦接到相应的本地字线LWL的包115中以行分组，存储单元110可以以列来分组，如图2所示。
特别地，根据这个实施例，每一个位线BL和相应的一组p个本地位线LBL关联。在矩阵105的每一列，存储单元110分构成p个单元包215，每一个包括q个存储单元110，并且和相应的本地位线LBL关联。形成属于一般单元包215的存储单元110的存储元件P具有连接到相应本地位线LBL的第一端子。每一个存储元件P的第二端子连接到相应的选择器S的端子；相同行的存储单元110的选择器S具有连接到相应字线WL的另一端子。
通过和图1的配置相类似的方式，每一个本地位线LBL和相应的偏置元件BE’关联，其被配置成通过位线BL被驱动，该位线BL和所述本地位线LBL关联。不用进入过多的细节，在流经存储元件P的电流中的不期望的尖峰的发生以和图1所示的存储设备相同的方式被限制。在这种情况下，然而，在选择器S的切换期间重新分布的电荷量被减少，因为和位线LBL相关的寄生电容低。此外，即使在这种情况下，通过合适地控制偏置元件BE’，在选择器S的切换期间可能出现的电流尖峰可以被进一步减少，以这样的方式，来限制由此消耗的电流。
附图3A，3B和3C示意性地示出了根据不同实施例的存储设备100的可能的布局实施方式。
如已经在本文件的引言中所提到的，由于存储单元110的选择器S不需要被集成到包括有源区的半导体层中，存储单元110的矩阵105可以被形成在芯片层中，其高出芯片层，其中解码器和多路复用器集成在一起。这节约了集成了存储设备100的芯片中的硅区域。
在图3A所示的平面图中，行解码器120r位于存储单元110的矩阵105的下方，而在图3B所示的平面图中，列解码器120c位于存储单元110的矩阵105的下方。在这两种情况下，偏置元件BE或BE’能够被形成在相同的芯片层中，其包括行解码器120r和列解码器120c。在存储单元110的矩阵105被设置在两个或更多个垂直叠层中的情况下，每一个偏置元件BE，BE’(其形成在包括行解码器120r和列解码器120c的相同的芯片层中)能够和形成在所述叠层中的每一个中的存储单元110的相应的包115，215关联。
为了进一步改善硅区域的节省，存储设备100能够使用根据格子图案设置的图3A以及3B的实施方式来被实施，如图3C的平面图所示。特别地，图3C的布置由多个存储瓦片(memory tile)构成，每一个包括连接到相应的行解码器120r和相应的列解码器120c的存储单元110的相应矩阵105；通过交替图3A的布置与图3B的布置，可以将所有的行解码器120r和列解码器120c定位在存储单元110的矩阵105的下面。
图4示意性地说明了示例性电子系统400的一部分，其中应用了根据本发明实施例的解决方案。电子系统400可以是例如计算机，个人数字助理(PDA)，膝上型电脑或者便携式计算机，数字音乐播放器，数码相机，或者其他可以配置成采用集成的非易失性存储设备的设备。
电子系统400由几个单元形成，这些单元并行连接到系统或者通讯总线410(具有根据系统400的实际功能被适当地定标的结构)。详细地，一个或多个处理器420控制系统400的操作；主存储器430被处理器420直接用作工作存储器，以及ROM 440存储系统400的引导程序的基础代码。此外，系统400被提供有大容量存储器450以存储数据和程序，以及输入/输出单元460用于从外部接收数据/提供数据到外部。
通过利用至少一个非易失性存储设备(例如这里所讨论的存储设备100)来实施ROM 440和/或大容量存储器450，系统400能够利用提出的解决方案的优点。
自然地，为了满足本地的和特定的需求，本领域技术人员能够将上述的解决方案进行许多逻辑的和/或物理上的修改和变化。更特别地，尽管本发明已经特别参考优选实施例做了某种程度上的说明，应该理解的是，在形式和细节上的不同的省略，替代和变化以及其他实施例也是可以的。特别地，提出的解决方案甚至可以不用在前面的说明中提到的以提供更加彻底的理解的特定细节(例如数字例子)来实施；相反的，众所周知的特征可以被省略或者简化，以免用不必要的细节模糊了说明。此外，清楚的是，作为通常设计选择的一个内容，结合任何公开的实施例描述的特定的元件和/或方法步骤可以被并入任何其他的实施例。

Claims (28)

1.一种存储设备，包括：
排列成具有多个行和多个列的矩阵的多个存储单元，其中每一个存储单元包括存储元件以及选择器，该选择器用于在读操作或者编程操作期间选择相应的存储元件；
多个阵列线，其包括多个行线和多个列线，该多个行线被配置成分别选择行的存储单元，该多个列线被配置成分别选择列的存储单元；
和多个阵列线分别关联的多个本地线组，其中对于每一个组，该组的本地线分别耦合到相应阵列线的存储单元组；以及
和本地线组分别关联的多个选择元件组，其中对于每一个选择元件组，每一个选择元件被配置成响应于相应阵列线的选择来选择和该选择元件组关联的本地线组的相应本地线。
2.权利要求1的存储设备，其中每一个选择元件被配置成偏置相应本地线，以响应于相应阵列线的选择，激活存储单元组的至少一个选择器。
3.权利要求2的存储设备，其中每一个选择元件是受控开关，其具有连接到相应本地线的第一导电端子、用于接收偏置电压的第二导电元件、以及连接到相应阵列线的控制端子。
4.权利要求3的存储设备，其中每一个受控开关被配置成设置流过存储单元组的存储单元的电流，该存储单元组的选择器基于相应阵列线的电压被激活。
5.权利要求4的存储设备，其中每一个受控开关被配置成：
在所述选择器的激活期间，设置所述电流为第一值，以及
在存储元件的编程操作期间，设置所述电流为比第一值高的第二值。
6.权利要求1的存储设备，其中行线是字线且列线是位线。
7.权利要求6的存储设备，其中本地线是本地字线，每一个用于选择相应字线的一组存储单元。
8.权利要求6的存储设备，其中本地线是本地位线，每一个用于选择相应位线的一组存储单元。
9.权利要求1的存储设备，其中每一个存储元件是相变存储元件，并且每一个选择器是双向阈值开关。
10.权利要求1的存储设备，其中选择元件是晶体管。
11.一种方法，包括：
选择存储设备的阵列线，该存储设备包括排列成具有多个行和多个列的矩阵的多个存储单元，其中每一个存储单元包括存储元件以及选择器，该选择器用于在读操作或者编程操作期间选择相应的存储元件，被选阵列线是多个行线和多个列线中的一个；以及
选择耦合到被选阵列线的本地线，所述本地线用于选择被选阵列线的存储单元组。
12.权利要求11的方法，其中选择本地线的步骤包括偏置本地线，其响应于选择阵列线来激活每一个存储单元组的至少一个选择器。
13.权利要求12的方法，进一步包括设置流过对应于被选阵列线的存储单元组之一的存储单元的电流。
14.权利要求13的方法，其中在所述选择器的激活期间，设置所述电流为第一值，以及在存储元件的编程操作期间，设置所述电流为比第一值高的第二值。
15.权利要求11的方法，其中行线是字线且列线是位线。
16.权利要求15的方法，其中本地线是本地字线，每一个用于选择相应字线的一组存储单元。
17.权利要求15的方法，其中本地线是本地位线，每一个用于选择相应位线的一组存储单元。
18.权利要求11的方法，其中每一个存储元件是相变存储元件，并且每一个选择器是双向阈值开关。
19.一种电子系统，包括：
处理器；
输入/输出单元，用于接收和提供数据；以及
耦合到处理器的存储器，其中所述存储器包括：
排列成具有多个行和多个列的矩阵的多个存储单元，其中每一个存储单元包括存储元件以及选择器，该选择器用于在读操作或者编程操作期间选择相应的存储元件；
多个阵列线，其包括多个行线和多个列线，该多个行线被配置成分别选择行的存储单元，该多个列线被配置成分别选择列的存储单元；
和多个阵列线分别关联的多个本地线组，其中对于每一个组，该组的本地线分别耦合到相应阵列线的存储单元组；以及
和本地线组分别关联的多个选择元件组，其中对于每一个选择元件组，每一个选择元件被配置成响应于相应阵列线的选择来选择和选择元件组关联的本地线组的相应本地线。
20.权利要求19的电子系统，其中每一个选择元件被配置成偏置相应本地线，以响应于相应阵列线的选择，激活存储单元组的至少一个选择器。
21.权利要求20的电子系统，其中每一个选择元件是受控开关，其具有连接到相应本地线的第一导电端子、用于接收偏置电压的第二导电元件、以及连接到相应阵列线的控制端子。
22.权利要求21的电子系统，其中每一个受控开关被配置成设置流过存储单元组的存储单元的电流，该存储单元组的选择器基于相应阵列线的电压被激活。
23.权利要求22的电子系统，其中每一个受控开关被配置成：
在所述选择器的激活期间，设置所述电流为第一值，以及
在存储元件的编程操作期间，设置所述电流为比第一值高的第二值。
24.权利要求19的电子系统，其中行线是字线且列线是位线。
25.权利要求24的电子系统，其中本地线是本地字线，每一个用于选择相应字线的一组存储单元。
26.权利要求24的电子系统，其中本地线是本地位线，每一个用于选择相应位线的一组存储单元。
27.权利要求19的电子系统，其中所述存储元件是相变存储元件，并且所述选择器是双向阈值开关。
28.权利要求19的电子系统，其中选择元件是晶体管。
CN200911000226A 2008-12-30 2009-12-30 具有双向阈值开关的非易失性存储器 Pending CN101847442A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/346700 2008-12-30
US12/346,700 US20100165716A1 (en) 2008-12-30 2008-12-30 Nonvolatile memory with ovonic threshold switches

Publications (1)

Publication Number Publication Date
CN101847442A true CN101847442A (zh) 2010-09-29

Family

ID=41716589

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200911000226A Pending CN101847442A (zh) 2008-12-30 2009-12-30 具有双向阈值开关的非易失性存储器

Country Status (5)

Country Link
US (1) US20100165716A1 (zh)
EP (1) EP2204817A1 (zh)
JP (1) JP2010157316A (zh)
KR (1) KR20100080466A (zh)
CN (1) CN101847442A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104584133A (zh) * 2012-08-29 2015-04-29 美光科技公司 存储器阵列平面选择
CN107644934A (zh) * 2016-07-22 2018-01-30 三星电子株式会社 存储器件
CN107689242A (zh) * 2016-08-03 2018-02-13 三星电子株式会社 形成具有阈值开关器件的半导体器件的方法
CN109196586A (zh) * 2016-06-29 2019-01-11 英特尔公司 降低阈值电压漂移的方法和设备
CN110310688A (zh) * 2018-03-20 2019-10-08 意法半导体股份有限公司 具有可切换读取模式的非易失性存储器设备及其读取方法
CN110429176A (zh) * 2013-07-26 2019-11-08 美光科技公司 具有独立大小元件的存储器单元

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140054975A (ko) 2012-10-30 2014-05-09 에스케이하이닉스 주식회사 가변 저항 메모리 장치
TWI506649B (zh) * 2013-08-30 2015-11-01 Micron Technology Inc 記憶體陣列平面選擇
JP6151650B2 (ja) 2014-01-17 2017-06-21 ソニーセミコンダクタソリューションズ株式会社 記憶装置
US10084017B2 (en) 2014-01-17 2018-09-25 Sony Semiconductor Solutions Corporation Switch device and storage unit having a switch layer between first and second electrodes
US9165647B1 (en) * 2014-06-04 2015-10-20 Intel Corporation Multistage memory cell read
JP6791845B2 (ja) 2015-03-31 2020-11-25 ソニーセミコンダクタソリューションズ株式会社 スイッチ素子および記憶装置
US9406881B1 (en) 2015-04-24 2016-08-02 Micron Technology, Inc. Memory cells having a heater electrode formed between a first storage material and a second storage material and methods of forming the same
CN109716507A (zh) 2016-10-04 2019-05-03 索尼半导体解决方案公司 开关装置、存储设备和存储器系统
WO2019116932A1 (ja) * 2017-12-11 2019-06-20 ソニーセミコンダクタソリューションズ株式会社 半導体装置
WO2019167538A1 (ja) 2018-03-02 2019-09-06 ソニーセミコンダクタソリューションズ株式会社 スイッチ素子および記憶装置ならびにメモリシステム
US11183236B2 (en) 2019-07-31 2021-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell with built-in amplifying function, memory device and method using the same
US11049559B1 (en) * 2020-06-11 2021-06-29 Sandisk Technologies Llc Subthreshold voltage forming of selectors in a crosspoint memory array
KR102195834B1 (ko) 2020-08-18 2020-12-28 배문준 지게차용 포크 포지셔너

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166758A (en) * 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
KR100597636B1 (ko) * 2004-06-08 2006-07-05 삼성전자주식회사 상 변화 반도체 메모리 장치
KR100745602B1 (ko) * 2005-12-09 2007-08-02 삼성전자주식회사 상 변화 메모리 장치 및 그것의 메모리 셀 어레이
KR100714475B1 (ko) * 2006-01-11 2007-05-04 삼성전자주식회사 상변화 메모리 장치
KR100791332B1 (ko) * 2006-03-03 2008-01-07 삼성전자주식회사 상변화 메모리 장치
US7898847B2 (en) * 2007-03-08 2011-03-01 Qimonda Ag Method to prevent overreset

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104584133A (zh) * 2012-08-29 2015-04-29 美光科技公司 存储器阵列平面选择
US9543003B2 (en) 2012-08-29 2017-01-10 Micron Technology, Inc. Memory array plane select
CN104584133B (zh) * 2012-08-29 2017-06-20 美光科技公司 存储器阵列平面选择
CN110429176A (zh) * 2013-07-26 2019-11-08 美光科技公司 具有独立大小元件的存储器单元
CN110429176B (zh) * 2013-07-26 2023-04-18 美光科技公司 具有独立大小元件的存储器单元
CN109196586A (zh) * 2016-06-29 2019-01-11 英特尔公司 降低阈值电压漂移的方法和设备
CN109196586B (zh) * 2016-06-29 2023-07-14 英特尔公司 降低阈值电压漂移的方法和设备
CN107644934A (zh) * 2016-07-22 2018-01-30 三星电子株式会社 存储器件
CN107644934B (zh) * 2016-07-22 2021-08-10 三星电子株式会社 存储器件
CN107689242A (zh) * 2016-08-03 2018-02-13 三星电子株式会社 形成具有阈值开关器件的半导体器件的方法
CN107689242B (zh) * 2016-08-03 2023-04-25 三星电子株式会社 形成具有阈值开关器件的半导体器件的方法
CN110310688A (zh) * 2018-03-20 2019-10-08 意法半导体股份有限公司 具有可切换读取模式的非易失性存储器设备及其读取方法

Also Published As

Publication number Publication date
EP2204817A1 (en) 2010-07-07
US20100165716A1 (en) 2010-07-01
JP2010157316A (ja) 2010-07-15
KR20100080466A (ko) 2010-07-08

Similar Documents

Publication Publication Date Title
CN101847442A (zh) 具有双向阈值开关的非易失性存储器
US7502252B2 (en) Nonvolatile semiconductor memory device and phase change memory device
CN102063937B (zh) 非易失性半导体存储器器件
US7663910B2 (en) Phase change memory device
US8243504B2 (en) Phase change memory device with reference cell array
CN101354915B (zh) 相变存储器件、使用其的存储系统和读取存储器件的方法
US20080112208A1 (en) Semiconductor memory device and method for biasing dummy line therefor
CN102737711B (zh) 相变存储器结构和写入相变存储器结构的方法
WO2003065377A1 (fr) Memoire
EP3509065B1 (en) A device for switching between different reading modes of a non-volatile memory and method for reading a non-volatile memory
CN101689402A (zh) 包括相变材料和加热元件的电装置
US10593400B2 (en) Row decoding architecture for a phase-change non-volatile memory device and corresponding row decoding method
CN101174646A (zh) 半导体存储器件和字线接触部的布局结构
CN101339805A (zh) 一种高读取速度、低操作干扰的相变存储单元存储器及其操作方法
US8139427B2 (en) Nonvolatile memory device
US8189373B2 (en) Phase change memory device using a multiple level write voltage
US9865346B1 (en) Phase change memory device and method of operation
CN102017000B (zh) 用于减轻反向偏置泄漏的系统及方法
US11257536B2 (en) Semiconductor storage device and control method thereof
TW201941366A (zh) 半導體記憶裝置
US11380380B2 (en) Non volatile memory device with an asymmetric row decoder and method for selecting word lines
KR101051166B1 (ko) 상 변화 메모리 장치
KR100934852B1 (ko) 상 변화 메모리 장치
US11355191B2 (en) Method for programming a phase-change memory device of differential type, phase-change memory device, and electronic system
KR100919583B1 (ko) 상 변화 메모리 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20100929