CN110429176B - 具有独立大小元件的存储器单元 - Google Patents

具有独立大小元件的存储器单元 Download PDF

Info

Publication number
CN110429176B
CN110429176B CN201910660401.2A CN201910660401A CN110429176B CN 110429176 B CN110429176 B CN 110429176B CN 201910660401 A CN201910660401 A CN 201910660401A CN 110429176 B CN110429176 B CN 110429176B
Authority
CN
China
Prior art keywords
switching element
memory
chalcogenide
electrode
lateral dimension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910660401.2A
Other languages
English (en)
Other versions
CN110429176A (zh
Inventor
山谬·西雅瑞罗
马歇罗·瑞法西欧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to CN201910660401.2A priority Critical patent/CN110429176B/zh
Publication of CN110429176A publication Critical patent/CN110429176A/zh
Application granted granted Critical
Publication of CN110429176B publication Critical patent/CN110429176B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/32—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the bipolar type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H10N70/235—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请涉及具有独立大小元件的存储器单元。实例存储器单元可包含开关元件及与所述开关元件串联而形成的存储器元件。所述开关元件的最小横向尺寸不同于所述存储器元件的最小横向尺寸。

Description

具有独立大小元件的存储器单元
分案申请的相关信息
本案是分案申请。该分案的母案是申请日为2014年7月24日、申请号为201480050146.5、发明名称为“具有独立大小元件的存储器单元”的发明专利申请案。
技术领域
本发明大体上涉及半导体装置，且更特定地说，涉及存储器单元架构及其形成方法。
背景技术
在计算机或其它电子装置中，通常提供存储器装置作为内部、半导体、集成电路。存在许多不同类型的存储器，尤其包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、电阻可变式存储器及快闪存储器。电阻可变式存储器的类型尤其包含相变材料(PCM)存储器、可编程导体存储器及电阻式随机存取存储器(RRAM)。
在需要高存储器密度、高可靠性及无电数据保持时，利用非易失性存储器作为用于广泛电子应用范围的存储器装置。非易失性存储器可用于(例如)个人计算机、可携式存储器棒、固态硬盘(SSD)、数码相机、蜂窝电话、可携式音乐播放器(例如MP3播放器)、电影播放器及其它电子装置。
与存储器装置制造相关的不断挑战在于减小存储器装置的大小、增加存储器装置的存储密度、减小功耗及/或限制存储器装置成本。一些存储器装置包含布置于二维阵列中的存储器单元，其中存储器单元均布置于相同平面中。相反地，各种存储器装置包含布置到具有多个存储器单元层级的三维(3D)阵列中的存储器单元。
发明内容
一方面，本申请提供了一种存储器单元，其包括：硫属化物开关元件(610B、810B)；以及硫属化物存储器元件(614、814)，其与所述硫属化物开关元件(610B、810B)串联而形成，其中所述硫属化物开关元件(610B、810B)的侧壁的一部分被蚀刻以使得所述硫属化物开关元件(610B、810B)的最小横向尺寸不同于所述硫属化物存储器元件(614、814)的横向尺寸。
另一方面，本申请提供了一种用于形成存储器单元的方法，其包括：形成硫属化物开关元件(610B、810B)；形成与所述硫属化物开关元件(610B、810B)串联的硫属化物存储器元件(614、814)；以及修改所述硫属化物开关元件(610B、810B)的最小横向尺寸，使得所述硫属化物开关元件(610B、810B)的所述最小横向尺寸不同于所述硫属化物存储器元件(614、814)的横向尺寸。
附图说明
图1是根据本发明的数个实施例的存储器阵列的部分的透视图。
图2说明根据本发明的数个实施例的三维存储器阵列。
图3A及3B说明根据本发明的数个实施例的在垂直方向上的存储器单元的横截面图。
图4A及4B说明对应于根据本发明的数个实施例的存储器单元的不同大小堆叠的相同横截面的横截面图。
图5A及5B说明对应于根据本发明的数个实施例的具有不同大小存储器元件的存储器单元的堆叠的横截面图。
图6A及6B说明对应于根据本发明的数个实施例的具有不同大小开关元件的存储器单元的堆叠的横截面图。
图7A及7B说明对应于根据本发明的数个实施例的具有不同大小存储器元件及开关元件的存储器单元的堆叠的横截面图。
图8A及8B说明对应于根据本发明的数个实施例的具有非垂直堆叠壁及不同大小开关元件的存储器单元的堆叠的横截面图。
具体实施方式
提供存储器单元架构及其形成方法。实例存储器单元可包含开关元件及与开关元件串联而形成的存储器元件。开关元件的最小横向尺寸不同于存储器元件的最小横向尺寸。
本发明的实施例实施在交叉点存储器阵列中的存储器单元，其中开关元件的尺寸独立于存储器元件的尺寸。在开关元件与存储器元件之间的大小独立性允许相对于选择元件大小的存储器元件大小的无限制数目的组合，此继而促进处理与特定交叉点阵列应用相关联的具体电性质。凭借独立地对(例如，使用相变材料(PCM))形成交叉点阵列中的存储器单元的相同堆叠材料中的开关元件及存储器元件制定大小的能力，存储器元件的电流密度可不同于开关元件的电流密度。举例而言，在不引起在开关元件上的过度开关应力的情况下，可改善存储器元件中的相变机构。
本文的图遵循编号习惯，其中第一(或若干)数字对应于图式图号且剩余数字识别在图式中的元件或组件。在不同图之间的类似元件或组件可使用类似数字来识别。举例而言，106可指代图1中的元件“06”，且类似元件在图3A中可经引用为306。同样地，如本文所使用，“数个”特定元件及/或特征可指代此类元件及/或特征中的一或多者。
如本文所使用，术语“实质上”意指经修改的特性不一定是绝对的，但是足够接近以实现特性的优点。举例而言，“实质上平行”不限于绝对平行，且可包含至少比垂直定向更接近于平行定向的定向。类似地，“实质上正交”不限于绝对正交，且可包含至少比平行定向更接近于垂直定向的定向。
图1是根据本发明的数个实施例的存储器阵列100的部分的透视图。在图1中所展示的实例中，存储器阵列100是交叉点存储器/开关存储器阵列(例如，相变存储器阵列)。然而，本发明的实施例并非如此受到限制。本发明的实施例可包括二维(2D)交叉点存储器阵列，或在字线与位线之间具有更多板的三维(3D)交叉点存储器阵列。
阵列100可为具有定位于在本文中可被称为字线的数个导电线(例如，存取线104)及在本文中可被称为位线的数个导电线(例如，数据/感测线106)的交叉处的存储器单元102的交叉点阵列。如图1中所说明，字线104可平行于或实质上平行于彼此且可正交于位线106，位线106可平行于或实质上平行于彼此。然而，实施例并非如此受到限制。字线104及/或位线106可以为导电材料，(举例而言)例如钨、铜、钛、铝及/或其它金属。然而，实施例并非如此受到限制。在数个实施例中，阵列100可为三维阵列(例如，多层级阵列)的部分(例如，层级)，(进一步关于图2所描述)其中类似于阵列100的其它阵列处于不同层级(例如，在阵列100上方及/或在阵列100下方)。
每一存储器单元102可包含与相应开关元件110(例如，选择器装置及/或存取装置)串联耦合的存储器元件114(例如，存储元件)。存储器单元可具有邻近存储器元件114及开关元件110的数个电极，其包含第一(例如，顶部)电极、第二(例如，中间)电极及/或第三(例如，底部)电极。存储器元件114可为(例如)电阻式存储器元件。存储器元件114可在一对电极(例如，第一电极116及第二电极112)之间形成。存储器元件可由电阻可变式材料(举例而言，例如相变存储器(PCM)材料)组成。作为实例，除了其它相变存储器材料之外，PCM材料尤其可为硫属化物合金(例如锗-锑-碲(GST)材料)，例如锗-锑-碲材料(例如Ge2Sb2Te5、Ge1Sb2Te4、Ge1Sb4Te7、Ge8Sb5Te8、Ge4Sb4Te7等等)或铟(In)-锑(Sb)-碲(Te)(IST)材料(例如In2Sb2Te5、In1Sb2Te4、In1Sb4Te7等等)。如本文所使用，带有连字符的化学组成符号指示包含于特定混合物或化合物中的元素，且意在表示涉及所指示的元素的所有化学计量法。其它相变存储器材料可包含(例如)Ge-Te、In-Se、Sb-Te、Ga-Sb、In-Sb、As-Te、Al-Te、Ge-Sb-Te、Te-Ge-As、In-Sb-Te、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd及Ge-Te-Sn-Pt。然而，本发明的实施例不限于特定类型的PCM材料。此外，实施例不限于包括PCM材料的存储器元件。例如，存储器元件可包括数个电阻可变式材料，尤其例如二元金属氧化物、巨磁阻材料及/或各种基于聚合物的电阻可变式材料。
为了简明起见，图1展示具有类似尺寸的存储器元件114及开关元件110。然而，如在下文所讨论，可用具有不同于开关元件110的(若干)尺寸(例如，临界尺寸、横截面积等等)的存储器元件114形成存储器单元102。
开关元件110可为双终端装置，例如二极管、双向阈值开关(OTS)或双向存储器开关(OMS)。然而，本发明的实施例不限于特定类型的开关元件110。举例而言，开关元件110可为(除其它类型的选择器装置之外)场效应晶体管(FET)、双极结型晶体管(BJT)或二极管。可在一对电极(例如，第二电极112与第三电极108)之间形成开关元件110。虽然图1说明具有在开关元件110上方形成的存储器元件114的配置，但是本发明的实施例并非如此受到限制。根据本发明的各种实施例，(例如)可在存储器元件114上方形成开关元件110。
电极108、112及/或116可包括材料，例如Ti、Ta、W、Al、Cr、Zr、Nb、Mo、Hf、B、C、上述材料的导电氮化物(例如，TiN、TaN、WN、CN等等)及/或其组合。
在数个实施例中，对应于存储器单元102的开关元件110可为具有硫属化物选择器装置材料的OTS。在此类实施例中，开关元件110的硫属化物材料可非主动地(例如)在非晶与结晶之间变相，例如存储器元件的硫属化物电阻可变式材料。相反地，取决于跨存储器单元102施加的电压电势，开关元件的硫属化物材料可在“开”及“关”状态之间改变。举例而言，OTS的“状态”可在通过OTS的电流超过阈值电流或跨OTS的电压超过阈值电压时改变。一旦达到阈值电流或电压，开状态可被触发且OTS可处于导电状态中。在此实例中，如果电流或电压电势落到阈值以下，那么OTS可返回到非导电状态。
在数个实施例中，存储器元件114可包括与开关元件110相同的一或多种材料。然而，实施例并非如此受到限制。举例而言，存储器元件114及开关元件110可包括不同材料。
存储器单元102可通过将电场或电能的源(例如正电脉冲或负电脉冲)施加到单元(例如，施加到单元的存储元件)持续特定时间而编程到目标数据状态(例如，对应于特定电阻状态)。电脉冲可为(例如)正或负电压或电流脉冲。
图2说明根据本发明的数个实施例的三维(3D)存储器阵列。3D存储器阵列包括多个存储器单元202-1、202-2(例如，如关于图1所描述的与开关元件串联的存储器元件)。图2展示包括形成于字线204-1与位线206之间的存储器单元202-1的第一存储器阵列，及包括形成于字线204-2与位线206之间的存储器单元202-2的第二存储器阵列。即，在位线206下方形成的第一存储器阵列与在位线206上方形成的第二存储器阵列共享其间的共同位线206。
图2是简化图，其并不精确反映所说明的各种特征的三维物理尺寸，其包含特征彼此之间的精确近似性。图2不应被视为表示各种元件的精确拓扑定位。实情是，图2提供3D存储器阵列的电方案图的综述及各种特征的大概的相对布置。虽然图2展示包括两个存储器阵列的3D阵列，但是本发明的实施例并非如此受到限制，且可包含布置到数个层级中的额外(若干)存储器阵列。
图3A及3B说明根据本发明的数个实施例的在垂直方向上的存储器单元的横截面图。图3A展示例如在图1中所示的存储器阵列的部分的在第一方向上的横截面(例如，侧视图)。图3B展示例如在图1中所示的存储器阵列的部分的在第二方向上的横截面(例如，端视图)。比较关于图1所展示且描述的细节，图3A及3B展示一些额外的细节。在图3A及3B中所展示的存储器单元可类似于关于图1及2所描述的存储器单元。
如图3A中所展示，材料堆叠可在字线304上方形成。举例而言，材料堆叠可包含形成于字线304上方的第三电极308、形成于第三电极308上方的开关元件310、形成于开关元件310上方的第二电极312、形成于第二电极312上方的存储器元件314及形成于存储器元件314上方的第一电极316。位线306可为形成于堆叠上方而在图3A中自左至右延伸且在图3B中进出纸面延伸。字线304垂直于位线306而延伸。即，字线304在图3A中进出纸面延伸且在图3B中自左至右延伸。同样地，如在图3A及3B中展示，第三电极308可类似于字线304而延伸。
为了简明起见，堆叠的所有组件展示为在若干方向中的每一者上具有类似量度。然而，根据本文所揭示的实施例，存储器元件314及开关元件310可具有不同于彼此的一或多个方向及/或(若干)电极。在图3A及3B中，当从侧及端视角观看时，材料堆叠展示为正方形。
如在图3A中所展示，可围绕字线堆叠形成密封材料321且可在字线堆叠之间的区域中形成填充材料320。可在密封材料321及在字线堆叠之间的区域中的填充材料320上方形成介电材料322，如在图3A中所展示。
如在图3B中所展示，可围绕位线堆叠形成密封材料324且可在位线堆叠之间的区域中形成填充材料323。可在密封材料324及在位线堆叠之间的区域中的填充材料323上方形成介电材料322，如在图3B中展示。
可通过在两个垂直方向(例如，对应于字线304及位线306的方向)上干式蚀刻图案化而产生在图1及2中展示的存储器单元的交叉点阵列100。对应于存储器单元的相应导电线及组件的材料可经块状沉积且蚀刻以形成各种特征。在两个垂直方向上的干式蚀刻图案化形成各种导电线及对应于个别存储器单元的堆叠。举例而言，第一蚀刻可界定自对准于下层导电线(例如，字线304)的堆叠的一个方向(例如，由第一沟槽分离的行结构)，其继而可连接到其它电路。
如在图3A中展示及上文描述，行结构及沟槽可(例如，用密封材料321)密封于字线304之间，且用填充材料320及介电材料322填充。随后，可在行结构、密封材料321、填充材料320及介电材料322的顶部沉积包括位线306的材料(例如，导电材料)。第二蚀刻过程可用于形成第二沟槽，其界定在垂直于字线304的方向上的位线306且再次自对准于与存储器单元相关的堆叠(下至第三电极308)。其后，可(例如)由密封材料324及填充材料323密封第二沟槽及第三电极308，且由介电材料322填充第二沟槽。上述顺序产生对应于相应存储器单元及通过介电材料322与彼此隔离的堆叠阵列(例如，作用柱)。存储器单元下方的字线304以一个方向连接堆叠，且存储器单元上方的位线306以垂直方向连接堆叠。
图4A及4B说明对应于根据本发明的数个实施例的存储器单元的不同大小堆叠的相同横截面的横截面图。即，图4A及4B展示在尺寸修改(等向性蚀刻)之前(图4A)及之后(图4B)的相同横截面。在图4A及4B中展示的相应堆叠可通过以上文关于图3A及3B所描述的两个垂直方向上的干式蚀刻图案化而形成。举例而言，干式蚀刻可用于形成对应于个别存储器单元的堆叠。如将根据本文实施例进一步描述的，干式蚀刻可用于控制在垂直于开关元件与存储器元件之间的方向的平面中的堆叠的各种尺寸，例如，开关及存储器元件的横截面积的宽度及长度。
例如在图4A中，在两个垂直方向上的干式蚀刻图案化可用于形成相对较宽的堆叠(包括字线404A、第三电极408A、开关元件410A、第二电极412A、存储器元件414A及第一电极416A)。在图4B中，是相对较细的堆叠(包括字线404B、第三电极408B、开关元件410B、第二电极412B、存储器元件414B及第一电极416B)。因为在两个垂直方向上的干式蚀刻图案化是自对准的，所以在图4A中展示的相对较宽的堆叠的所有组件具有相同尺寸。此外，所有所述组件比图4B中展示的相对较细的堆叠的所有组件宽。即，使用在两个垂直方向上的干式蚀刻图案化来控制存储器元件的宽度(例如)使得堆叠中的所有其它组件的宽度经类似控制为相同宽度。
在两个垂直方向上干式蚀刻图案化以形成对应于存储器单元的堆叠期间，有利的是具有恒定垂直的蚀刻轮廓以便更好地界定底部组件。这确保遍及堆叠(尤其对于底部组件)的适当隔离，且避免使纵横比更糟。
临界尺寸(CD)是与蚀刻图案化(例如，使用图案蚀刻以从不欲被蚀刻的区域刻画待被蚀刻的区域)相关的可分解的最佳线路。如本文使用，横向尺寸(LD)是在垂直于开关元件与存储器单元的对应存储器元件之间的方向(例如，垂直于包括存储器单元的材料堆叠的定向)的平面中的尺寸。LD可为CD(上文所讨论)或经修改的尺寸(下文所讨论)。举例而言，堆叠可具有矩形体积。矩形体积可在开关元件与对应的存储器元件的方向上具有最长尺寸。
经修改的尺寸(MD)是已根据由蚀刻图案化(例如，由额外的等向性蚀刻)获得的所述尺寸修改的存储器单元堆叠的横向尺寸。举例而言，MD可为所需的设计规则实施尺寸。最小的横向尺寸是除长度(例如，宽度、深度)之外具有最小量级的堆叠组件(例如，存储器元件、选择元件等等)的尺寸，其中长度定向于在存储器元件与选择元件之间的方向上。
对于在两个垂直方向上的干式蚀刻图案化，可主要在经由硬掩模的过程的第一部分期间由微影或间距倍增、硬掩模及干式蚀刻界定字线CD。根据本发明的各种实施例，且如在下文描述，可通过额外的选择性蚀刻(例如，等向性蚀刻)根据CD进一步界定MD。
图4A中所展示的相对较宽堆叠的横向尺寸(例如，CD)大于图4B中所展示的相对较细堆叠的横向尺寸(例如，CD)。然而，在图4A中展示的堆叠中，存储器元件414A的LD与开关元件410A的LD相同。在图4B中展示的堆叠中，存储器元件414B的LD与开关元件410B的LD相同。即，对于在图4A及4B中展示的堆叠，存储器元件的LD与开关元件的LD的比(例如，LD(ME)/LD(SE))是1。存储器单元的电性能与存储器元件414A/414B及开关元件410A/410B的LD及轮廓相关。因此，存储器元件414A/414B及开关元件410A/410B的电性能并不在图4A及4B中展示的堆叠中独立。
图5A及5B说明对应于根据本发明的数个实施例的具有不同大小存储器元件的存储器单元的堆叠的横截面图。图5A及5B说明配置及方法，通过所述配置及方法，存储器元件的LD及开关元件的LD可为独立的。存储器单元的功能性可通过相对于开关元件的(若干)尺寸(例如，LD)控制存储器元件的(若干)尺寸(例如，LD)而调制。在存储器元件的(若干)尺寸并不独立于开关元件的(若干)尺寸的情况下，通过减小存储器元件的(若干)尺寸而增加存储器元件中的电流密度使在开关元件中的电流密度相应增加相同量。这可不利于开关元件的功能特性。即，在存储器元件的(若干)尺寸并不独立于开关元件的(若干)尺寸的情况下，改善存储器元件的可操作性可能降低开关元件的可操作性。
图5A展示通过具有字线504、第三电极508、开关元件510、第二电极512、存储器元件514A及第一电极516而形成的堆叠。图5B展示通过具有字线504、第三电极508、开关元件510、第二电极512、存储器元件514B及第一电极516而形成的堆叠。如在图5A中所展示，存储器元件514A相对宽于图5B中展示的存储器元件514B。图5A及5B的堆叠中的所有其它堆叠组件实质上大小相同。
根据各种实施例，图5B中展示的堆叠可由图5A中展示的堆叠形成。为形成图5B中展示的堆叠，图5A中展示的堆叠可经受选择性/等向性过程，其是能够以非定向型方式相对于其它材料选择性地蚀刻存储器元件的步骤(例如，对于特定材料具有选择性，例如较于其它材料更多从所述材料形成存储器元件且所述材料是等向性的，使得蚀刻可具有水平效应)。如展示，能够选择性地蚀刻存储器元件材料的等向性干式蚀刻可使存储器元件侧壁凹入而不影响其它暴露的堆叠组件材料。选择性/等向性过程包含用等向性组件的蚀刻(但未必意指蚀刻是100％等向性的)。同样地，选择性不必是100％可选择预期的特定材料且完全排除所有其它材料。举例而言，对于PCM材料及OTS材料，相同化学物可具有不同蚀刻率，两个蚀刻率均不可为零。
在选择性蚀刻(例如，相对于其它材料对于存储器元件材料的选择性等向性干式蚀刻)之后，图5B中展示的存储器元件侧壁513相对于堆叠的其它部分(例如，相对于字线504、相对于开关元件510、相对于电极等等)凹入。由于产生的存储器元件514B的横向尺寸小于开关元件510的横向尺寸(开关元件尺寸不会通过对于存储器元件材料具有选择性的选择性等向性干式蚀刻而改变)，所以LD(ME)/LD(SE)<1。
虽然图5A展示根据本发明的各种实施例，形成完整堆叠，其接着可经受对于存储器元件材料具有选择性的蚀刻(例如，相对于其它材料选择性等向性干式蚀刻特定组件材料)，但是选择性蚀刻(例如，相对于其它材料对于存储器元件材料具有选择性)可在存储器元件的定向型蚀刻之后但是在下层组件(例如，第二电极512)的定向型蚀刻之前被实施。因此，完成具有相对于其它堆叠组件及/或字线504的宽度减小的尺寸的存储器元件的另一实例干式蚀刻顺序可为：
1.定向型蚀刻第一电极516
2.定向型蚀刻存储器元件514A
3.能够蚀刻相对于其它材料具有选择性的存储器元件514A的选择性蚀刻
4.定向型蚀刻第二电极512
5.定向型蚀刻开关元件510
6.定向型蚀刻第三电极508
7.定向型蚀刻字线504
由于选择性蚀刻经执行以蚀刻存储器元件且以避免蚀刻除存储器元件材料之外的材料，所以选择性蚀刻步骤可替代地在过程期间的其它时间(例如，在字线504的定向型蚀刻之后)执行。通过选择性等向性干式蚀刻移除的材料的横向尺寸中的减小量可尤其通过(例如)选择性等向性干式蚀刻的持续时间来控制。凭借独立调节一个堆叠组件的(若干)尺寸(例如，相对于开关元件510的横向尺寸的存储器元件514A的横向尺寸)的能力，可独立控制堆叠的电特性(例如，存储器元件514B及开关元件510中的电流密度)以改善操作特性。
根据本发明的数个实施例，对于特定材料(例如，存储器元件材料)，选择性等向性干式蚀刻可具有与定向型蚀刻相同的化学物。然而，可以更改蚀刻条件以实现等向性蚀刻。举例而言，存储器元件514A的定向型蚀刻可用强等离子体来实施，而选择性等向性干式蚀刻可使用相同化学物但是不同的等离子体条件(例如不同压力及/或通过改变(离子)偏压电压)。根据数个实施例，导体干式蚀刻腔室的偏压电压(Vb)可被关闭，其中压力被设置为相对于定向型蚀刻偏压电压更高。因此，等离子体中的离子可经较小加速到正在蚀刻腔室中被处理的现场晶片的表面(例如，在其上形成堆叠)。因此，在暴露的表面层上可存在少量撞击(如果存在)。因此，等离子体晶片的相互作用是化学而非物理的。
根据一些实施例，包含基于氢的成分的气体混合物可用于能够相对于其它材料选择性地蚀刻存储器元件材料(例如，选择性等向性干式蚀刻，其中与其它材料相比，气体混合物选择性蚀刻更多存储器元件材料)的步骤。此外，基于X的气体混合物可用于能够相对于其它材料选择性地蚀刻开关元件材料(例如，选择性等向性干式蚀刻，其中与其它材料相比，气体混合物选择性蚀刻更多开关元件材料)的步骤。在此实例中，X可为氟(F)、氯(Cl)或溴(Br)中的一或多者。其它等向性蚀刻过程可在某些情况(例如湿式蚀刻，例如，其中可受影响的其它堆叠组件未由定向型干式蚀刻暴露)下使用。
图6A及6B说明对应于根据本发明的数个实施例的具有不同大小开关元件的存储器单元的堆叠的横截面图。图6A及6B还说明配置及方法，借由所述配置及方法，通过相对于存储器元件改变开关元件的(若干)尺寸，存储器元件的LD及开关元件的LD可为独立的。
图6A展示通过具有字线604、第三电极608、开关元件610A、第二电极612、存储器元件614及第一电极616而形成的堆叠。图6B展示通过具有字线604、第三电极608、开关元件610B、第二电极612、存储器元件614及第一电极616而形成的堆叠。如在图6A中所展示，堆叠中的开关元件610A相对宽于图6B的堆叠中展示的开关元件610B。在此实例实施例中，在图6A与图6B中展示的堆叠之间的所有其它堆叠组件可具有实质上相同的大小。
根据各种实施例，图6B中展示的堆叠可由图6A中展示的堆叠形成。为了形成图6B中展示的堆叠，图6A中展示的堆叠可经受某个步骤，其能够相对于其它材料选择性地蚀刻存储器元件材料(例如，对于蚀刻特定材料具有选择性的选择性等向性干式蚀刻，例如较于其它材料更多从所述材料形成存储器元件且所述材料是等向性的，使得蚀刻可在开关元件610A上具有水平蚀刻效应)。如展示，相对于其它材料对于开关元件材料具有选择性的蚀刻可使开关元件侧壁凹入而不影响包含存储器元件的其它暴露的堆叠组件材料。
在选择性蚀刻(例如，较于其它材料更多蚀刻开关元件材料的选择性干式蚀刻)之后，图6B中展示的开关元件侧壁615相对于堆叠的其它部分(例如，相对于字线604、相对于存储器元件614、相对于电极等等)凹入。由于产生的开关元件610B的横向尺寸小于存储器元件614的横向尺寸(存储器元件尺寸不会通过对于开关元件材料具有选择性的选择性等向性干式蚀刻而改变)，所以LD(ME)/LD(SE)>1。
虽然图6A展示根据本发明的各种实施例，首先形成完整堆叠，其接着可经受(对于特定组件材料具有选择性的)选择性等向性干式蚀刻，但是能够相对于其它材料选择性蚀刻开关元件材料的步骤(例如，较于其它材料更多蚀刻开关元件材料的选择性干式蚀刻)可在开关元件610A的定向型蚀刻之后但是在下层组件(例如，第三电极608)的定向型蚀刻之前被实施。因此，完成具有相对于其它堆叠组件及/或字线604的宽度减小的尺寸的开关元件的另一实例干式蚀刻顺序可为：
1.定向型蚀刻第一电极616
2.定向型蚀刻存储器元件614
3.定向型蚀刻第二电极612
4.定向型蚀刻开关元件610A
5.能够蚀刻对于其它材料具有选择性的开关元件610A的选择性蚀刻
6.定向型蚀刻第三电极608
7.定向型蚀刻字线604
由于选择性蚀刻经执行以蚀刻开关元件材料且以避免蚀刻除开关元件材料之外的材料，所以选择性蚀刻步骤可替代地在过程期间的其它时间(例如，在字线610A的定向型蚀刻之后)执行。通过选择性等向性干式蚀刻移除的材料的横向尺寸中的减小量可尤其通过(例如)选择性等向性干式蚀刻的持续时间来控制。凭借独立调节另一堆叠组件的(若干)尺寸(例如，相对于选择元件510的横向尺寸的开关元件610A的横向尺寸)的能力，可进一步独立控制堆叠的电特性(例如，存储器元件614及开关元件610B中的电流密度)以改善操作特性。
根据本发明的数个实施例，选择性等向性干式蚀刻可类似于上文相对于图5A中展示的存储器元件514A而描述的蚀刻(除替代地对于开关元件610A的材料具有选择性之外)。以此方式，有可能相对于其它堆叠组件(例如，存储器元件614及/或(若干)电极及/或字线604)的(若干)横向尺寸而根据需要调制开关元件610B的(若干)横向尺寸。考虑定向型及选择性等向性干式蚀刻，可以下列一或多种方式来控制包含垂直于堆叠定向的平面中的临界尺寸及/或区域的堆叠组件的(若干)尺寸：
1.通过定向型干式蚀刻(例如，经由微影或间距倍增及硬掩模蚀刻过程)减小整个堆叠的所有组件(包含存储器元件及开关元件两者)的(若干)横向尺寸。
2.经由(对于存储器元件材料具有选择性的)选择性等向性干式蚀刻减小仅存储器元件的(若干)横向尺寸。
3.经由(对于开关元件材料具有选择性的)选择性等向性干式蚀刻减小仅开关元件的(若干)横向尺寸。
堆叠中的组件的横向尺寸的减小可在堆叠的壁(例如，具有平行于字线的边沿的方向的堆叠壁及/或具有平行于字线的边沿的方向的堆叠壁)上实施。举例而言，如在下文进一步讨论，减小可沿单一方向或沿多个方向(例如，垂直方向)而被施加到壁。可通过(例如)增加整个堆叠的(若干)横向尺寸且选择性地减小某些组件的(若干)横向尺寸而相对增加堆叠组件的(若干)横向尺寸，从而使其它堆叠组件的(若干)横向尺寸保留相对较宽。
图7A及7B说明对应于根据本发明的数个实施例的具有不同大小存储器元件及开关元件的存储器单元的堆叠的横截面图。图7A及7B说明组合的配置及方法，通过所述配置及方法，存储器元件的(若干)横向尺寸(例如，CD)及开关元件的(若干)横向尺寸(例如，CD)可为独立的。根据此实例实施例，开关元件与存储器元件两者的(若干)横向尺寸可相对于其它堆叠组件(例如，电极、字线、位线等等)改变。此外，开关元件与存储器元件两者的(若干)横向尺寸均可经减小与彼此相同(或不同)的量。
图7A展示通过具有字线704、第三电极708、开关元件710A、第二电极712、存储器元件714A及第一电极716而形成的堆叠。图7B展示通过具有字线704、第三电极708、开关元件710B、第二电极712、存储器元件714B及第一电极716而形成的堆叠。如在图7A中所展示，开关元件710A相对宽于图7B中展示的开关元件710B。图7A中展示的存储器元件714A相对宽于图7B中展示的存储器元件714B。此外，图7B还展示存储器元件714B相对于开关元件701B更细。虽然图7B展示存储器元件714B被减小一定量，使得其相对于开关元件710B更细，但根据其它实施例，开关元件710B可被减小一定量，使得开关元件710B具有与存储器元件714B相同的(若干)尺寸，或相对于存储器元件714B更细。在此实例实施例中，在图7A及7B中展示的堆叠之间的所有其它堆叠组件可具有实质上相同的大小。
根据各种实施例，图7B中展示的堆叠可由图7A中展示的堆叠形成。为了形成图7B中展示的堆叠，图7A中展示的堆叠可经受多个选择性等向性干式蚀刻(例如，达到对于不同材料具有选择性)以使选定堆叠组件的材料凹入而不影响其它暴露的堆叠组件材料。
在能够相对于其它材料选择性地蚀刻开关元件材料的步骤(例如，较于其它材料更多蚀刻开关元件材料的选择性等向性干式蚀刻)之后，且在能够相对于其它材料选择性地蚀刻存储器元件材料的步骤(例如，较于其它材料更多蚀刻存储器元件材料的选择性干式蚀刻)之后，存储器元件侧壁717及开关元件侧壁719两者均相对于堆叠的其它部分(例如，相对于字线704、相对于电极等等)凹入。同样，产生的存储器元件的横向尺寸小于开关元件的横向尺寸，LD(ME)/LD(SE)<1。根据各种其它实施例，产生的存储器元件的横向尺寸大于开关元件的横向尺寸，因此LD(ME)/LD(SE)>1。
如关于图5A、5B、6A及6B所讨论，虽然在图7A中展示根据本发明的各种实施例的完整形成的堆叠(其可经受多个选择性等向性干式蚀刻(例如，对于存储器元件材料具有选择性的一次蚀刻及对于开关元件材料具有选择性的一次蚀刻))，但是可在待经受选择性等向性干式蚀刻的特定堆叠组件的定向型蚀刻之后但是在下层堆叠组件的定向型蚀刻之前分别实施选择性等向性干式蚀刻。因此，可用于完成由图7B中展示的堆叠展示的结果的另一实例干式蚀刻顺序可为：
1.定向型蚀刻第一电极716
2.定向型蚀刻存储器元件714A
3.能够蚀刻对于其它材料具有选择性的存储器元件714A的选择性蚀刻
4.定向型蚀刻第二电极712
5.定向型蚀刻开关元件710A
6.能够蚀刻对于其它材料具有选择性的开关元件710A的选择性蚀刻
7.定向型蚀刻第三电极708
8.定向型蚀刻字线704
相应的选择性蚀刻步骤可替代地以不同于以上过程中所展示的顺序来执行。通过特定选择性等向性干式蚀刻移除的材料的横向尺寸中的减小量可通过(例如)特定选择性等向性干式蚀刻的持续时间来控制。相应的选择性等向性干式蚀刻可具有不同持续时间(例如)以便独立控制选定材料由此被移除的量。
图8A及8B说明对应于根据本发明的数个实施例的具有非垂直堆叠壁及不同大小开关元件的存储器单元的堆叠的横截面图。出于很多原因，堆叠壁不一定形成为完全垂直的。图8A及8B展示，上文所描述的选择性等向性干式蚀刻技术可应用于具有非垂直堆叠壁的堆叠的组件以补偿可在堆叠壁并非完全垂直时产生的不同组件尺寸。
即，可使用一或多次选择性等向性干式蚀刻以调制堆叠侧壁的斜率(例如，堆叠的存储器元件及/或开关元件部分)。改善初始具有锥形轮廓的堆叠侧壁的垂直性还可改善字线及/或位线的垂直性。一般而言，较佳的堆叠侧壁垂直性促进对于具有大纵横比的存储器单元的较佳蚀刻性能，且还可减小位线到位线泄漏的风险。
图8A展示通过具有字线804、第三电极808、开关元件810A、第二电极812、存储器元件814及第一电极816而形成的堆叠。图8B展示通过具有字线804、第三电极808、开关元件810B、第二电极812、存储器元件814及第一电极816而形成的堆叠。类似于关于图6A及6B所展示及描述，图8A中展示的堆叠中的开关元件810A的(若干)尺寸可通过选择性等向性干式蚀刻减小到为图8B的堆叠中的开关元件810B所展示的结果。
展示出图8B中展示的堆叠中的开关元件810B的(若干)横向尺寸减小至存储器元件814的(若干)横向尺寸。通过特定堆叠组件(例如，存储器元件、开关元件)的电流密度由电流可流过的组件的区域确定。因而，由于图8A中展示的堆叠中的存储器元件814的(若干)横向尺寸(及因此以(若干)横向尺寸为界的区域)小于开关元件810A的(若干)横向尺寸，所以存储器元件814可具有高于开关元件810A的电流密度。在使用选择性等向性干式蚀刻以减小开关元件810A的(若干)横向尺寸之后，如图8B的堆叠中展示，开关元件810B现具有与存储器元件814相同的大小。因此，可使电流密度类似(例如，引回至与垂直堆叠侧壁相关的预期比例)。
可从用于实现包含字线及/或位线清洗的先前讨论的内容的存储器单元配置及方法中实现一些额外优点。选择性等向性干式蚀刻过程可有助于从分别对应于字线及/或位线的堆叠侧壁移除经再溅镀的聚合物(例如，定向型干式蚀刻副产物)。堆叠侧壁上的聚合物如果没有经湿清洗而被完全移除通常可引发具有此类存储器单元的阵列中的高垂直泄漏。根据一些实施例，本文描述的选择性等向性干式蚀刻过程可用以清洗堆叠侧壁上的甚至非常低易失性的聚合物。
虽然本文已说明及描述特定实施例，但是所属领域一般技术人员将明白，经计算来实现相同结果的布置可替换展示的特定实施例。本发明意在涵盖本发明的各种实施例的修改物或变体。应理解，已通过说明性方式而非限制性方式进行了以上描述。在检阅以上描述之后，所属领域一般技术人员将明白以上实施例的组合及本文中未特别描述的其它实施例。本发明的各种实施例的范围包含使用以上结构及方法的其它应用。因此，本发明的各种实施例的范围应参考随附权利要求书以及此权利要求书授权的等效物的全部范围来确定。
在前述实施方式中，出于精简本发明的目的，各种特征组合到单一实施例中。本发明的方法不欲被视为反映以下意图：所揭示的本发明的实施例必须使用比在每一权利要求中所清楚叙述的更多的特征。实情是，如所附权利要求所反映的，本发明的目标在于少于单一揭示实施例中的所有特征。因此，所附权利要求书据此并入实施方式中，其中每一项权利要求可独立作为单独的实施例。

Claims (11)

1.一种存储器单元，其包括：
硫属化物开关元件(810A、810B)；以及
硫属化物存储器元件(814)，其与所述硫属化物开关元件(810A、810B)串联而形成，
位于所述硫属化物开关元件(810A、810B)与所述硫属化物存储器元件(814)之间的第一电极(812)，所述第一电极(812)与所述硫属化物开关元件(810A、810B)和所述硫属化物存储器元件(814)物理接触；
与所述硫属化物存储器元件(814)物理接触的第二电极(816)；以及
位于所述硫属化物开关元件(810A、810B)与字线(804)之间的第三电极(808)，所述第三电极(808)与所述硫属化物开关元件(810A、810B)和所述字线(804)物理接触，
其中所述硫属化物开关元件(810A、810B)的侧壁的一部分被蚀刻以使得所述硫属化物开关元件(810A、810B)的最小横向尺寸不同于所述硫属化物存储器元件(814)的横向尺寸，以及所述硫属化物开关元件(810A、810B)的所述最小横向尺寸大于所述第二电极(816)的最小横向尺寸且小于所述第三电极(808)的最小横向尺寸。
2.根据权利要求1所述的存储器单元，其中所述硫属化物开关元件(810A、810B)的所述侧壁包含第一侧壁及与所述第一侧壁定向垂直的第二侧壁。
3.根据权利要求1所述的存储器单元，其中所述硫属化物开关元件(810A、810B)的所述侧壁为非圆柱形。
4.根据权利要求1所述的存储器单元，其中所述硫属化物开关元件(810A、810B)的所述侧壁被蚀刻以使得所述硫属化物开关元件(810A、810B)的经蚀刻的所述侧壁之间的最小横向尺寸不同于所述第一电极(812)的经蚀刻的侧壁之间的最小横向尺寸。
5.根据权利要求1所述的存储器单元，其中所述硫属化物开关元件(810A、810B)、所述硫属化物存储器元件(814)、所述第一电极(812)、所述第二电极(816)和所述第三电极(808)被安置在自对准堆叠中。
6.根据权利要求1所述的存储器单元，其中所述硫属化物开关元件(810B)的所述最小横向尺寸与所述硫属化物存储器元件(814)的最小横向尺寸相同。
7.根据权利要求1所述的存储器单元，其中所述硫属化物开关元件(810A、810B)的所述侧壁的经蚀刻的所述部分具有非线性侧壁。
8.一种用于形成存储器单元的方法，其包括：
形成硫属化物开关元件(810A、810B)；
形成与所述硫属化物开关元件(810A、810B)串联的硫属化物存储器元件(814)；
形成位于所述硫属化物开关元件(810A、810B)与所述硫属化物存储器元件(814)之间的第一电极(812)；
形成与所述硫属化物存储器元件(814)物理接触的第二电极(816)；以及
形成位于所述硫属化物开关元件(810A、810B)与字线(804)之间的第三电极(808)，所述第三电极(808)与所述硫属化物开关元件(810A、810B)和所述字线(804)物理接触，以及
修改所述硫属化物开关元件(810A、810B)的最小横向尺寸，使得所述硫属化物开关元件(810A、810B)的所述最小横向尺寸不同于所述硫属化物存储器元件(814)的横向尺寸，其中修改所述硫属化物开关元件(810B)的所述最小横向尺寸包含蚀刻所述硫属化物开关元件(810B)的侧壁以使得所述硫属化物开关元件(810B)的所述最小横向尺寸大于所述第二电极(816)的最小横向尺寸且小于所述第三电极(808)的最小横向尺寸。
9.根据权利要求8所述的方法，其中修改所述硫属化物开关元件(810A、810B)的所述最小横向尺寸包含蚀刻所述开关元件(810A、810B)的第一侧壁和蚀刻所述开关元件(810A、810B)的第三侧壁，所述开关元件(810A、810B)的所述第一侧壁和所述开关元件(810A、810B)的所述第三侧壁定向垂直于所述开关元件(810A、810B)的第二侧壁。
10.根据权利要求8所述的方法，其中修改所述硫属化物开关元件(810A、810B)的最小横向尺寸包含蚀刻所述硫属化物开关元件(810A、810B)的侧壁以使得所述硫属化物开关元件(810A、810B)的经蚀刻的所述侧壁之间的所述最小横向尺寸不同于所述第一电极(812)的经蚀刻的侧壁之间的最小横向尺寸。
11.根据权利要求8所述的方法，其中所述硫属化物开关元件(810B)的所述最小横向尺寸与所述硫属化物存储器元件(814)的最小横向尺寸相同。
CN201910660401.2A 2013-07-26 2014-07-24 具有独立大小元件的存储器单元 Active CN110429176B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910660401.2A CN110429176B (zh) 2013-07-26 2014-07-24 具有独立大小元件的存储器单元

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US13/952,357 US20150028280A1 (en) 2013-07-26 2013-07-26 Memory cell with independently-sized elements
US13/952,357 2013-07-26
CN201480050146.5A CN105531820B (zh) 2013-07-26 2014-07-24 具有独立大小元件的存储器单元
PCT/US2014/047939 WO2015013478A1 (en) 2013-07-26 2014-07-24 Memory cell with independently-sized elements
CN201910660401.2A CN110429176B (zh) 2013-07-26 2014-07-24 具有独立大小元件的存储器单元

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201480050146.5A Division CN105531820B (zh) 2013-07-26 2014-07-24 具有独立大小元件的存储器单元

Publications (2)

Publication Number Publication Date
CN110429176A CN110429176A (zh) 2019-11-08
CN110429176B true CN110429176B (zh) 2023-04-18

Family

ID=52389712

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910660401.2A Active CN110429176B (zh) 2013-07-26 2014-07-24 具有独立大小元件的存储器单元
CN201480050146.5A Active CN105531820B (zh) 2013-07-26 2014-07-24 具有独立大小元件的存储器单元

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201480050146.5A Active CN105531820B (zh) 2013-07-26 2014-07-24 具有独立大小元件的存储器单元

Country Status (7)

Country Link
US (5) US20150028280A1 (zh)
EP (2) EP3576149B1 (zh)
KR (1) KR101866108B1 (zh)
CN (2) CN110429176B (zh)
SG (1) SG11201600610XA (zh)
TW (1) TWI571966B (zh)
WO (1) WO2015013478A1 (zh)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102054819B1 (ko) * 2013-05-22 2019-12-11 삼성전자주식회사 반도체 소자 및 그 제조 방법
US20150028280A1 (en) * 2013-07-26 2015-01-29 Micron Technology, Inc. Memory cell with independently-sized elements
US9263577B2 (en) 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
US9812639B2 (en) * 2014-09-10 2017-11-07 Toshiba Memory Corporation Non-volatile memory device
US9159829B1 (en) 2014-10-07 2015-10-13 Micron Technology, Inc. Recessed transistors containing ferroelectric material
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
US9691475B2 (en) 2015-03-19 2017-06-27 Micron Technology, Inc. Constructions comprising stacked memory arrays
WO2016161367A1 (en) 2015-04-03 2016-10-06 The Regents Of The University Of California Polymeric materials for electrochemical cells and ion separation processes
US9876169B2 (en) * 2015-06-12 2018-01-23 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM devices and methods
TWI603512B (zh) * 2015-07-03 2017-10-21 力晶科技股份有限公司 電阻式隨機存取記憶體結構
US10134982B2 (en) 2015-07-24 2018-11-20 Micron Technology, Inc. Array of cross point memory cells
KR102375591B1 (ko) 2015-10-27 2022-03-16 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102473660B1 (ko) 2016-02-22 2022-12-02 삼성전자주식회사 메모리 소자 및 그 제조 방법
KR102578481B1 (ko) 2016-03-15 2023-09-14 삼성전자주식회사 반도체 메모리 소자 및 이의 제조방법
KR102495000B1 (ko) 2016-03-18 2023-02-02 삼성전자주식회사 반도체 소자 및 이의 제조방법
JP2019535115A (ja) 2016-09-28 2019-12-05 セピオン テクノロジーズ，インコーポレイティド 多孔質セパレータにより提供されるイオン隔離を有する電気化学セル
US10276555B2 (en) * 2016-10-01 2019-04-30 Samsung Electronics Co., Ltd. Method and system for providing a magnetic cell usable in spin transfer torque applications and including a switchable shunting layer
EP3551688B1 (en) 2016-12-07 2023-07-26 Sepion Technologies, Inc. Microstructured ion-conducting composites and uses thereof
US10396145B2 (en) 2017-01-12 2019-08-27 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
JP6602328B2 (ja) * 2017-03-01 2019-11-06 株式会社東芝 半導体記憶装置
US10424374B2 (en) 2017-04-28 2019-09-24 Micron Technology, Inc. Programming enhancement in self-selecting memory
US10361158B2 (en) * 2017-08-29 2019-07-23 Micron Technology, Inc. Integrated assemblies having structures along a first pitch coupled with structures along a second pitch different from the first pitch
US10541364B2 (en) 2018-02-09 2020-01-21 Micron Technology, Inc. Memory cells with asymmetrical electrode interfaces
US10854813B2 (en) 2018-02-09 2020-12-01 Micron Technology, Inc. Dopant-modulated etching for memory devices
US10424730B2 (en) * 2018-02-09 2019-09-24 Micron Technology, Inc. Tapered memory cell profiles
US10693065B2 (en) 2018-02-09 2020-06-23 Micron Technology, Inc. Tapered cell profile and fabrication
US10593399B2 (en) * 2018-03-19 2020-03-17 Micron Technology, Inc. Self-selecting memory array with horizontal bit lines
US10950663B2 (en) 2018-04-24 2021-03-16 Micron Technology, Inc. Cross-point memory array and related fabrication techniques
US10825867B2 (en) * 2018-04-24 2020-11-03 Micron Technology, Inc. Cross-point memory array and related fabrication techniques
US10729012B2 (en) 2018-04-24 2020-07-28 Micron Technology, Inc. Buried lines and related fabrication techniques
US10622063B2 (en) * 2018-06-27 2020-04-14 Sandisk Technologies Llc Phase change memory device with reduced read disturb and method of making the same
US11011576B2 (en) 2018-06-28 2021-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory device
KR102546686B1 (ko) * 2018-07-17 2023-06-23 삼성전자주식회사 가변 저항 메모리 장치
US11088323B2 (en) * 2018-08-30 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Top electrode last scheme for memory cell to prevent metal redeposit
KR102557911B1 (ko) * 2018-08-31 2023-07-19 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20200026487A (ko) 2018-09-03 2020-03-11 삼성전자주식회사 메모리 소자
US11367833B2 (en) * 2018-09-28 2022-06-21 Intel Corporation Memory cells having increased structural stability
KR102630031B1 (ko) 2018-10-05 2024-01-30 삼성전자주식회사 가변 저항 메모리 장치
US10862031B2 (en) * 2019-03-01 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method to effectively suppress heat dissipation in PCRAM devices
US11289650B2 (en) * 2019-03-04 2022-03-29 International Business Machines Corporation Stacked access device and resistive memory
KR20200106681A (ko) * 2019-03-05 2020-09-15 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US11170834B2 (en) 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances
US11276731B2 (en) * 2019-08-07 2022-03-15 Micron Technology, Inc. Access line formation for a memory array
US20210057645A1 (en) * 2019-08-23 2021-02-25 Globalfoundries Singapore Pte. Ltd. Memory device and method of forming the same
KR102651904B1 (ko) * 2019-10-14 2024-03-28 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 상변화 메모리 디바이스들을 형성하는 방법들
US11195999B2 (en) * 2019-11-13 2021-12-07 International Business Machines Corporation Phase change material with reduced reset state resistance drift
US11309490B2 (en) * 2020-02-10 2022-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Memory devices and methods of forming the same
KR20210124843A (ko) 2020-04-07 2021-10-15 삼성전자주식회사 메모리 소자
US11355554B2 (en) * 2020-05-08 2022-06-07 Micron Technology, Inc. Sense lines in three-dimensional memory arrays, and methods of forming the same
KR20210152840A (ko) * 2020-06-09 2021-12-16 삼성전자주식회사 3차원 반도체 메모리 장치
US11482571B2 (en) * 2020-06-23 2022-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array with asymmetric bit-line architecture
KR20220025325A (ko) 2020-08-24 2022-03-03 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
KR20220027595A (ko) 2020-08-27 2022-03-08 삼성전자주식회사 반도체 장치
US11711987B2 (en) 2020-08-31 2023-07-25 Micron Technology, Inc. Memory electrodes and formation thereof
US11849655B2 (en) 2021-04-14 2023-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory devices with electrically isolated stacked bit lines and methods of manufacture
US11683937B2 (en) * 2021-08-09 2023-06-20 Micron Technology, Inc. On-die formation of single-crystal semiconductor structures

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004100267A1 (en) * 2003-04-03 2004-11-18 Hewlett-Packard Development Company, L.P. Cubic memory array
TW200616151A (en) * 2004-09-17 2006-05-16 Ovonyx Inc Phase change memory with ovonic threshold switch
JP2007214419A (ja) * 2006-02-10 2007-08-23 Toshiba Corp 半導体装置
CN101847442A (zh) * 2008-12-30 2010-09-29 意法半导体股份有限公司 具有双向阈值开关的非易失性存储器
JP2011222952A (ja) * 2010-03-24 2011-11-04 Toshiba Corp 抵抗変化メモリ
TW201203639A (en) * 2010-02-02 2012-01-16 Sandisk 3D Llc A memory cell that includes a sidewall collar for pillar isolation and methods of forming the same
CN103119708A (zh) * 2010-08-26 2013-05-22 美光科技公司 相变存储器结构及方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050062087A1 (en) * 2003-09-19 2005-03-24 Yi-Chou Chen Chalcogenide phase-change non-volatile memory, memory device and method for fabricating the same
US7259038B2 (en) * 2005-01-19 2007-08-21 Sandisk Corporation Forming nonvolatile phase change memory cell having a reduced thermal contact area
US7655938B2 (en) * 2005-07-20 2010-02-02 Kuo Charles C Phase change memory with U-shaped chalcogenide cell
US8188454B2 (en) * 2005-10-28 2012-05-29 Ovonyx, Inc. Forming a phase change memory with an ovonic threshold switch
DE602005021382D1 (de) * 2005-12-23 2010-07-01 St Microelectronics Srl Verfahren zur Herstellung eines Auswahl-Bauelements mit reduziertem Leckstrom, sowie ein Auswahl-Bauelement, insbesondere für Phasenwechsel-Speicher
KR101309111B1 (ko) * 2006-07-27 2013-09-17 삼성전자주식회사 폴리실리콘 패턴의 형성방법과 폴리실리콘 패턴을 포함한다층 교차점 저항성 메모리 소자 및 그의 제조방법
US7442603B2 (en) * 2006-08-16 2008-10-28 Macronix International Co., Ltd. Self-aligned structure and method for confining a melting point in a resistor random access memory
KR100780964B1 (ko) * 2006-11-13 2007-12-03 삼성전자주식회사 셀 다이오드를 구비하는 상변화 메모리 소자 및 그의제조방법
KR100810617B1 (ko) * 2007-02-09 2008-03-06 삼성전자주식회사 멀티 비트 상전이 메모리소자 및 그 제조방법
US7786461B2 (en) 2007-04-03 2010-08-31 Macronix International Co., Ltd. Memory structure with reduced-size memory element between memory material portions
EP2003651A1 (en) 2007-06-14 2008-12-17 Samsung Electronics Co., Ltd. Memory devices and methods of manufacturing the same
KR101168977B1 (ko) * 2007-11-19 2012-07-26 삼성전자주식회사 콘택홀에 인접한 층간절연막 상에 성장 방지막을 갖는집적회로 메모리 소자의 제조 방법
US8309415B2 (en) * 2008-08-13 2012-11-13 Sandisk 3D Llc Methods and apparatus for increasing memory density using diode layer sharing
US8063394B2 (en) 2008-10-08 2011-11-22 Qimonda Ag Integrated circuit
US8097870B2 (en) 2008-11-05 2012-01-17 Seagate Technology Llc Memory cell with alignment structure
TWI415316B (zh) * 2008-11-07 2013-11-11 Macronix Int Co Ltd 一記憶胞存取裝置具有多晶及單晶半導體區域的ｐｎ接面
US8148707B2 (en) * 2008-12-30 2012-04-03 Stmicroelectronics S.R.L. Ovonic threshold switch film composition for TSLAGS material
JP4881400B2 (ja) * 2009-03-23 2012-02-22 株式会社東芝 不揮発性半導体記憶装置、及びそのスクリーニング方法
JP2010225741A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 不揮発性半導体記憶装置
KR101097436B1 (ko) * 2009-09-30 2011-12-23 주식회사 하이닉스반도체 상변화 메모리 소자 및 그 제조 방법
US8551855B2 (en) * 2009-10-23 2013-10-08 Sandisk 3D Llc Memory cell that includes a carbon-based reversible resistance switching element compatible with a steering element, and methods of forming the same
JP5443965B2 (ja) * 2009-12-17 2014-03-19 株式会社東芝 半導体記憶装置
US8278641B2 (en) * 2009-12-23 2012-10-02 Intel Corporation Fabricating current-confining structures in phase change memory switch cells
KR101143485B1 (ko) * 2010-07-30 2012-05-10 에스케이하이닉스 주식회사 상변화 메모리 소자 및 그 제조 방법
US20120080725A1 (en) * 2010-09-30 2012-04-05 Seagate Technology Llc Vertical transistor memory array
CN102270739A (zh) 2011-05-10 2011-12-07 天津理工大学 一种含有快速开关器件的阻变型存储器单元及其制备方法
KR20130043533A (ko) * 2011-10-20 2013-04-30 삼성전자주식회사 도전성 버퍼 패턴을 갖는 비-휘발성 메모리소자 및 그 형성 방법
US8710481B2 (en) * 2012-01-23 2014-04-29 Sandisk 3D Llc Non-volatile memory cell containing a nano-rail electrode
US20150028280A1 (en) * 2013-07-26 2015-01-29 Micron Technology, Inc. Memory cell with independently-sized elements

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004100267A1 (en) * 2003-04-03 2004-11-18 Hewlett-Packard Development Company, L.P. Cubic memory array
TW200616151A (en) * 2004-09-17 2006-05-16 Ovonyx Inc Phase change memory with ovonic threshold switch
JP2007214419A (ja) * 2006-02-10 2007-08-23 Toshiba Corp 半導体装置
CN101847442A (zh) * 2008-12-30 2010-09-29 意法半导体股份有限公司 具有双向阈值开关的非易失性存储器
TW201203639A (en) * 2010-02-02 2012-01-16 Sandisk 3D Llc A memory cell that includes a sidewall collar for pillar isolation and methods of forming the same
JP2011222952A (ja) * 2010-03-24 2011-11-04 Toshiba Corp 抵抗変化メモリ
CN103119708A (zh) * 2010-08-26 2013-05-22 美光科技公司 相变存储器结构及方法

Also Published As

Publication number Publication date
EP3033769A4 (en) 2017-06-21
US20160020256A1 (en) 2016-01-21
US20190109176A1 (en) 2019-04-11
CN110429176A (zh) 2019-11-08
US9640588B2 (en) 2017-05-02
KR101866108B1 (ko) 2018-06-08
EP3033769B1 (en) 2019-10-16
TWI571966B (zh) 2017-02-21
US10163978B2 (en) 2018-12-25
US10886332B2 (en) 2021-01-05
SG11201600610XA (en) 2016-02-26
CN105531820B (zh) 2019-08-16
US20170207273A1 (en) 2017-07-20
US20150028280A1 (en) 2015-01-29
US20200144329A1 (en) 2020-05-07
EP3576149B1 (en) 2021-03-24
WO2015013478A1 (en) 2015-01-29
KR20160039228A (ko) 2016-04-08
US10573689B2 (en) 2020-02-25
TW201517214A (zh) 2015-05-01
CN105531820A (zh) 2016-04-27
EP3576149A1 (en) 2019-12-04
EP3033769A1 (en) 2016-06-22

Similar Documents

Publication Publication Date Title
CN110429176B (zh) 具有独立大小元件的存储器单元
US10777743B2 (en) Memory cell with independently-sized electrode
CN106165085B (zh) 用于形成交叉点存储器的置换材料工艺
US8901009B2 (en) Methods of manufacturing semiconductor devices
US8809828B2 (en) Small footprint phase change memory cell
US7364935B2 (en) Common word line edge contact phase-change memory
US9443763B2 (en) Methods for forming interconnections between top electrodes in memory cells by a two-step chemical-mechanical polishing (CMP) process
US7485559B2 (en) Semiconductor device and method of fabricating the same
TWI514639B (zh) 用於形成窄垂直柱之方法及具有窄垂直柱之積體電路裝置
CN112670406A (zh) 半导体装置与存储器单元
CN110858623A (zh) 可变电阻存储器件及其制造方法
US8772096B2 (en) Method of forming a contact and method of manufacturing a phase change memory device using the same
CN111415956A (zh) 可变电阻存储器装置及其制造方法
KR20110077919A (ko) 상변화 메모리 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant