KR102651904B1 - 3차원 상변화 메모리 디바이스들을 형성하는 방법들 - Google Patents

3차원 상변화 메모리 디바이스들을 형성하는 방법들 Download PDF

Info

Publication number
KR102651904B1
KR102651904B1 KR1020217038336A KR20217038336A KR102651904B1 KR 102651904 B1 KR102651904 B1 KR 102651904B1 KR 1020217038336 A KR1020217038336 A KR 1020217038336A KR 20217038336 A KR20217038336 A KR 20217038336A KR 102651904 B1 KR102651904 B1 KR 102651904B1
Authority
KR
South Korea
Prior art keywords
bit line
memory cells
contact
forming
memory
Prior art date
Application number
KR1020217038336A
Other languages
English (en)
Other versions
KR20220003005A (ko
Inventor
쥔 류
Original Assignee
양쯔 메모리 테크놀로지스 씨오., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양쯔 메모리 테크놀로지스 씨오., 엘티디. filed Critical 양쯔 메모리 테크놀로지스 씨오., 엘티디.
Publication of KR20220003005A publication Critical patent/KR20220003005A/ko
Application granted granted Critical
Publication of KR102651904B1 publication Critical patent/KR102651904B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

3D 메모리 디바이스를 형성하는 방법이 제공된다. 하부 비트 라인 접점 및 하부 비트 라인 접점과 접촉하는 하부 비트 라인이 형성된다(602). 하부 메모리 셀들은 하부 비트 라인 위에서 하부 비트 라인과 접촉하여 형성된다(604). 각각의 하부 메모리 셀은 적층된 상변화 메모리(PCM) 요소, 셀렉터, 및 전극들을 포함한다. 동일 평면 내의 병렬 워드 라인들은 하부 메모리 셀들 위에서 하부 메모리 셀들과 접촉하여 형성된다(606). 각각의 워드 라인은 하부 비트 라인과 직교한다. 상부 메모리 셀들은 워드 라인들 위에서 워드 라인들과 접촉하여 형성된다(608). 각각의 상부 메모리 셀은 적층된 PCM 요소, 셀렉터 및 전극들을 포함한다. 상부 비트 라인이 상부 메모리 셀들 위에서 상부 메모리 셀들과 접촉하여 형성된다(610). 상부 비트 라인은 각각의 워드 라인과 직교한다. 상부 비트 라인 접점이 상부 비트 라인 위에서 상부 비트 라인과 접촉하여 형성된다(612). 하부 비트 라인 접점 및 상부 비트 라인 접점 중 적어도 하나는 평면도에서 하부 및 상부 메모리 셀들 사이에 포함되게 배치된다.

Description

3차원 상변화 메모리 디바이스들을 형성하는 방법들
본 개시내용의 실시예들은 3차원(3D) 메모리 디바이스들 및 그 제조 방법들에 관한 것이다.
평면 메모리 셀들은 공정 기술, 회로 설계, 프로그래밍 알고리즘 및 제조 공정을 개선함으로써 더 작은 크기들로 스케일링된다. 그러나, 메모리 셀들의 피처 크기들이 하한에 접근함에 따라, 평면 공정 및 제조 기법들은 어려워지고 비용이 많이 들게 된다. 그 결과, 평면 메모리 셀들에 대한 메모리 밀도는 상한에 접근한다.
3D 메모리 아키텍처는 평면 메모리 셀들에서의 밀도 제한을 해결할 수 있다. 3D 메모리 아키텍처는 메모리 어레이, 및 메모리 어레이로의 신호들 및 메모리 어레이로부터의 신호들을 제어하기 위한 주변 디바이스들을 포함한다. 예를 들어, 상변화 메모리(PCM)는 전열적으로 상변화 재료들의 가열 및 ??칭(quenching)에 기초하여 상변화 재료들에서의 비정질 및 결정질 상의 저항률 사이의 차이를 이용할 수 있다. PCM 어레이 셀들은 3D PCM을 형성하기 위해 3D로 수직 적층될 수 있다.
3D 메모리 디바이스들 및 이를 형성하기 위한 방법들의 실시예들이 본 명세서에 개시된다.
일 예에서, 3D 메모리 디바이스를 형성하는 방법이 개시된다. 하부 비트 라인 접점 및 하부 비트 라인 접점과 접촉하는 하부 비트 라인이 형성된다. 하부 비트 라인 위에서 하부 비트 라인과 접촉하여 복수의 하부 메모리 셀들이 형성된다. 하부 메모리 셀들의 각각은 적층된 상변화 메모리(PCM) 요소, 셀렉터, 및 복수의 전극을 포함한다. 동일 평면 내의 복수의 병렬 워드 라인들이 하부 메모리 셀들 위에서 하부 메모리 셀들과 접촉하여 형성된다. 워드 라인들의 각각은 하부 비트 라인과 직교한다. 복수의 상부 메모리 셀들이 워드 라인들 위에서 워드 라인들과 접촉하여 형성된다. 상부 메모리 셀들의 각각은 적층된 PCM 요소, 셀렉터 및 복수의 전극을 포함한다. 상부 비트 라인이 상부 메모리 셀들 위에서 상부 메모리 셀들과 접촉하여 형성된다. 상부 비트 라인은 각각의 워드 라인들과 직교한다. 상부 비트 라인 접점이 상부 비트 라인 위에서 상부 비트 라인과 접촉하여 형성된다. 하부 비트 라인 접점 및 상부 비트 라인 접점 중 적어도 하나는 평면도에서 하부 및 상부 메모리 셀들 사이에 포함되게(inclusively) 배치된다.
다른 예에서, 3D 메모리 디바이스를 형성하는 방법이 개시된다. 하부 비트 라인 접점 및 하부 비트 라인 접점과 접촉하는 하부 비트 라인이 형성된다. 하부 비트 라인 위에서 하부 비트 라인과 접촉하여 복수의 하부 메모리 셀들이 형성된다. 하부 메모리 셀들의 각각은 적층된 상변화 메모리(PCM) 요소, 셀렉터, 및 복수의 전극을 포함한다. 하부 비트 라인 접점은 평면도에서 하부 메모리 셀들 사이에 포함되게 배치된다. 동일 평면 내의 복수의 병렬 워드 라인들이 하부 메모리 셀들 위에서 하부 메모리 셀들과 접촉하여 형성된다. 워드 라인들의 각각은 하부 비트 라인과 직교한다. 상부 비트 라인 접점 및 복수의 상부 메모리 셀들이 워드 라인들 위에 형성된다. 상부 메모리 셀들의 각각은 워드 라인들의 각각의 하나와 접촉하며, 적층된 PCM 요소, 셀렉터 및 복수의 전극을 포함한다. 상부 메모리 셀들 각각의 상단 표면이 상부 비트 라인 접점의 상단 표면과 동일 평면에 있다. 상부 비트 라인이 상부 메모리 셀들 및 상부 비트 라인 접점 위에서 이들과 접촉하여 형성된다.
또 다른 예에서, 3D 메모리 디바이스를 형성하는 방법이 개시된다. 하부 비트 라인 접점 및 하부 비트 라인 접점과 접촉하는 하부 비트 라인이 형성된다. 하부 비트 라인 위에서 하부 비트 라인과 접촉하여 복수의 하부 메모리 셀들이 형성된다. 하부 메모리 셀들의 각각은 적층된 상변화 메모리(PCM) 요소, 셀렉터, 및 복수의 전극을 포함한다. 동일 평면 내의 복수의 병렬 워드 라인들이 하부 메모리 셀들 위에서 하부 메모리 셀들과 접촉하여 형성된다. 워드 라인들의 각각은 하부 비트 라인과 직교한다. 복수의 상부 메모리 셀들이 워드 라인들 위에서 워드 라인들과 접촉하여 형성된다. 상부 메모리 셀들의 각각은 적층된 PCM 요소, 셀렉터 및 복수의 전극을 포함한다. 상부 비트 라인이 상부 메모리 셀들 위에서 상부 메모리 셀들과 접촉하여 형성된다. 상부 비트 라인은 각각의 워드 라인들과 직교한다. 상부 비트 라인 접점이 상부 비트 라인과 접촉하여 형성된다. 하부 비트 라인 접점 및 상부 비트 라인 접점 중 적어도 하나의 임계 치수는 대응하는 하부 비트 라인 또는 상부 비트 라인의 임계 치수 이하이다.
본 명세서에 포함되고 본 명세서의 일부를 형성하는 첨부 도면들은 본 개시내용의 실시예들을 예시하고, 추가로 설명과 함께, 본 개시내용의 원리들을 설명하고 관련 기술분야의 통상의 기술자가 본 개시내용을 제조하고 사용할 수 있게 하는 역할을 한다.
도 1은 예시적인 3D XPoint 메모리 디바이스의 사시도를 예시한다.
도 2a는 예시적인 3D XPoint 메모리 디바이스의 블록도를 예시한다.
도 2b는 도 2a의 예시적인 3D XPoint 메모리 디바이스의 평면도를 예시한다.
도 2c는 도 2a의 예시적인 3D XPoint 메모리 디바이스의 사시도를 예시한다.
도 3a는 본 개시내용의 일부 실시예들에 따른 예시적인 3D PCM 메모리 디바이스의 블록도를 예시한다.
도 3b는 본 개시내용의 일부 실시예들에 따른 도 3a의 예시적인 3D PCM 메모리 디바이스의 평면도를 예시한다.
도 3c는 본 개시내용의 일부 실시예들에 따른, 도 3a의 예시적인 3D PCM 메모리 디바이스의 사시도를 예시한다.
도 4a는 본 개시내용의 일부 실시예들에 따른 다른 예시적인 3D PCM 메모리 디바이스의 사시도를 예시한다.
도 4b는 본 개시내용의 일부 실시예들에 따른 또 다른 예시적인 3D PCM 메모리 디바이스의 사시도를 예시한다.
도 5a 내지 도 5l은 본 개시내용의 일부 실시예들에 따라, 3D PCM 메모리 디바이스를 형성하기 위한 예시적인 제조 공정을 예시한다.
도 6은 본 개시내용의 일부 실시예들에 따라 3D PCM 메모리 디바이스를 형성하기 위한 예시적인 방법의 흐름도를 예시한다.
본 개시내용의 실시예들은 첨부 도면들을 참조하여 설명될 것이다.
특정한 구성이나 배열이 설명되지만, 이는 단지 예시의 목적을 위한 것임을 이해하여야 한다. 관련 기술분야의 통상의 기술자는 본 개시내용의 사상 및 범위를 벗어나지 않고 다른 구성들 및 배열들이 사용될 수 있다는 것을 인식할 것이다. 본 개시내용은 또한 다양한 다른 응용들에서 채용될 수 있다는 것이 관련 기술분야의 통상의 기술자에게 명백할 것이다.
본 명세서에서 "하나의 실시예", "실시예", "예시적인 실시예", "일부 실시예들" 등에 대한 참조들은 설명된 실시예가 특정 특징, 구조 또는 특성을 포함할 수 있지만, 모든 실시예가 반드시 특정 특징, 구조 또는 특성을 포함하지는 않을 수 있다는 것을 나타낸다는 점에 유의한다. 또한, 이러한 문구들이 반드시 동일한 실시예를 지칭하는 것은 아니다. 또한, 특정 특징, 구조 또는 특성이 실시예와 관련하여 설명될 때, 명시적으로 설명이 되어 있든 그렇지 않든, 다른 실시예와 관련하여 이러한 특징, 구조 또는 특성에 영향을 주는 것은 관련 기술분야의 통상의 기술자의 지식 범위 내에 있을 것이다.
일반적으로, 용어는 문맥에서의 사용으로부터 적어도 부분적으로 이해될 수 있다. 예를 들어, 본 명세서에서 사용되는 바와 같은 "하나 이상"이라는 용어는, 적어도 부분적으로 문맥에 따라, 임의의 특징, 구조, 또는 특성을 단수 의미로 설명하는데 사용될 수 있거나 또는 특징들, 구조들, 또는 특성들의 조합들을 복수 의미로 설명하는데 사용될 수 있다. 유사하게, 관사("a", "an" 또는 "the")와 같은 용어는, 역시 적어도 부분적으로 문맥에 따라, 단수 용법을 전달하거나 복수 용법을 전달하는 것으로 이해될 수 있다. 또한, "기초하여"라는 용어는 반드시 배타적인 인자들의 세트를 전달하는 것을 의도하지는 않는 것으로 이해될 수 있으며, 대신에 적어도 부분적으로는 문맥에 따라 역시 반드시 명확히 설명되지는 않는 추가적인 인자들의 존재를 허용할 수 있다.
본 개시내용에서 "상에", "위에", 및 "상위에"의 의미는 가장 넓은 방식으로 해석되어, "상에"는 무언가의 "바로 위에"를 의미할 뿐만 아니라, 그 사이에 중간 특징 또는 층을 갖는 무언가의 "상에"의 의미도 포함하고, "위에" 또는 "상위에"는 무언가의 "위에" 또는 "상위에"의 의미를 의미할 뿐만 아니라, 그 사이에 중간 특징 또는 층이 없는 무언가의 "위에" 또는 "상위에"(즉, 무언가의 바로 위에) 있다는 의미도 포함할 수 있다는 것을 쉽게 이해해야 한다.
또한, "아래에", "아래쪽에", "하부", "위에", "상부" 등과 같은 공간적으로 상대적인 용어는 도면에 예시된 다른 요소(들) 또는 특징(들)에 대한 하나의 요소 또는 특징의 관계를 설명하기 위해 설명의 편의를 위해 본 명세서에서 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시된 배향 외에도 사용 또는 동작 시의 디바이스의 다른 배향을 포함하는 것을 의도한다. 장치는 달리 배향될 수 있으며(90도 회전되거나 또는 다른 배향에 있을 수 있으며), 본 명세서에서 사용된 공간적 상대 기술어는 이에 따라 마찬가지로 해석될 수 있다.
본 명세서에서 사용될 때, 용어 "기판"은 후속 재료 층들이 그 위에 추가되는 재료를 지칭한다. 기판 자체는 패터닝될 수 있다. 기판의 상단에 추가된 재료들은 패터닝될 수 있거나 패터닝되지 않은 채로 유지될 수 있다. 또한, 기판은 실리콘, 게르마늄, 갈륨 비소, 인듐 인화물 등과 같은 광범위한 반도체 재료 어레이를 포함할 수 있다. 대안적으로, 기판은 유리, 플라스틱, 또는 사파이어 웨이퍼와 같은 전기적으로 비전도성인 재료로 이루어질 수 있다.
본 명세서에서 사용되는 바와 같이, "층"이라는 용어는 두께를 갖는 영역을 포함하는 재료 부분을 지칭한다. 층은 하위 또는 상위 구조의 전체에 걸쳐 연장될 수 있거나, 하위 또는 상위 구조의 범위보다 작은 범위를 가질 수 있다. 또한, 층은 균질 또는 비균질 연속 구조의 영역일 수 있으며, 이는 상기 연속 구조의 두께보다 작은 두께를 갖는다. 예를 들어, 층은 상기 연속 구조의 상단 표면과 하단 표면 사이에 또는 상단 표면과 하단 표면에 있는 임의의 쌍의 수평 평면들 사이에 위치될 수 있다. 층은 수평으로, 수직으로, 및/또는 테이퍼 형성된 표면을 따라 연장될 수 있다. 기판은 층일 수 있고, 그 안에 하나 이상의 층을 포함할 수 있고 및/또는 그 상에, 그 위에 및/또는 그 아래에 하나 이상의 층을 가질 수 있다. 층은 다수의 층을 포함할 수 있다. 예를 들어, 상호접속 층은 하나 이상의 전도체 및 접점 층들(상호접속 라인들 및/또는 비아 접점들이 형성됨) 및 하나 이상의 유전체 층들을 포함할 수 있다.
본 명세서에서 사용되는 바와 같이, "공칭/공칭적으로"라는 용어는, 원하는 값을 초과하는 값 및/또는 그 미만의 값의 범위와 함께, 제품 또는 공정의 설계 단계 동안 설정된, 컴포넌트 또는 공정 동작에 대한 특성 또는 파라미터의 원하는 또는 목표 값을 지칭한다. 이러한 값들의 범위는 제조 공정들 또는 허용오차들에서의 약간의 변동들로 인한 것일 수 있다. 본 명세서에서 사용될 때, 용어 "약"은 대상 반도체 디바이스와 관련된 특정 기술 노드에 기초하여 변할 수 있는 주어진 양의 값을 나타낸다. 특정 기술 노드에 기초하여, 용어 "약"은 예를 들어, 값의 10-30%(예를 들어, 값의 ±10%, ±20%, 또는 ±30%) 내에서 변화하는 주어진 양의 값을 나타낼 수 있다.
본 명세서에서 사용되는 바와 같이, "3D 메모리 디바이스"라는 용어는 메모리 셀들의 수가 기판에 대해 수직 방향으로 스케일 업될 수 있도록 측방향으로 배향된 기판 상에 수직으로 배열될 수 있는 메모리 셀들을 갖는 반도체 디바이스를 지칭한다. 본 명세서에서 사용되는 바와 같이, "수직/수직적"이라는 용어는 기판의 측방향 표면에 공칭적으로 직교함을 의미한다.
PCM은 전열적으로 상변화 재료들의 가열 및 ??칭에 기초하여 상변화 재료들(예를 들어, 칼코게나이드 합금들(chalcogenide alloys))에서 비정질 및 결정질 상의 저항률 사이의 차이를 이용할 수 있다. PCM 셀 내의 상변화 재료는 2개의 전극들 사이에 위치할 수 있고, 데이터를 저장하기 위해 2개의 상 사이에서 상기 재료(또는 전류 경로를 차단하는 재료의 적어도 일부)를 반복적으로 스위칭하도록 전류가 인가될 수 있다. PCM 셀들은 3D PCM을 형성하기 위해 3D로 수직 적층될 수 있다.
3D PCM들은, 비트-어드레싱가능(bit-addressable)하도록 적층가능한 크로스-포인트 데이터 액세스 어레이와 함께, (예를 들어, 고-저항 상태 또는 저-저항 상태에서) 벌크 재료 특성의 저항 변화에 기초한 데이터를 저장하는 3D XPoint 메모리를 포함한다. 예를 들어, 도 1은 예시적인 3D XPoint 메모리 디바이스(100)의 사시도를 예시한다. 3D XPoint 메모리 디바이스(100)는, 일부 실시예에 따른, 메모리 셀들을 직교 전도체들의 교차점들에 위치시키는 트랜지스터가 없는(transistor-less) 크로스-포인트 아키텍처를 갖는다. 3D XPoint 메모리 디바이스(100)는 동일 평면에 있는 복수의 병렬 하부 비트 라인들(102) 및 하부 비트 라인들(102) 위에서 동일 평면에 있는 복수의 병렬 상부 비트 라인들(104)을 포함한다. 3D XPoint 메모리 디바이스(100)는 또한 하부 비트 라인들(102)과 상부 비트 라인들(104) 사이에서 수직으로 동일 평면에 복수의 병렬 워드 라인들(106)을 포함한다. 도 1에 도시된 바와 같이, 각각의 하부 비트 라인(102) 및 각각의 상부 비트 라인(104)은 (웨이퍼 평면에 평행하게) 평면도에서 비트 라인 방향을 따라 측방향으로 연장되고, 각각의 워드 라인(106)은 평면도에서 워드 라인 방향을 따라 측방향으로 연장된다. 각각의 워드 라인(106)은 각각의 하부 비트 라인(102) 및 각각의 상부 비트 라인(104)와 직교한다.
x축 및 y축은 웨이퍼 평면에서 2개의 직교 방향들을 예시하기 위해 도 1에 포함된다는 것에 유의한다. x-방향은 워드 라인 방향이고, y-방향은 비트 라인 방향이다. 3D XPoint 메모리 디바이스(100)에서의 컴포넌트들의 공간적 관계를 추가로 예시하기 위해 z축이 또한 도 1에 포함되어 있다는 것에 유의한다. 3D XPoint 메모리 디바이스(100)의 기판(도시되지 않음)은 x-y 평면에서 측방향으로 연장되는 2개의 측방향 표면들: 웨이퍼의 전면 상의 상단 표면, 및 웨이퍼의 전면에 대향하는 배면 상의 하단 표면을 포함한다. z축은 x축 및 y축 양자 모두와 직교한다. 본 명세서에서 사용되는 바와 같이, 반도체 디바이스(예를 들어, 3D XPoint 메모리 디바이스(100)의 하나의 컴포넌트(예를 들어, 층 또는 디바이스)가 다른 컴포넌트(예를 들어, 층 또는 디바이스) "상에", "위에", 또는 "아래에" 있는지는, 기판이 z-방향에서 반도체 디바이스의 최저 평면에 위치될 때 z-방향(x-y 평면과 직교하는 수직 방향)에서 반도체 디바이스의 기판에 대해 결정된다. 공간적 관계를 설명하기 위한 동일한 개념이 본 개시내용 전체에 걸쳐 적용된다.
도 1에 도시된 바와 같이, 3D XPoint 메모리 디바이스(100)는 하부 또는 상부 비트 라인(102 또는 104)과 각각의 워드 라인(106)의 교차점에 각각 배치된 복수의 메모리 셀들(108)을 포함한다. 각각의 메모리 셀(108)은 적어도 수직으로 적층된 PCM 요소(110) 및 셀렉터(112)를 포함한다. 각각의 메모리 셀(108)은 단일 비트의 데이터를 저장하고, 각각의 셀렉터(112)에 인가되는 전압을 변화시킴으로써 기입 또는 판독될 수 있으며, 이는 트랜지스터들에 대한 필요성을 대체한다. 각각의 메모리 셀(108)은 각각의 메모리 셀(108)과 접촉하는 상단 및 하단 전도체들, 예를 들어, 각각의 워드 라인(106) 및 하부 또는 상부 비트 라인(102 또는 104)을 통해 인가되는 전류에 의해 개별적으로 액세스된다. 3D XPoint 메모리 디바이스(100) 내의 메모리 셀들(108)은 메모리 어레이 내에 배열된다.
기존의 3D XPoint 메모리에서, 상부 및 하부 비트 라인들에 대한 비트 라인 접점들은 평면도에서 메모리 어레이 외부의 양측에 배열된다. 3D XPoint 메모리가 비트 라인 접점들에 의해 둘러싸인 다수의 메모리 어레이들로 구성되기 때문에, 비트 라인 접점 영역들은 디바이스 면적의 상당 부분을 점유하고, 이는 어레이 효율을 감소시킨다. 예를 들어, 도 2a는 예시적인 3D XPoint 메모리 디바이스(200)의 블록도를 예시하고, 도 2b는 도 2a의 예시적인 3D XPoint 메모리 디바이스(200)의 평면도를 예시하고, 도 2c는 도 2a의 예시적인 3D XPoint 메모리 디바이스(200)의 사시도를 예시한다.
도 2a에 도시된 바와 같이, 3D XPoint 메모리 디바이스(200)는 3D XPoint 메모리 셀들의 어레이를 각각 포함하는 2개의 메모리 어레이들(A 및 B)(202)를 포함한다. 각각의 메모리 어레이(202)에 대하여, 비트 라인 접점들은 메모리 어레이(202)의 외부 및 그 주위를 둘러싸는 2개의 비트 라인 접점 영역들(BL CT)(204) 내에 배치된다. 즉, 2개의 비트 라인 접점 영역들(204)은 비트 라인 방향(y-방향)으로 각각의 메모리 어레이(202)의 양측에 배열되지만, 평면도에서 메모리 어레이(202)와 오버랩하지는 않는다. 그 결과, 전용 비트 라인 접점 영역들(204)은 비트 라인 방향으로 디바이스 면적의 상당 부분을 점유하고, 이에 의해 어레이 효율을 감소시키고 상호접속 라우팅 방식을 복잡하게 한다. 3D XPoint 메모리 디바이스(200)는 또한 워드 라인 방향(x-방향)에서 각각의 메모리 어레이(202)의 중간에 있는 워드 라인 접점 영역(WL CT)(206) 내의 워드 라인 접점들을 포함한다.
도 2B에 도시된 바와 같이, 각각의 비트 라인(208)(하부 비트 라인 또는 상부 비트 라인 중 어느 하나)은 비트 라인 방향으로 메모리 어레이(202)를 넘어 그 외부로 연장한다. 메모리 어레이(202) 외부의 각각의 비트 라인(208)의 하나의 단부 또는 양 단부에서, 비트 라인(208)의 임계 치수보다 큰 임계 치수를 갖는 비트 라인 연장부(210)가 비트 라인(208)에 비해 완화된 임계 치수를 갖는 비트 라인 접점(212)을 배치하도록 형성된다. 즉, 비트 라인 접점(212)의 임계 치수는 비트 라인(208)의 임계 치수보다 크며, 이는 비트 라인 접점 영역(204)의 크기를 더 증가시키고 어레이 효율을 감소시킨다. 예를 들어, 도 2c의 사시도에 도시된 바와 같이, 각각의 비트 라인(208)이 메모리 어레이(202)의 외부에서 어느 하나의 비트 라인 방향으로 측방향으로 연장함에 따라, 그 임계 치수는 증가되어 각각의 비트 라인 연장부(210)를 형성한다. 예를 들어, 비트 라인(208)의 임계 치수보다 큰 완화된 임계 치수를 갖는 비트 라인 접점들(212)은 각각의 비트 라인 연장부(210) 아래에서 그와 접촉하게 배치되는데, 즉 동일한 수직 방향으로 하향 연장된다.
본 개시내용에 따른 다양한 실시예들은 3D PCM 메모리 디바이스들, 예를 들어 3D XPoint 메모리 디바이스, 및 그 제조 방법을 위한 개선된 상호접속 방식을 제공한다. 비트 라인 접점들은 메모리 어레이 영역 내에서 형성될 수 있고, 이는 메모리 어레이 영역 외부의 전용 비트 라인 접점 영역들에 대한 필요성을 제거함으로써, 메모리 어레이 효율을 증가시키고 상호접속 라우팅을 단순화한다. 일부 실시예들에서, 비트 라인 접점들은 평면도에서 메모리 셀들 사이에 포함되게, 즉, 메모리 어레이와 오버랩하여 배치된다. 일부 실시예들에서, 비트 라인 접점들의 임계 치수는 대응하는 비트 라인의 임계 치수 이하이다. 즉, 비트 라인 접점들의 임계 치수는 비트 라인들의 임계 치수에 비해 더 이상 완화되지 않으며, 비트 라인 접점 크기가 축소되어 접점 영역을 더 절약할 수 있다. 일부 실시예들에 따르면, 완화되지 않은 임계 치수를 갖는 비트 라인 접점들을 형성하기 위해, 인-시튜 폴리머 퇴적 및 에칭 방식이 이용된다.
도 3a는 본 개시내용의 일부 실시예들에 따른 예시적인 3D PCM 메모리 디바이스(300)의 블록도를 예시한다. 3D XPoint 메모리 디바이스와 같은 3D PCM 메모리 디바이스(300)는 메모리 어레이 영역에 배치된 3D PCM 셀들의 어레이를 각각 포함하는 복수의 메모리 어레이(A 및 B)(302)를 포함할 수 있다. 각각의 메모리 어레이(302)에 대해, 3D PCM 메모리 디바이스(300)는 또한 비트 라인 방향(y-방향)으로 메모리 어레이 영역의 2개의 단부에서 2개의 비트 라인 접점 영역(BL CT)(304)에 배치된 비트 라인 접점들을 포함할 수 있다. 비트 라인 접점들이 메모리 어레이 영역들의 외부에 있는 도 2a의 3D XPoint 메모리 디바이스(200)와는 달리, 3D PCM 메모리 디바이스(300) 내 비트 라인 접점들 중 적어도 일부는 메모리 어레이 영역들 내에 배치된다. 도 3a에 도시된 바와 같이, 일부 실시예들에 따르면, 각각의 비트 라인 접점 영역(304)은 각각의 메모리 어레이(302)를 완전히 오버랩한다. 즉, 일부 실시예들에 따르면, 비트 라인 접점 영역(304) 내의 비트 라인 접점들의 각각은 메모리 어레이 영역 내에 배치된다. 각각의 메모리 어레이(302)에 대해, 3D PCM 메모리 디바이스(300)는 워드 라인 방향(x-방향)으로 메모리 어레이 영역의 중간에 워드 라인 접점 영역(WL CT)(306)을 더 포함할 수 있다. 3D PCM 메모리 디바이스(300)의 워드 라인 접점들은 워드 라인 접점 영역(306) 내에 배치될 수 있다. 일부 실시예들에서, 워드 라인 접점들의 각각은 메모리 어레이 영역 내에 배치된다. 워드 라인 접점 영역(306) 및 비트 라인 접점 영역들(304) 양자 모두를 각각의 메모리 어레이(302)의 메모리 어레이 영역 내에 배열함으로써, 접점 영역이 절약될 수 있고, 메모리 어레이 효율은 개선될 수 있다.
도 3b는 본 개시내용의 일부 실시예들에 따른 도 3a의 예시적인 3D PCM 메모리 디바이스(300)의 평면도를 예시한다. 도 3b에 도시된 바와 같이, 3D PCM 메모리 디바이스(300)는 복수의 비트 라인들(308)을 더 포함할 수 있다. 일부 실시예들에 따르면, 각각의 비트 라인(308)은 비트 라인 방향(y-방향)으로 메모리 어레이(302)의 메모리 어레이 영역에 걸쳐 연장된다. 메모리 어레이(302)를 넘어 그 외부로 연장하는 도 2b의 3D XPoint 메모리 디바이스(200)의 비트 라인들(208)과는 달리, 3D PCM 메모리 디바이스(300)의 비트 라인들(308)은 메모리 어레이(302)의 메모리 어레이 영역 내에 배치된다. 비트 라인 접점들(212)이 형성되는 완화된 임계 치수를 갖는 비트 라인 연장부들(210)을 포함하는 3D XPoint 메모리 디바이스(200)와 달리, 3D PCM 메모리 디바이스(300)는 각각의 비트 라인(308)과 직접 접촉하는 비트 라인 접점들(310)을 포함한다. 각각의 비트 라인 접점(310)은 메모리 어레이(302)의 메모리 어레이 영역 내의 비트 라인 접점 영역(304)에 배치될 수 있다. 일부 실시예들에서, 각각의 비트 라인 접점(310)의 임계 치수는 각각의 비트 라인(308)의 임계 치수 이하이다. 즉, 일부 실시예들에 따르면, 비트 라인 접점들(310)의 임계 치수는 비트 라인들(308)에 비해 더 이상 완화되지 않는다. 따라서, 비트 라인 접점 크기가 축소되어 접점 영역을 더 절약할 수 있다. 도 3b에 도시된 바와 같이, 각각의 비트 라인(308)이 2개의 비트 라인 접점 영역(304) 내의 2개의 비트 라인 접점(310)과 각각 접촉하지만, 일부 다른 실시예들에서는 비트 라인들(308) 중 하나 이상이 2개의 비트 라인 접점 영역(304) 중 어느 하나에서 단지 하나의 비트 라인 접점(310)과 접촉할 수 있다는 것이 이해된다.
도 3c는 본 개시내용의 일부 실시예들에 따른, 도 3a의 예시적인 3D PCM 메모리 디바이스(300)의 사시도를 예시한다. 도 3c에 도시된 바와 같이, 3D PCM 메모리 디바이스(300)는 복수의 워드 라인들(312)을 더 포함할 수 있다. 일부 실시예에 따르면, 각각의 워드 라인(312)은 워드 라인 방향(x-방향)으로 메모리 어레이(302)의 메모리 어레이 영역에 걸쳐 연장된다. 즉, 3D XPoint 메모리 디바이스와 같은 3D PCM 메모리 디바이스(300)의 워드 라인들(312) 및 비트 라인들(308)은 크로스-포인트 구조에서 직교-배열된 전도체들일 수 있다.
일부 실시예들에서, 3D PCM 메모리 디바이스(300)는 서로 평행한 하부 비트 라인(308A) 및 상부 비트 라인(308B)을 포함한다. 예를 들어, 도 3C에 도시된 바와 같이, 하부 비트 라인(308A) 및 상부 비트 라인(308B) 각각은 비트 라인 방향(y-방향)으로 메모리 어레이(302)에 걸쳐 측방향으로 연장될 수 있다. 일부 실시예들에 따르면, 하부 비트 라인(308A) 및 상부 비트 라인(308B)은 동일한 임계 치수, 예를 들어 x-방향으로 동일한 폭을 갖는다. 일 예에서, 하부 비트 라인(308A) 및 상부 비트 라인(308B)의 임계 치수는 약 20 nm일 수 있고, 하부 비트 라인(308A) 및 상부 비트 라인(308B)의 피치는 약 40 nm일 수 있다. 일부 실시예들에서, 3D PCM 메모리 디바이스(300)는 또한 z-방향으로 하부 비트 라인(308A)과 상부 비트 라인(308B) 사이의 동일 평면에 병렬 워드 라인들(312)을 포함한다. 일부 실시예에 따르면, 각각의 워드 라인(312)은 하부 비트 라인(308A) 및 상부 비트 라인(308B)과 직교한다. 일 예에서, 워드 라인들(312)의 임계 치수, 예를 들어 y-방향의 폭은 약 20 nm일 수 있고, 워드 라인들(312)의 피치는 약 40 nm이다. 하부 비트 라인들(308A), 상부 비트 라인(308B) 및 워드 라인들(312)은 텅스텐(W), 코발트(Co), 구리(Cu), 알루미늄(Al), 폴리실리콘, 도핑된 실리콘, 실리사이드 또는 이들의 임의의 조합을 포함하지만 이에 제한되지 않는 전도성 재료들을 포함할 수 있다. 일부 실시예들에서, 하부 비트 라인들(308A), 상부 비트 라인(308B), 및 워드 라인들(312) 각각은 텅스텐과 같은 금속을 포함한다.
일부 실시예들에서, 3D PCM 메모리 디바이스(300)는 하부 비트 라인(308A)과 워드 라인들(312)의 각각의 하나와의 교차점에 각각 배치된 복수의 하부 메모리 셀들(314A), 및 상부 비트 라인(308B)과 워드 라인들(312)의 각각의 하나와의 교차점에 각각 배치된 복수의 상부 메모리 셀들(314B)을 포함한다. 각각의 메모리 셀(314A 또는 314B)은 메모리 셀(314A 또는 314B)과 접촉하는 각각의 워드 라인(312) 및 비트 라인(308A 또는 308B)을 통해 인가되는 전류에 의해 개별적으로 액세스될 수 있다. 하부 및 상부 메모리 셀들(314A 및 314B) 각각은 적층된 PCM 요소(322), 셀렉터(318), 및 복수의 전극(316, 320, 및 324)을 포함할 수 있다. PCM 요소(322)는 전열적으로 상변화 재료의 가열 및 ??칭에 기초하여 상변화 재료에서 비정질 및 결정질 상의 저항률 사이의 차이를 이용할 수 있다. 데이터를 저장하기 위해 2개의 상들 사이에서 PCM 요소(322)의 상변화 재료(또는 전류 경로를 차단하는 그 적어도 일부)를 반복적으로 스위칭하도록 전류들이 인가될 수 있다. 데이터의 단일 비트가 각각의 메모리 셀(314A 또는 314B)에서 저장될 수 있고, 각각의 셀렉터(318)에 인가된 전압을 변동시킴으로써 기입 또는 판독될 수 있고, 이는 트랜지스터들에 대한 필요성을 제거한다. 일부 실시예들에서, 3개의 전극들(316, 320, 및 324)은 각각 셀렉터(318) 아래에, 셀렉터(318)와 PCM 요소(322) 사이에, 그리고 PCM 요소(322) 위에 배치된다. 셀렉터(318)와 PCM 요소(322)의 상대적 위치들은 일부 다른 실시예들에서 스위칭될 수 있다는 것이 이해된다.
3D PCM 메모리 디바이스(300)가 3D XPoint 메모리 디바이스인 일부 실시예들에서, 셀렉터(318) 및 PCM 요소(322)는 이중-적층(double-stacked) 저장/셀렉터 구조에 있을 수 있다. 일부 실시예들에 따르면, PCM 요소(322)의 재료들은 GST(Ge-Sb-Te) 합금과 같은 칼코게나이드 기반 합금들(칼코게나이드 유리), 또는 임의의 다른 적합한 상변화 재료들을 포함한다. 셀렉터(318)의 재료들은 ZnxTey, GexTey, NbxOy, SixAsyTez 등과 같은 임의의 적절한 오보닉 임계 스위치(OTS) 재료들을 포함할 수 있다. 메모리 어레이(302)의 구조, 구성 및 재료들은 도 3c의 예에 제한되지 않으며, 임의의 적절한 구조, 구성 및 재료들을 포함할 수 있다는 것이 이해된다. 전극들(316, 320, 및 324)은 W, Co, Cu, Al, 탄소, 폴리실리콘, 도핑된 실리콘, 실리사이드, 또는 이들의 임의의 조합을 포함하지만 이에 제한되지 않는 전도성 재료들을 포함할 수 있다. 일부 실시예들에서, 전극들(316, 320, 및 324) 각각은 비정질 탄소와 같은 탄소를 포함한다.
도 3c에 도시된 바와 같이, 3D PCM 메모리 디바이스(300)는 하부 비트 라인(308A) 아래에 이와 접촉하는 하부 비트 라인 접점(310A), 및 상부 비트 라인(308B) 위에 이와 접촉하는 상부 비트 라인 접점(310B)을 더 포함할 수 있다. 일부 실시예들에 따르면, 하부 비트 라인 접점(310A)은 하향 연장되고, 상부 비트 라인 접점(310B)은 상향 연장된다. 즉, 하부 및 상부 비트 라인 접점들(310A 및 310B)은 반대 방향들로 수직으로 연장될 수 있다. 하부 비트 라인 접점(310A) 및 상부 비트 라인 접점(310B)은 W, Co, Cu, Al, 폴리실리콘, 도핑된 실리콘, 실리사이드, 또는 이들의 임의의 조합을 포함하지만 이에 제한되지 않는 전도성 재료들을 포함할 수 있다. 일부 실시예들에서, 하부 비트 라인 접점(310A) 및 상부 비트 라인 접점(310B) 각각은 텅스텐과 같은 금속을 포함한다. 따라서, 하부 비트 라인 접점(310A) 및 상부 비트 라인 접점(310B)은 각각의 하부 메모리 셀(314A) 또는 상부 메모리 셀(314B)을 개별적으로 어드레싱하기 위해 각각 하부 비트 라인(308A) 및 상부 비트 라인(308B)에 전기적으로 연결된다.
전술한 바와 같이, 비트 라인 접점들(310A 및 310B)은 칩 공간을 더 효율적으로 이용하기 위해, 완화되지 않은 임계 치수, 즉 축소된 접점 크기를 가질 수 있다. 일부 실시예들에서, 하부 비트 라인 접점(310A) 및 상부 비트 라인 접점(310B) 중 적어도 하나의 임계 치수(예를 들어, 직경)는 대응하는 하부 비트 라인(308A) 또는 상부 비트 라인(308B)의 임계 치수(예를 들어, x-방향의 폭) 이하이다. 일 예에서, 하부 비트 라인 접점(310A) 및 상부 비트 라인 접점(310B) 중 적어도 하나의 임계 치수는 대응하는 하부 비트 라인(308A) 또는 상부 비트 라인(308B)의 임계 치수와 동일할 수 있다. 다른 예에서, 하부 비트 라인 접점(310A) 및 상부 비트 라인 접점(310B) 중 적어도 하나의 임계 치수는 대응하는 하부 비트 라인(308A) 또는 상부 비트 라인(308B)의 임계 치수보다 작을 수 있다. 일부 실시예들에서, 하부 및 상부 비트 라인 접점들(310A 및 310B) 중 적어도 하나의 임계 치수는 약 60 nm 이하, 예를 들어 60 nm 이하이다. 일부 실시예들에서, 하부 및 상부 비트 라인 접점들(310A 및 310B) 중 적어도 하나의 임계 치수는 약 10 nm와 약 30 nm 사이, 예를 들어 10 nm와 30 nm 사이(예를 들어, 10 nm, 11 nm, 12 nm, 13 nm, 14 nm, 15 nm, 16 nm, 17 nm, 18 nm, 19 nm, 20 nm, 21 nm, 22 nm, 23 nm, 24 nm, 25 nm, 26 nm, 27 nm, 28 nm, 29 nm, 30 nm, 이러한 값들 중 임의의 값에 의해 하단에 의해 경계지어지는 임의의 범위, 또는 이러한 값들 중 임의의 2개에 의해 정의되는 임의의 범위 내)이다. 일부 실시예들에서, 하부 및 상부 비트 라인 접점들(310A 및 310B) 각각의 임계 치수는 하부 및 상부 비트 라인들(308A 및 308B) 각각의 임계 치수 이하이다. 일부 실시예들에서, 비트 라인들(308A 및 308B) 및 비트 라인 접점들(310A 및 310B) 양자 모두의 임계 치수는 약 20 nm, 예를 들어 20 nm이다.
일부 실시예들에서, 하부 및 상부 비트 라인 접점들(310A 및 310B) 중 적어도 하나는 대응하는 하부 비트 라인(308A) 또는 상부 비트 라인(308B)과 동일한 피치를 갖는다. 일부 실시예들에서, 피치는 약 80 nm 이하, 예를 들어 80 nm 이하이다. 일부 실시예들에서, 피치는 약 20 nm와 약 60 nm 사이, 예를 들어 20 nm와 60 nm 사이(예를 들어, 20 nm, 22 nm, 24 nm, 26 nm, 28 nm, 30 nm, 32 nm, 34 nm, 36 nm, 38 nm, 40 nm, 42 nm, 44 nm, 46 nm, 48 nm, 50 nm, 52 nm, 54 nm, 56 nm, 58 nm, 60 nm, 이러한 값들 중 임의의 값에 의해 하단에 의해 경계지어지는 임의의 범위, 또는 이러한 값들 중 임의의 2개에 의해 정의되는 임의의 범위 내)이다. 일부 실시예들에서, 하부 및 상부 비트 라인 접점들(310A 및 310B) 각각의 피치는 하부 및 상부 비트 라인들(308A 및 308B) 각각의 피치 이하이다. 일부 실시예들에서, 비트 라인들(308A 및 308B) 및 비트 라인 접점들(310A 및 310B) 양자 모두의 피치는 약 40 nm, 예를 들어 40 nm이다. 완화되지 않은 임계 치수 및 피치를 갖는 비트 라인 접점들(310A 및 310B)을 가짐으로써, 비트 라인 접점들(310A 및 310B)은 비트 라인 연장부들(예를 들어, 도 2c에 도시된 바와 같은 210)과 접촉하는 것과는 대조적으로, 비트 라인들(308A 및 308B)과 직접 접촉할 수 있다.
일부 실시예들에서, 하부 비트 라인 접점(310A) 및 상부 비트 라인 접점(310B) 중 적어도 하나는 (웨이퍼 평면에 평행한) 평면도에서 메모리 어레이(302)의 하부 및 상부 메모리 셀들(314A 및 314B) 사이에 포함되게 배치된다. 본 명세서에서 사용될 때, 비트 라인 접점(310A 또는 310B)은 (i) 비트 라인 접점(310A 또는 310B)이 평면도에서 메모리 셀들(314A 및 314B) 중 적어도 하나를 오버랩할 때, 또는 (ii) 비트 라인 접점(310A 또는 310B)이 평면도에서 메모리 셀들(314A 및 314B) 사이에 배치될 때, 메모리 어레이(302)의 메모리 셀들(314A 및 314B) "사이에 포함되게" 배치된다. 도 3c에 도시된 바와 같이, 메모리 셀들(314A 및 314B)이 워드 라인들(312) 및 비트 라인들(308A 및 308B)의 교차점들에 배열되고 각각의 비트 라인 접점(310A 또는 310B)은 각각의 비트 라인(308A 또는 308B)과 접촉하기 때문에, 비트 라인 방향(y-방향)에서의 메모리 어레이(302)의 최외측 메모리 셀들(314A 및 314B)은 하부 비트 라인 접점(310A) 및/또는 상부 비트 라인 접점(310B)이 배치될 수 있는 범위(경계들 "a"와 "b" 사이)를 정의한다. 도 3c에 도시된 예에서, 하부 비트 라인 접점(310A) 및 상부 비트 라인 접점(310B) 양자 모두는 각각 최외측 메모리 셀들(314A 및 314B)을 오버랩한다. 즉, 각각의 비트 라인 접점(310A 또는 310B)은 메모리 어레이(302)의 메모리 어레이 영역 내에 배치된다. 하부 비트 라인 접점(310A) 및/또는 상부 비트 라인 접점(310B)은 평면도에서 메모리 셀들(314A 및 314B) 사이에 포함되게 임의의 위치(예를 들어, 도 3c의 경계들 "a"와 "b" 사이의 임의의 위치)에 배치될 수 있다는 것이 이해된다. 일부 실시예들에서, 하부 비트 라인 접점(310A) 및 상부 비트 라인 접점(310B) 중 적어도 하나는 평면도에서 메모리 어레이(302)의 하부 및 상부 메모리 셀들(314A 및 314B) 사이에 배치되는데, 즉 평면도에서 메모리 셀(314A 또는 314B)과 오버랩하지 않는다.
도 3c에서, 하부 및 상부 비트 라인 접점들(310A 및 310B) 각각이 평면도에서 메모리 어레이(302)의 하부 및 상부 메모리 셀들(314A 및 314B) 사이에 포함되게 배치되지만, 일부 다른 실시예들에서는 하부 비트 라인 접점 및 상부 비트 라인 접점들 중 하나가 평면도에서 메모리 어레이의 외부에 배치될 수 있다는 것이 이해된다. 즉, 하부 비트 라인 접점 또는 상부 비트 라인 접점은 평면도에서 하부 및 상부 메모리 셀들 사이에 포함되게 배치된다. 예를 들어, 도 4a는 본 개시내용의 일부 실시예들에 따른 다른 예시적인 3D PCM 메모리 디바이스(400)의 사시도를 예시하고, 도 4b는 본 개시내용의 일부 실시예들에 따른 또 다른 예시적인 3D PCM 메모리 디바이스(401)의 사시도를 예시한다. 3D PCM 메모리 디바이스(400)는 상부 비트 라인 및 상부 비트 라인 접점을 제외하고는 도 3c의 3D PCM 메모리 디바이스(300)와 유사하다. 도 3c에서 3D PCM 메모리 디바이스(300)에 대해 전술된 동일한 컴포넌트들의 구조들, 기능들, 및 재료들은 설명의 편의를 위해 반복되지 않는다.
도 4a에 도시된 바와 같이, 일부 실시예들에 따르면, 상부 비트 라인(402B)은 비트 라인 방향(y-방향)으로 메모리 어레이(302)를 넘어 측방향으로 연장되고, 상부 비트 라인(402B)과 접촉하는 상부 비트 라인 접점(404B)은 평면도에서 메모리 어레이(302)의 하부 및 상부 메모리 셀들(314A 및 314B) 사이에 포함되게 배치되지 않는다. 즉, 일부 실시예들에 따르면, 하부 비트 라인 접점(310A)은 메모리 어레이(302)의 메모리 어레이 영역 내에 배치되는 한편, 상부 비트 라인 접점(404B)은 메모리 어레이(302)의 메모리 어레이 영역의 외부에 배치된다. 일부 실시예들에서, 하부 비트 라인 접점(310A) 및 상부 비트 라인 접점(404B)은, 비트 라인 접점들(310A 및 404B)이 3D PCM 메모리 디바이스(400)의 동일한 측면으로부터 패드-아웃(pad-out)될 수 있도록, 동일한 방향을 향해, 예를 들어 도 4a에 도시된 바와 같이 하향으로 연장된다. 도 4a에서 상부 비트 라인(402B)이 메모리 어레이(302)를 넘어 연장되지만, 상부 비트 라인(402B)의 임계 치수는 증가하지 않을 수 있고, 즉 상부 비트 라인 연장부를 형성하지 않을 수 있으며, 상부 비트 라인 접점(404B)의 임계 치수(예를 들어, 직경)는 상세하게 전술한 바와 같이 상부 비트 라인(402B)의 임계 치수(예를 들어, x-방향의 폭) 이하일 수 있다는 것이 이해된다.
이제 도 4b를 참조하면, 3D PCM 메모리 디바이스(401)는 하부 비트 라인 및 하부 비트 라인 접점을 제외하면 도 3c의 3D PCM 메모리 디바이스(300)와 유사하다. 도 3c에서 3D PCM 메모리 디바이스(300)에 대해 전술된 동일한 컴포넌트들의 구조들, 기능들, 및 재료들은 설명의 편의를 위해 반복되지 않는다. 도 4b에 도시된 바와 같이, 일부 실시예들에 따르면, 하부 비트 라인(406A)은 비트 라인 방향(y-방향)으로 메모리 어레이(302)를 넘어 측방향으로 연장되고, 하부 비트 라인(406A)과 접촉하는 하부 비트 라인 접점(408A)은 평면도에서 메모리 어레이(302)의 하부 및 상부 메모리 셀들(314A 및 314B) 사이에 포함되게 배치되지 않는다. 즉, 일부 실시예들에 따르면, 상부 비트 라인 접점(310B)은 메모리 어레이(302)의 메모리 어레이 영역 내에 배치되는 한편, 하부 비트 라인 접점(408A)은 메모리 어레이(302)의 메모리 어레이 영역의 외부에 배치된다. 일부 실시예들에서, 하부 비트 라인 접점(408A) 및 상부 비트 라인 접점(310B)은, 비트 라인 접점들(408A 및 310B)이 3D PCM 메모리 디바이스(400)의 동일한 측면으로부터 패드-아웃될 수 있도록, 동일한 방향을 향해, 예를 들어 도 4b에 도시된 바와 같이 상향으로 연장된다. 도 4b에서 하부 비트 라인(406A)이 메모리 어레이(302)를 넘어 연장되지만, 상세하게 전술한 바와 같이, 하부 비트 라인(406A)의 임계 치수는 증가하지 않을 수 있고, 즉 하부 비트 라인 연장부를 형성하지 않을 수 있고, 하부 비트 라인 접점(408A)의 임계 치수(예를 들어, 직경)는 하부 비트 라인(406A)의 임계 치수(예를 들어, x-방향의 폭) 이하일 수 있다는 것이 이해된다.
도 5a 내지 도 5l은 본 개시내용의 일부 실시예들에 따라, 3D PCM 메모리 디바이스를 형성하기 위한 예시적인 제조 공정을 예시한다. 도 6은 본 개시내용의 일부 실시예들에 따른, 3D PCM 메모리 디바이스를 형성하기 위한 예시적인 방법(600)의 흐름도를 예시한다. 도 5a 내지 도 5l 및 6에 도시된 3D PCM 메모리 디바이스의 예들은 도 4a에 도시된 3D PCM 메모리 디바이스(400)를 포함한다. 도 5a 내지 도 5l 및 6은 함께 설명될 것이다. 방법(600)에 도시된 동작들은 포괄적이지 않으며, 예시된 동작들 중 임의의 동작 전에, 후에, 또는 그 사이에 다른 동작들이 또한 수행될 수 있다는 것이 이해된다. 또한, 동작들 중 일부는 동시에, 또는 도 6에 도시된 것과 상이한 순서로 수행될 수 있다.
도 6을 참조하면, 방법(600)은 동작(602)에서 시작하고, 여기서 하부 비트 라인 접점 및 하부 비트 라인 접점과 접촉하는 하부 비트 라인이 형성된다. 일부 실시예들에서, 하부 비트 라인 접점을 형성하는 단계는, 하부 비트 라인 접점의 임계 치수가 하부 비트 라인의 임계 치수 이하이도록, 인-시튜 폴리머 퇴적 및 에칭을 포함한다. 일부 실시예들에서, 하부 비트 라인을 형성하기 위해, 전도체의 층이 퇴적되고, 전도체의 층은 이중 패터닝되고, 이중 패터닝된 전도체의 층은 에칭된다. 전도체 층은 텅스텐을 포함할 수 있다. 일부 실시예들에서, 하부 비트 라인 접점의 임계 치수는 하부 비트 라인의 임계 치수 이하이다. 예를 들어, 임계 치수는 약 60 nm 이하, 예를 들어 약 10 nm와 약 30 nm 사이이다. 일부 실시예들에서, 하부 비트 라인 접점은 하부 비트 라인과 동일한 피치를 갖는다. 예를 들어, 피치는 약 80 nm 이하이다.
도 5a를 참조하면, 복수의 하부 비트 라인 접점(504)이 유전체 층(502)을 통해 형성된다. 하부 비트 라인 접점들(504)을 형성하기 위해, 실리콘 산화물과 같은 유전체 재료를 갖는 유전체 층(502)은, 화학 기상 퇴적(CVD), 물리 기상 퇴적(PVD), 원자 층 퇴적(ALD), 또는 이들의 임의의 조합을 포함하지만 이에 제한되지 않는 하나 이상의 박막 퇴적 공정에 의해 우선 형성될 수 있다. 상세하게 전술한 바와 같은 완화되지 않은 임계 치수 및 피치를 갖는 하부 비트 라인 접점들(504)의 접점 홀들(도시되지 않음)은 접점 홀들의 치수를 제어하기 위해 인-시튜 폴리머 퇴적 및 에칭을 이용하여 유전체 층(502)을 통해 에칭될 수 있다. 예를 들어, 플라스마 에칭 공정은, ("중합(polymerization)"이라고도 알려진) 에칭 속도를 제어하기 위해 플라스마 에칭 동안 폴리머 퇴적(예를 들어, 플루오로카본 폴리머 층의 축적)이 발생하도록 수정될 수 있다. 이후 동일한 플라스마 에칭기에서 플라스마 에칭이 수행되어 폴리머 층을 에치백(etch back)하고 결국 제거할 수 있다. 인-시튜 폴리머 퇴적 및 에칭은 포토리소그래피에 의해 쉽게 달성될 수 없는 축소된 접점 크기를 달성하기 위해 패터닝 후에 하부 비트 라인 접점들(504)의 임계 치수를 더 감소시킬 수 있다. 예를 들어, 하부 비트 라인 접점들(504)의 접점 홀들의 임계 치수는 포토리소그래피 후에 약 50 nm와 약 60 nm 사이일 수 있고, 인-시튜 폴리머 퇴적 및 에칭 후에 약 20 nm와 약 30 nm 사이로 더 감소될 수 있다. 접점 홀의 형성 후에, 하부 비트 라인 접점(504)은, CVD, PVD, ALD, 또는 이들의 임의의 조합을 포함하지만 이에 제한되지 않는 하나 이상의 박막 퇴적 공정을 이용하여 접점 홀을 채우기 위해 텅스텐 같은 하나 이상의 전도성 재료를 퇴적함으로써 형성될 수 있다. 하부 비트 라인 접점들(504)은 하부 비트 라인 접점들(504)의 상부 단부들(상단 표면)이 유전체 층(502)의 상단 표면과 동일 평면이 되도록 화학 기계적 연마(CMP) 및/또는 에칭에 의해 더 평탄화될 수 있다.
도 5a에 예시된 바와 같이, 전도체 층(508)은 유전체 층(502) 상에, 그리고 하부 비트 라인 접점들(504)과 접촉하여 형성된다. 일부 실시예들에서, 텅스텐 층과 같은 금속 층은 CVD, PVD, ALD 또는 이들의 임의의 조합을 포함하지만 이에 제한되지 않는 하나 이상의 박막 퇴적 공정을 사용하여 퇴적된다. 도 5b에 대해 상세하게 후술되는 바와 같이, 전도체 층(508)은 이후 이중 패터닝되고, 이중 패터닝된 전도체 층(508)은 에칭되어, 각각 하부 비트 라인 접점들(504) 위에서 하부 비트 라인 접점과 접촉하는 하부 비트 라인들(536)을 형성한다.
방법(600)은, 도 6에 예시된 바와 같이, 동작(604)으로 진행하고, 여기서 복수의 하부 메모리 셀들이 하부 비트 라인 위에서 하부 비트 라인과 접촉하게 형성된다. 하부 메모리 셀들의 각각은 적층된 PCM 요소, 셀렉터, 및 복수의 전극을 포함할 수 있다. 일부 실시예들에서, 하부 비트 라인 접점은 평면도에서 하부 메모리 셀들 사이에 포함되게 배치된다. 일부 실시예들에 따르면, 복수의 하부 메모리 셀들을 형성하기 위해, 제1 전도체, OTS 재료, 제2 전도체, 칼코게나이드 기반 합금, 및 제3 전도체의 층들이 후속적으로 퇴적되어 메모리 스택을 형성하고, 메모리 스택은 후속적으로 2개의 직교 방향들로 에칭된다. 제1, 제2, 및 제3 전도체들의 각각은 비정질 탄소를 포함할 수 있다. 일부 실시예들에서, 메모리 스택을 후속적으로 에칭하기 위해, 메모리 스택은 2개의 직교 방향들 중 제1 방향으로 이중 패터닝되고, 이중 패터닝된 메모리 스택은 제1 방향으로 에칭되어 제1 갭을 형성하고, 제1 갭은 유전체 재료로 채워지며, 에칭된 메모리 스택은 2개의 직교 방향들 중 제2 방향으로 이중 패터닝되고, 이중 패터닝된 에칭된 메모리 스택은 제2 방향으로 에칭되어 제2 갭을 형성하고, 제2 갭은 유전체 재료로 채워진다.
도 5a에 예시된 바와 같이, 하부 메모리 스택(506)은 전도체 층(508) 상에 형성된다. 일부 실시예들에서, 하부 메모리 스택(506)을 형성하기 위해, 제1 전도체 층(510), OTS 재료 층(512), 제2 전도체 층(514), 칼코게나이드 기반 합금 층(516), 및 제3 전도체 층(518)은 CVD, PVD, ALD, 전기도금, 무전극 도금(electrodeless plating), 임의의 다른 적합한 퇴적 공정, 또는 이들의 임의의 조합을 포함하지만 이에 제한되지 않는 하나 이상의 박막 퇴적 공정을 이용하여 후속적으로 퇴적된다. 예를 들어, 제1, 제2, 및 제3 전도체 층들(510, 514, 및 518) 각각은 비정질 탄소를 포함할 수 있고, OTS 재료 층(512)은 ZnxTey, GexTey, NbxOy, SixAsyTez 등을 포함할 수 있고, 칼코게나이드 기반 합금 층(516)은 GST 합금을 포함할 수 있다. 일부 실시예들에서 OTS 재료 층(512) 및 칼코게나이드 기반 합금 층(516)을 퇴적하는 시퀀스가 스위칭될 수 있다는 것이 이해된다. 일부 실시예들에서, CVD, PVD, ALD 또는 이들의 임의의 조합을 포함하지만 이에 제한되지 않는 하나 이상의 박막 퇴적 공정을 이용하여 실리콘 질화물과 같은 유전체 재료들을 퇴적함으로써 하부 메모리 스택(506) 상에 유전체 층(520)이 형성된다.
도 5b에 예시된 바와 같이, 하부 메모리 스택(506)과 그 아래의 전도체 층(508) 및 그 위의 유전체 층(520)(도 5a에 도시됨)은 비트 라인 방향(y-방향)으로 에칭된다. 일부 실시예들에서, 하부 메모리 스택(506), 전도체 층(508), 및 유전체 층(520)은 우선 비트 라인 방향으로 이중 패터닝된다. 예를 들어, 에칭 마스크(도시되지 않음)가 포토리소그래피, 현상, 및 에칭에 의해 유전체 층(520) 상에 패터닝된다. 에칭 마스크는 포토레지스트 마스크 또는 포토리소그래피 마스크에 기초하여 패터닝된 하드 마스크일 수 있다. 이중 패터닝은 형성될 하부 비트 라인들(536) 및 하부 메모리 셀들(538)(도 5g에 도시됨)의 임계 치수들을 제어하기 위해, 리소-에치-리소-에치(litho-etch-litho-etch)(LELE) 피치-스플리팅 또는 자기-정렬 이중 패터닝(self-aligned double patterning)(SADP)을 포함할 수 있지만, 이에 제한되지 않는다. 일부 실시예에서, 이중 패터닝된 하부 메모리 스택(506), 전도체 층(508), 및 유전체 층(520)은 비트 라인 방향으로 에칭되어 비트 라인 방향으로 병렬의 제1 갭들(522)을 형성한다. 하부 메모리 스택(506), 전도체 층(508), 및 유전체 층(520)은, 병렬의 제1 갭들(522)을 동시에 형성하기 위해 이중 패터닝된 에칭 마스크를 이용하여, 심도 반응성-이온 에칭(deep reactive-ion etching)(DRIE) 같은 하나 이상의 습식 에칭 및/또는 건식 에칭 공정에 의해 관통 에칭(etched through)될 수 있다. 일부 실시예에 따르면, 이에 의해 비트 라인 방향을 따라 연장되는 병렬의 하부 비트 라인들(536)이 형성되고, 이는 하부 비트 라인 접점(504) 위에서 하부 비트 라인 접점과 접촉한다. 이에 의해, 제1 갭들(522)에 의해 분리된, 에칭된 메모리 스택들(524)이 또한 형성된다.
도 5c에 예시된 바와 같이, (도 5c에 도시된 바와 같은) 제1 갭들(522)은 실리콘 산화물과 같은 유전체 재료(526)로 채워진다. 일부 실시예들에서, 유전체 재료(526)는, CVD, PVD, ALD, 전기도금, 무전극 도금, 임의의 다른 적절한 퇴적 공정, 또는 이들의 임의의 조합을 포함하지만 이에 제한되지 않는 하나 이상의 박막 퇴적 공정들을 이용하여 제1 갭들(522) 내로 퇴적되고, CMP 및/또는 에칭과 같은 평탄화 공정들이 후속된다. 예를 들어, 제1 갭들(522)을 채우기 위해, ALD를, 이어서 CMP를 이용하여 제1 갭들(522) 내에 실리콘 산화물이 퇴적될 수 있다.
도 5d에 예시된 바와 같이, 복수의 워드 라인 접점(528)이 유전체 층(502) 상에 형성된다. 일부 실시예들에서, 워드 라인 접점들(528)이 패터닝에 의해 먼저 형성되고, 인-시튜 폴리머 퇴적 및 에칭, 및 CVD, PVD 또는 ALD와 같은 하나 이상의 박막 퇴적 공정이 후속된다. 워드 라인 접점들(528)의 상부 단부들(상단 표면)은 에칭된 메모리 스택들(524)의 상단 표면과 동일 평면이 되도록 CMP를 이용하여 평탄화될 수 있다. 일부 실시예들에 따르면, 평탄화 공정들 동안, 에칭된 메모리 스택들(524)의 제3 전도체 층들(518)의 상단 표면을 노출시키기 위해 (도 5c에 도시된 바와 같은) 유전체 층(520) 및 유전체 재료(526)의 상단 부분이 제거된다.
방법(600)은 도 6에 예시된 바와 같이, 동작(606)으로 진행하는데, 여기서 동일 평면 내의 복수의 병렬 워드 라인들이 하부 메모리 셀들 위에서 하부 메모리 셀들과 접촉하여 형성된다. 워드 라인들의 각각은 하부 비트 라인과 직교할 수 있다. 일부 실시예들에서, 워드 라인들을 형성하기 위해, 전도체의 층이 퇴적되고, 전도체의 층은 이중 패터닝되고, 이중 패터닝된 전도체의 층이 에칭된다.
도 5e에서 예시된 바와 같이, 전도체 층(530)은 에칭된 메모리 스택들(524) 및 유전체 재료들(526) 상에서, 그리고 워드 라인 접점들(528)의 상부 단부들과 접촉하여 형성된다. 일부 실시예들에서, 텅스텐 층과 같은 금속 층은 CVD, PVD, ALD 또는 이들의 임의의 조합을 포함하지만 이에 제한되지 않는 하나 이상의 박막 퇴적 공정을 사용하여 퇴적된다.
도 5f에 예시된 바와 같이, 이후 전도체 층(530)은 워드 라인 방향을 따라 연장되는 에칭 마스크들(532)을 형성하기 위하여 워드 라인 방향(x-방향)으로 이중 패터닝된다. 에칭 마스크들(532)은 포토리소그래피, 현상, 및 에칭에 의해 전도체 층(530) 상에 패터닝될 수 있다. 에칭 마스크들(532)은 포토레지스트 마스크들 또는 포토리소그래피 마스크에 기초하여 패터닝된 하드 마스크들일 수 있다. 이중 패터닝은 형성될 하부 워드 라인들(534) 및 하부 메모리 셀들(538)(도 5g에 도시됨)의 임계 치수들을 제어하기 위해 LELE 피치-스플리팅 또는 SADP를 포함할 수 있지만, 이에 제한되지 않는다. 도 5f의 이중 패터닝 공정은 도 5b의 이중 패터닝 공정이 수행되는 비트 라인 방향과 직교하는 워드 라인 방향으로 수행된다.
도 5g에서 예시된 바와 같이, (도 5f에서 도시된 바와 같은) 전도체 층(530) 및 그 아래의 에칭된 메모리 스택들(524)은 워드 라인 방향(x-방향)으로 제2 갭들(537)을 형성하기 위하여 워드 라인 방향으로 에칭된다. 일부 실시예에 따르면, 에칭은 하부 비트 라인(536)에서 중단되어, 하부 비트 라인(536)이 그대로 유지된다. 전도체 층(530) 및 에칭된 메모리 스택들(524)은, 병렬의 제2 갭들(537)을 동시에 형성하기 위해 에칭 마스크들(532)을 이용하여, DRIE와 같은 하나 이상의 습식 에칭 및/또는 건식 에칭 공정들에 의해 관통 에칭될 수 있다. 일부 실시예에 따르면, 이에 의해 워드 라인 방향을 따라 연장되는 병렬의 하부 워드 라인들(534)은 워드 라인 접점들(528) 위에서 워드 라인 접점들(528)과 접촉하도록 형성된다. 이에 의해 하부 메모리 셀들(538)은 각각 하부 비트 라인들(536) 및 하부 워드 라인들(534)의 교차점들에서 또한 형성된다. 각각의 하부 메모리 셀(538)은 (제1 전극으로서) 제1 전도체 층(510), (셀렉터로서) OTS 재료 층(512), (제2 전극으로서) 제2 전도체 층(514), (PCM 요소로서) 칼코게나이드 기반 합금 층(516), 및 (제3 전극으로서) 제3 전도체 층(518)을 포함할 수 있다. 일부 실시예들에 따르면, 하부 메모리 셀들(538)은 하부 비트 라인들(536) 위에서 하부 비트 라인들(536)과 접촉한다. 일부 실시예들에서, 하부 메모리 셀들(538)은 (예를 들어, 도 5f의 이중 패터닝 공정에 의해) 패터닝되어, 각각의 하부 비트 라인 접점들(504)은 평면도에서 하부 메모리 셀들(538) 사이에 포함되게 배치된다.
도시되지 않았지만, 제2 갭들(537)은 실리콘 산화물과 같은 유전체 재료로 채워질 수 있다. 일부 실시예들에서, 유전체 재료는, CVD, PVD, ALD, 전기도금, 무전극 도금, 임의의 다른 적절한 퇴적 공정, 또는 이들의 임의의 조합을 포함하지만 이에 제한되지 않는 하나 이상의 박막 퇴적 공정을 이용하여 제2 갭들(537) 내로 퇴적되고, CMP 및/또는 에칭과 같은 평탄화 공정들이 후속된다. 예를 들어, 제2 갭들(537)을 채우기 위해, ALD를, 이어서 CMP를 이용하여 제2 갭들(537) 내에 실리콘 산화물이 퇴적될 수 있다.
방법(600)은, 도 6에 예시된 바와 같이, 동작(608)으로 진행하고, 여기서 복수의 상부 메모리 셀들이 워드 라인들 위에 이와 접촉하여 형성된다. 상부 메모리 셀들의 각각은 적층된 PCM 요소, 셀렉터 및 복수의 전극을 포함할 수 있다. 상부 메모리 셀들의 각각은 워드 라인들의 각각의 하나와 접촉할 수 있다. 일부 실시예들에 따르면, 복수의 상부 메모리 셀들을 형성하기 위해, 제1 전도체, OTS 재료, 제2 전도체, 칼코게나이드 기반 합금, 및 제3 전도체의 층들이 후속적으로 퇴적되어 메모리 스택을 형성하고, 메모리 스택은 후속적으로 2개의 직교 방향으로 에칭된다. 제1, 제2, 및 제3 전도체들의 각각은 비정질 탄소를 포함할 수 있다. 일부 실시예들에서, 메모리 스택을 후속적으로 에칭하기 위해, 메모리 스택은 2개의 직교 방향들 중 제1 방향으로 이중 패터닝되고, 이중 패터닝된 메모리 스택은 제1 방향으로 에칭되어 제1 갭을 형성하고, 제1 갭은 유전체 재료로 채워지며, 에칭된 메모리 스택은 2개의 직교 방향들 중 제2 방향으로 이중 패터닝되고, 이중 패터닝된 에칭된 메모리 스택은 제2 방향으로 에칭되어 제2 갭을 형성하고, 제2 갭은 유전체 재료로 채워진다.
도 5h에 예시된 바와 같이, 하부 워드 라인들(534) 상에 전도체 층(542)이 형성되고, 전도체 층(542) 상에 상부 메모리 스택(540)이 형성된다. 일부 실시예들에서, 상부 메모리 스택(540)을 형성하기 위해, 제1 전도체 층(544), OTS 재료 층(546), 제2 전도체 층(548), 칼코게나이드 기반 합금 층(550), 및 제3 전도체 층(552)이 CVD, PVD, ALD, 전기도금, 무전극 도금, 임의의 다른 적절한 퇴적 공정, 또는 이들의 임의의 조합을 포함하지만 이에 제한되지 않는 하나 이상의 박막 퇴적 공정을 사용하여 후속적으로 퇴적된다. 예를 들어, 제1, 제2, 및 제3 전도체 층들(544, 548, 및 552) 각각은 비정질 탄소를 포함할 수 있고, OTS 재료 층(546)은 ZnxTey, GexTey, NbxOy, SixAsyTez 등을 포함할 수 있고, 칼코게나이드 기반 합금 층(550)은 GST 합금을 포함할 수 있다. 일부 실시예들에서, OTS 재료 층(546) 및 칼코게나이드 기반 합금 층(550)을 퇴적하는 시퀀스는 스위칭될 수 있다는 것이 이해된다. 일부 실시예에서, 유전체 층(554)은, CVD, PVD, ALD 또는 이들의 임의의 조합을 포함하지만 이에 제한되지 않는 하나 이상의 박막 퇴적 공정을 이용하여 실리콘 질화물 같은 유전체 재료를 퇴적함으로써 상부 메모리 스택(540) 상에 형성된다.
도 5i에 예시된 바와 같이, 상부 메모리 스택(540)과 그 아래의 전도체 층(542) 및 그 위의 유전체 층(554)(도 5h에 도시됨)은 워드 라인 방향(x-방향)으로 에칭된다. 일부 실시예에서, 상부 메모리 스택(540), 전도체 층(542), 및 유전체 층(554)은 워드 라인 방향으로 먼저 이중 패터닝된다. 예를 들어, 에칭 마스크(도시되지 않음)가 포토리소그래피, 현상, 및 에칭에 의해 유전체 층(554) 상에 패터닝된다. 에칭 마스크는 포토레지스트 마스크 또는 포토리소그래피 마스크에 기초하여 패터닝된 하드 마스크일 수 있다. 이중 패터닝은 형성될 상부 워드 라인들(534) 및 상부 메모리 셀들(562)(도 5l에 도시됨)의 임계 치수들을 제어하기 위해 LELE 피치-스플리팅 또는 SADP를 포함할 수 있지만, 이에 제한되지 않는다. 일부 실시예에서, 이중 패터닝된 상부 메모리 스택(540), 전도체 층(542), 및 유전체 층(554)은 워드 라인 방향으로 에칭되어 워드 라인 방향으로 병렬의 제1 갭(556)을 형성한다. 상부 메모리 스택(540), 전도체 층(542), 및 유전체 층(554)은, 병렬의 제1 갭들(556)을 동시에 형성하기 위해 이중 패터닝된 에칭 마스크를 이용하여, DRIE 같은 하나 이상의 습식 에칭 및/또는 건식 에칭 공정에 의해 관통 에칭될 수 있다. 일부 실시예에 따르면, 이에 의해 워드 라인 방향을 따라 연장되는 병렬의 상부 워드 라인들(543)이 하부 워드 라인(534) 위에서 하부 워드 라인(534)과 접촉하도록 형성된다. 이에 의해, 제1 갭들(556)에 의해 분리된, 에칭된 메모리 스택들(541)이 또한 형성된다. 일부 실시예들에서, 전도체 층(542) 및 결과적인 상부 워드 라인들(543)이 생략될 수 있어, 워드 라인들은 하부 워드 라인들(534)만을 포함하고, 상부 워드 라인들(543)은 포함하지 않는 다는 것이 이해된다.
도시되지 않았지만, 제1 갭들(556)은 실리콘 산화물과 같은 유전체 재료로 채워질 수 있다. 일부 실시예들에서, 유전체 재료는, CVD, PVD, ALD, 전기도금, 무전극 도금, 임의의 다른 적절한 퇴적 공정, 또는 이들의 임의의 조합을 포함하지만 이에 제한되지 않는 하나 이상의 박막 퇴적 공정을 이용하여 제1 갭들(556) 내로 퇴적되고, CMP 및/또는 에칭과 같은 평탄화 공정들이 후속된다. 예를 들어, 제1 갭들(556)을 채우기 위해, ALD를, 이어서 CMP를 이용하여 제1 갭들(556) 내에 실리콘 산화물이 퇴적될 수 있다.
일부 실시예들에서, 상부 비트 라인 접점은 상부 메모리 셀들의 형성 이전에 형성된다. 상부 비트 라인 접점을 형성하는 것은, 상부 비트 라인 접점의 임계 치수가 상부 비트 라인의 임계 치수 이하이도록, 인-시튜 폴리머 퇴적 및 에칭을 포함할 수 있다. 예를 들어, 임계 치수는 약 60 nm 이하, 예를 들어 약 10 nm와 약 30 nm 사이이다. 일부 실시예들에서, 상부 비트 라인 접점은 상부 비트 라인과 동일한 피치를 갖는다. 예를 들어, 피치는 약 80 nm 이하이다.
도 5j에 예시된 바와 같이, 복수의 상부 비트 라인 접점(558)이 형성된다. 일부 실시예들에서, 상부 비트 라인 접점들(558)이 패터닝에 의해 먼저 형성되고, 인-시튜 폴리머 퇴적 및 에칭이 후속된다. 상세하게 전술한 바와 같은 완화되지 않은 임계 치수 및 피치를 갖는 상부 비트 라인 접점들(558)의 접점 홀들(도시되지 않음)은 접점 홀들의 치수를 제어하기 위해 인-시튜 폴리머 퇴적 및 에칭을 이용하여 에칭될 수 있다. 예를 들어, 플라스마 에칭 공정은, ("중합(polymerization)"이라고도 알려진) 에칭 속도를 제어하기 위해 플라스마 에칭 동안 폴리머 퇴적(예를 들어, 플루오로카본 폴리머 층의 축적)이 발생하도록 수정될 수 있다. 이후 동일한 플라스마 에칭기에서 플라스마 에칭이 수행되어 폴리머 층을 에치백(etch back)하고 결국 제거할 수 있다. 인-시튜 폴리머 퇴적 및 에칭은 포토리소그래피에 의해 쉽게 달성될 수 없는 축소된 접점 크기를 달성하기 위해 패터닝 후에 상부 비트 라인 접점들(558)의 임계 치수를 더 감소시킬 수 있다. 접점 홀들의 형성 후에, CVD, PVD, ALD 또는 이들의 임의의 조합을 포함하지만 이에 제한되지 않는 하나 이상의 박막 퇴적 공정을 이용하여 접점 홀들을 채우기 위해 텅스텐과 같은 하나 이상의 전도성 재료를 퇴적함으로써 상부 비트 라인 접점들(558)이 형성될 수 있다. 상부 비트 라인 접점들(558)의 상부 단부들(상단 표면)은 에칭된 메모리 스택들(541)의 상단 표면과 동일 평면이 되도록 CMP를 이용하여 평탄화될 수 있다. 일부 실시예들에 따르면, 평탄화 공정들 동안, 유전체 층(554)(도 5i에 도시됨) 및 제1 갭들(556)을 채우는 유전체 재료들(도시되지 않음)의 상단 부분이 제거되어, 에칭된 메모리 스택들(541)의 제3 전도체 층들(552)의 상단 표면을 노출시킨다.
방법(600)은 도 6에 예시된 바와 같이, 동작(610)으로 진행하고, 여기서 상부 비트 라인이 상부 메모리 셀들 위에서 상부 메모리 셀들과 접촉하여 형성된다. 상부 비트 라인은 워드 라인들 각각과 직교할 수 있다. 일부 실시예들에서, 상부 비트 라인을 형성하기 위해, 전도체의 층이 퇴적되고, 전도체의 층은 이중 패터닝되고, 이중 패터닝된 전도체의 층이 에칭된다.
도 5k에 예시된 바와 같이, 에칭된 메모리 스택(541) 및 (도 5j에 도시된 바와 같은) 제1 갭(556)을 채우는 유전체 재료(도시되지 않음) 상에 전도체 층(564)이 형성된다. 일부 실시예들에 따르면, 전도체 층(564)은 (도 5j에 도시된 바와 같은) 상부 비트 라인 접점들(558) 및 에칭된 메모리 스택들(541) 위에서 이들과 접촉한다. 일부 실시예들에서, 텅스텐 층과 같은 금속 층은 CVD, PVD, ALD 또는 이들의 임의의 조합을 포함하지만 이에 제한되지 않는 하나 이상의 박막 퇴적 공정을 사용하여 퇴적된다.
도 5k에 예시된 바와 같이, 전도체 층(564)은 이후 비트 라인 방향(y-방향)으로 이중 패터닝되어 비트 라인 방향을 따라 연장하는 에칭 마스크들(568)을 형성한다. 에칭 마스크들(568)은 포토리소그래피, 현상, 및 에칭에 의해 전도체 층(564) 상에 패터닝될 수 있다. 에칭 마스크들(568)은 포토레지스트 마스크들 또는 포토리소그래피 마스크에 기초하여 패터닝된 하드 마스크들일 수 있다. 이중 패터닝은 형성될 상부 비트 라인들(560) 및 상부 메모리 셀들(562)(도 5l에 도시됨)의 임계 치수들을 제어하기 위해 LELE 피치-스플리팅 또는 SADP를 포함할 수 있지만, 이에 제한되지 않는다. 도 5k의 이중 패터닝 공정은 도 5i의 이중 패터닝 공정이 수행되는 워드 라인 방향과 직교하는 비트 라인 방향으로 수행된다.
도 5l에 예시된 바와 같이, 전도체 층(564)(도 5k에 도시됨) 및 그 아래의 에칭된 메모리 스택들(541)은 비트 라인 방향(y-방향)으로 에칭되어 비트 라인 방향으로 제2 갭들(570)을 형성한다. 일부 실시예에 따르면, 에칭은 상부 워드 라인들(543)에서 중단되어, 상부 워드 라인들(543)은 그대로 유지된다. 전도체 층(564) 및 에칭된 메모리 스택들(541)은 병렬의 제2 갭들(570)을 동시에 형성하기 위해 (도 5k에 도시된 바와 같은) 에칭 마스크들(568)을 사용하여, DRIE와 같은 하나 이상의 습식 에칭 및/또는 건식 에칭 공정들에 의해 관통 에칭될 수 있다. 일부 실시예에 따르면, 이에 의해 비트 라인 방향을 따라 연장되는 병렬의 상부 비트 라인들(560)은 상부 비트 라인 접점들(558) 위에서 상부 비트 라인 접점들(558)과 접촉하도록 형성된다. 상부 메모리 셀들(562)은 이에 의해 각각 상부 비트 라인들(560) 및 상부 워드 라인들(543)의 교차점들에서 또한 형성된다. 각각의 상부 메모리 셀(562)은 (제1 전극으로서) 제1 전도체 층(544), (셀렉터로서) OTS 재료 층(546), (제2 전극으로서) 제2 전도체 층(548), (PCM 요소로서) 칼코게나이드 기반 합금 층(550), 및 (제3 전극으로서) 제3 전도체 층(552)을 포함할 수 있다. 일부 실시예들에 따르면, 상부 비트 라인들(560)은 또한 상부 메모리 셀들(562) 위에서 상부 메모리 셀들(562)과 접촉한다. 일부 실시예들에 따르면, 각각의 상부 메모리 셀(562)의 상단 표면은 상부 비트 라인 접점들(558)의 상단 표면(상부 단부들)과 동일 평면에 있다.
도시되지 않았지만, 제2 갭들(570)은 실리콘 산화물과 같은 유전체 재료로 채워질 수 있다. 일부 실시예들에서, 유전체 재료는, CVD, PVD, ALD, 전기도금, 무전극 도금, 임의의 다른 적절한 퇴적 공정, 또는 이들의 임의의 조합을 포함하지만 이에 제한되지 않는 하나 이상의 박막 퇴적 공정을 이용하여 제2 갭들(570) 내로 퇴적되고, CMP 및/또는 에칭과 같은 평탄화 공정들이 후속된다. 예를 들어, 제2 갭들(570)을 채우기 위해, ALD를, 이어서 CMP를 이용하여 제2 갭들(570) 내에 실리콘 산화물이 퇴적될 수 있다.
전술한 바와 같이, 상부 비트 라인 접점들(558)은 상부 메모리 셀들(562)의 형성 전에 형성된다. 따라서, 도 5l에 도시된 바와 같이, 하향으로 연장하는 상부 비트 라인 접점들(558)은 평면도에서 상부 메모리 셀들(562) 사이에 포함되게 형성되지 않는다. 일부 실시예들에서, 상부 비트 라인 접점들이 평면도에서 상부 메모리 셀들(562) 사이에 포함되게 형성될 수 있도록, 상부 비트 라인 접점들은 상부 메모리 셀들(562)의 형성 후에 형성될 수 있다는 것이 이해된다. 예를 들어, 방법(600)은 선택적으로 도 6에 예시된 바와 같은 동작(612)으로 진행할 수 있으며, 여기서 상부 비트 라인 접점이 상부 비트 라인 위에서 상부 비트 라인과 접촉하여 형성된다. 일부 실시예들에서, 상부 비트 라인 접점은 평면도에서 상부 메모리 셀들 사이에 포함되게 배치된다. 일부 실시예들에서, 상부 비트 라인 접점을 형성하는 것은, 상부 비트 라인 접점의 임계 치수가 상부 비트 라인의 임계 치수 이하이도록, 인-시튜 폴리머 퇴적 및 에칭을 포함한다. 예를 들어, 임계 치수는 약 60 nm 이하, 예를 들어 약 10 nm와 약 30 nm 사이이다. 일부 실시예들에서, 상부 비트 라인 접점은 상부 비트 라인과 동일한 피치를 갖는다. 예를 들어, 피치는 약 80 nm 이하이다. 상부 비트 라인 접점들을 형성하는 것의 세부사항은 도 5a와 관련하여 전술한 하부 비트 라인 접점들(504)을 형성하는 것과 실질적으로 유사하며, 따라서 설명의 편의를 위해 반복되지 않는다. 일부 실시예들에 따르면, 형성되면, 상부 비트 라인 접점들은 상부 비트 라인들(560) 위에서 상부 비트 라인들(560)과 접촉하며, 또한 평면도에서 상부 메모리 셀들(562) 사이에 포함되게 존재한다.
본 개시내용의 일 양태에 따르면, 3D 메모리 디바이스를 형성하는 방법이 개시된다. 하부 비트 라인 접점 및 하부 비트 라인 접점과 접촉하는 하부 비트 라인이 형성된다. 하부 비트 라인 위에서 하부 비트 라인과 접촉하여 복수의 하부 메모리 셀들이 형성된다. 하부 메모리 셀들의 각각은 적층된 상변화 메모리(PCM) 요소, 셀렉터, 및 복수의 전극을 포함한다. 동일 평면 내의 복수의 병렬 워드 라인들이 하부 메모리 셀들 위에서 하부 메모리 셀들과 접촉하여 형성된다. 워드 라인들의 각각은 하부 비트 라인과 직교한다. 복수의 상부 메모리 셀들이 워드 라인들 위에서 워드 라인들과 접촉하여 형성된다. 상부 메모리 셀들의 각각은 적층된 PCM 요소, 셀렉터 및 복수의 전극을 포함한다. 상부 비트 라인이 상부 메모리 셀들 위에서 상부 메모리 셀들과 접촉하여 형성된다. 상부 비트 라인은 각각의 워드 라인들과 직교한다. 상부 비트 라인 접점이 상부 비트 라인 위에서 상부 비트 라인과 접촉하여 형성된다. 하부 비트 라인 접점 및 상부 비트 라인 접점 중 적어도 하나는 평면도에서 하부 및 상부 메모리 셀들 사이에 포함되게 배치된다.
일부 실시예들에서, 하부 비트 라인 접점은 평면도에서 하부 메모리 셀들 사이에 포함되게 배치된다.
일부 실시예들에서, 하부 비트 라인 접점을 형성하는 단계는, 하부 비트 라인 접점의 임계 치수가 하부 비트 라인의 임계 치수 이하이도록, 인-시튜 폴리머 퇴적 및 에칭을 포함한다.
일부 실시예들에서, 상부 비트 라인 접점은 평면도에서 상부 메모리 셀들 사이에 포함되게 배치된다.
일부 실시예들에서, 상부 비트 라인 접점을 형성하는 것은, 상부 비트 라인 접점의 임계 치수가 상부 비트 라인의 임계 치수 이하이도록, 인-시튜 폴리머 퇴적 및 에칭을 포함한다.
일부 실시예들에서, 복수의 하부 메모리 셀들 또는 상부 메모리 셀들을 형성하기 위해, 제1 전도체, 오보닉 임계 스위치(OTS) 재료, 제2 전도체, 칼코게나이드 기반 합금, 및 제3 전도체의 층들이 후속적으로 퇴적되어 메모리 스택을 형성하고, 메모리 스택은 후속적으로 2개의 직교 방향들로 에칭된다. 일부 실시예들에서, 제1, 제2, 및 제3 전도체들의 각각은 비정질 탄소를 포함한다.
일부 실시예들에서, 메모리 스택을 후속적으로 에칭하기 위해, 메모리 스택은 2개의 직교 방향들 중 제1 방향으로 이중 패터닝되고, 이중 패터닝된 메모리 스택은 제1 방향으로 에칭되어 제1 갭을 형성하고, 제1 갭은 유전체 재료로 채워지며, 에칭된 메모리 스택은 2개의 직교 방향들 중 제2 방향으로 이중 패터닝되고, 이중 패터닝된 에칭된 메모리 스택은 제2 방향으로 에칭되어 제2 갭을 형성하고, 제2 갭은 유전체 재료로 채워진다.
일부 실시예들에서, 하부 비트 라인, 워드 라인들, 또는 상부 비트 라인을 형성하기 위해, 전도체의 층이 퇴적되고, 전도체의 층은 이중 패터닝되고, 이중 패터닝된 전도체의 층은 에칭된다. 일부 실시예들에서, 전도체의 층은 텅스텐을 포함한다.
본 개시내용의 다른 양태에 따르면, 3D 메모리 디바이스를 형성하는 방법이 개시된다. 하부 비트 라인 접점 및 하부 비트 라인 접점과 접촉하는 하부 비트 라인이 형성된다. 하부 비트 라인 위에서 하부 비트 라인과 접촉하여 복수의 하부 메모리 셀들이 형성된다. 하부 메모리 셀들의 각각은 적층된 상변화 메모리(PCM) 요소, 셀렉터, 및 복수의 전극을 포함한다. 하부 비트 라인 접점은 평면도에서 하부 메모리 셀들 사이에 포함되게 배치된다. 동일 평면 내의 복수의 병렬 워드 라인들이 하부 메모리 셀들 위에서 하부 메모리 셀들과 접촉하여 형성된다. 워드 라인들의 각각은 하부 비트 라인과 직교한다. 상부 비트 라인 접점 및 복수의 상부 메모리 셀들이 워드 라인들 위에 형성된다. 상부 메모리 셀들의 각각은 워드 라인들의 각각의 하나와 접촉하며, 적층된 PCM 요소, 셀렉터 및 복수의 전극을 포함한다. 상부 메모리 셀들 각각의 상단 표면이 상부 비트 라인 접점의 상단 표면과 동일 평면에 있다. 상부 비트 라인이 상부 메모리 셀들 및 상부 비트 라인 접점 위에서 이들과 접촉하여 형성된다.
일부 실시예들에서, 하부 비트 라인 접점을 형성하는 단계는, 하부 비트 라인 접점의 임계 치수가 하부 비트 라인의 임계 치수 이하이도록, 인-시튜 폴리머 퇴적 및 에칭을 포함한다.
일부 실시예들에서, 상부 비트 라인 접점을 형성하는 것은, 상부 비트 라인 접점의 임계 치수가 상부 비트 라인의 임계 치수 이하이도록, 인-시튜 폴리머 퇴적 및 에칭을 포함한다.
일부 실시예들에서, 복수의 하부 메모리 셀들 또는 상부 메모리 셀들을 형성하기 위해, 제1 전도체, 오보닉 임계 스위치(OTS) 재료, 제2 전도체, 칼코게나이드 기반 합금, 및 제3 전도체의 층들이 후속적으로 퇴적되어 메모리 스택을 형성하고, 메모리 스택은 후속적으로 2개의 직교 방향들로 에칭된다. 일부 실시예들에서, 제1, 제2, 및 제3 전도체들의 각각은 비정질 탄소를 포함한다.
일부 실시예들에서, 메모리 스택을 후속적으로 에칭하기 위해, 메모리 스택은 2개의 직교 방향들 중 제1 방향으로 이중 패터닝되고, 이중 패터닝된 메모리 스택은 제1 방향으로 에칭되어 제1 갭을 형성하고, 제1 갭은 유전체 재료로 채워지며, 에칭된 메모리 스택은 2개의 직교 방향들 중 제2 방향으로 이중 패터닝되고, 이중 패터닝된 에칭된 메모리 스택은 제2 방향으로 에칭되어 제2 갭을 형성하고, 제2 갭은 유전체 재료로 채워진다.
일부 실시예들에서, 하부 비트 라인, 워드 라인들, 또는 상부 비트 라인을 형성하기 위해, 전도체의 층이 퇴적되고, 전도체의 층은 이중 패터닝되고, 이중 패터닝된 전도체의 층은 에칭된다. 일부 실시예들에서, 전도체의 층은 텅스텐을 포함한다.
본 개시내용의 또 다른 양태에 따르면, 3D 메모리 디바이스를 형성하는 방법이 개시된다. 하부 비트 라인 접점 및 하부 비트 라인 접점과 접촉하는 하부 비트 라인이 형성된다. 하부 비트 라인 위에서 하부 비트 라인과 접촉하여 복수의 하부 메모리 셀들이 형성된다. 하부 메모리 셀들의 각각은 적층된 상변화 메모리(PCM) 요소, 셀렉터, 및 복수의 전극을 포함한다. 동일 평면 내의 복수의 병렬 워드 라인들이 하부 메모리 셀들 위에서 하부 메모리 셀들과 접촉하여 형성된다. 워드 라인들의 각각은 하부 비트 라인과 직교한다. 복수의 상부 메모리 셀들이 워드 라인들 위에서 워드 라인들과 접촉하여 형성된다. 상부 메모리 셀들의 각각은 적층된 PCM 요소, 셀렉터 및 복수의 전극을 포함한다. 상부 비트 라인이 상부 메모리 셀들 위에서 상부 메모리 셀들과 접촉하여 형성된다. 상부 비트 라인은 각각의 워드 라인들과 직교한다. 상부 비트 라인 접점이 상부 비트 라인과 접촉하여 형성된다. 하부 비트 라인 접점 및 상부 비트 라인 접점 중 적어도 하나의 임계 치수는 대응하는 하부 비트 라인 또는 상부 비트 라인의 임계 치수 이하이다.
일부 실시예들에서, 하부 비트 라인 접점 또는 상부 비트 라인 접점을 형성하는 것은 인-시튜 폴리머 퇴적 및 에칭을 포함한다.
일부 실시예들에서, 하부 및 상부 비트 라인 접점들 중 상기 적어도 하나의 임계 치수는 약 60 nm 이하이다. 일부 실시예들에서, 하부 및 상부 비트 라인 접점들 중 상기 적어도 하나의 임계 치수는 약 10 nm와 약 30 nm 사이이다.
일부 실시예들에서, 하부 및 상부 비트 라인 접점들 중 상기 적어도 하나는 대응하는 하부 비트 라인 또는 상부 비트 라인과 동일한 피치를 갖는다. 일부 실시예들에서, 피치는 약 80 nm 이하이다.
일부 실시예들에서, 하부 및 상부 비트 라인 접점들 각각의 임계 치수는 하부 및 상부 비트 라인들 각각의 임계 치수 이하이다.
일부 실시예들에서, 복수의 하부 메모리 셀들 또는 상부 메모리 셀들을 형성하기 위해, 제1 전도체, 오보닉 임계 스위치(OTS) 재료, 제2 전도체, 칼코게나이드 기반 합금, 및 제3 전도체의 층들이 후속적으로 퇴적되어 메모리 스택을 형성하고, 메모리 스택은 후속적으로 2개의 직교 방향들로 에칭된다. 일부 실시예들에서, 제1, 제2, 및 제3 전도체들의 각각은 비정질 탄소를 포함한다.
일부 실시예들에서, 메모리 스택을 후속적으로 에칭하기 위해, 메모리 스택은 2개의 직교 방향들 중 제1 방향으로 이중 패터닝되고, 이중 패터닝된 메모리 스택은 제1 방향으로 에칭되어 제1 갭을 형성하고, 제1 갭은 유전체 재료로 채워지며, 에칭된 메모리 스택은 2개의 직교 방향들 중 제2 방향으로 이중 패터닝되고, 이중 패터닝된 에칭된 메모리 스택은 제2 방향으로 에칭되어 제2 갭을 형성하고, 제2 갭은 유전체 재료로 채워진다.
일부 실시예들에서, 하부 비트 라인, 워드 라인들, 또는 상부 비트 라인을 형성하기 위해, 전도체의 층이 퇴적되고, 전도체의 층은 이중 패터닝되고, 이중 패터닝된 전도체의 층은 에칭된다. 일부 실시예들에서, 전도체의 층은 텅스텐을 포함한다.
특정 실시예에 관한 전술한 설명은, 다른 사람들이 관련 기술분야 내의 지식을 적용함으로써 과도한 실험 없이 그리고 본 개시내용의 일반적인 개념 내에서 그러한 특정 실시예의 다양한 용례를 용이하게 수정 및/또는 적응시킬 수 있도록 본 개시내용의 일반적인 속성을 드러낼 것이다. 따라서, 그러한 적응 및 수정은 본 명세서에 제시된 교시 및 지침을 기초로 개시된 실시예들의 등가물의 의미 및 범위 내에 속하도록 의도된다. 본 명세서의 어구 또는 용어는 설명을 위한 것이고 제한적인 것이 아니며, 그에 따라 본 명세서의 용어 및 어구는 교시 및 지침을 고려하여 통상의 기술자에 의해서 해석될 수 있다는 것이 이해되어야 한다.
본 개시내용의 실시예들은 지정된 기능들 및 이들의 관계들의 구현을 예시하는 기능적 빌딩 블록들을 참조하여 전술되었다. 이러한 기능적 빌딩 블록들의 경계들은 설명의 편의를 위해 본 명세서에서 임의로 정의되었다. 지정된 기능들 및 이들의 관계들이 적절히 수행되는 한, 대안적인 경계들이 정의될 수 있다.
[과제의 해결 수단] 및 [요약서]는 본 개시내용의 전부가 아니라 발명자(들)이 고려하는 바와 같은 하나 이상의 예시적인 실시예들을 설명할 수 있고, 따라서, 본 개시내용 및 첨부된 청구항들을 어떠한 방식으로도 제한하도록 의도되지 않는다.
본 개시내용의 폭 및 범위는 전술된 예시적인 실시예들 중 임의의 것에 의해 제한되어야 하는 것이 아니라, 오직 다음의 청구항들 및 이들의 등가물들에 따라 정의되어야 한다.

Claims (30)

  1. 3차원(3D) 메모리 디바이스를 형성하는 방법으로서,
    하부 비트 라인 접점 및 하부 비트 라인 접점과 접촉하는 하부 비트 라인을 형성하는 단계;
    상기 하부 비트 라인 위에서 상기 하부 비트 라인과 접촉하는 복수의 하부 메모리 셀들을 형성하는 단계-상기 하부 메모리 셀들의 각각은 적층된, 상변화 메모리(PCM) 요소, 셀렉터 및 복수의 전극들을 포함함-;
    동일 평면 내에 상기 하부 메모리 셀들 위에서 상기 하부 메모리 셀들과 접촉하는 복수의 병렬 워드 라인들을 형성하는 단계-상기 워드 라인들의 각각은 상기 하부 비트 라인과 직교함-;
    상기 워드 라인들 위에서 상기 워드 라인들과 접촉하는 복수의 상부 메모리 셀들을 형성하는 단계-상기 상부 메모리 셀들의 각각은 적층된, PCM 요소, 셀렉터 및 복수의 전극들을 포함함-;
    상기 상부 메모리 셀들 위에서 상기 상부 메모리 셀들과 접촉하는 상부 비트 라인을 형성하는 단계-상기 상부 비트 라인은 상기 워드 라인들 각각과 직교함-; 및
    상기 상부 비트 라인 위에서 상기 상부 비트 라인과 접촉하는 상부 비트 라인 접점을 형성하는 단계를 포함하고,
    상기 하부 비트 라인 접점 및 상기 상부 비트 라인 접점 중 적어도 하나가 평면도의 영역 내에서 상기 하부 및 상부 메모리 셀들 사이에 포함되게 배치되고, 상기 하부 및 상부 메모리 셀들은 상기 영역 내에서 일정한 피치를 갖고,
    상기 상부 비트 라인 접점은 상기 평면도에서 상기 상부 메모리 셀들 사이에 포함되게 배치되고;
    상기 상부 비트 라인 접점을 형성하는 단계는, 상기 상부 비트 라인 접점의 임계 치수가 상기 상부 비트 라인의 임계 치수 이하이도록, 인-시튜 폴리머 퇴적 및 에칭을 포함하는, 3D 메모리 디바이스 형성 방법.
  2. 제1항에 있어서,
    상기 하부 비트 라인 접점은 상기 평면도에서 상기 하부 메모리 셀들 사이에 포함되게 배치되고;
    상기 하부 비트 라인 접점을 형성하는 단계는, 상기 하부 비트 라인 접점의 임계 치수가 상기 하부 비트 라인의 임계 치수 이하이도록, 인-시튜 폴리머 퇴적 및 에칭을 포함하는, 3D 메모리 디바이스 형성 방법.
  3. 삭제
  4. 제1항에 있어서, 상기 복수의 하부 메모리 셀들 또는 상기 상부 메모리 셀들을 형성하는 단계는:
    후속적으로 메모리 스택을 형성하기 위해 제1 전도체, 오보닉 임계 스위치(OTS) 재료, 제2 전도체, 칼코게나이드 기반 합금, 및 제3 전도체의 층들을 퇴적하는 단계; 및
    후속적으로 상기 메모리 스택을 2개의 직교 방향들로 에칭하는 단계를 포함하는, 3D 메모리 디바이스 형성 방법.
  5. 제4항에 있어서, 후속적으로 메모리 스택을 에칭하는 단계는:
    상기 메모리 스택을 상기 2개의 직교 방향들 중 제1 방향으로 이중 패터닝하는 단계;
    제1 갭을 형성하기 위해 상기 이중 패터닝된 메모리 스택을 상기 제1 방향으로 에칭하는 단계;
    유전체 재료로 상기 제1 갭을 채우는 단계;
    상기 에칭된 메모리 스택을 상기 2개의 직교 방향들 중 제2 방향으로 이중 패터닝하는 단계;
    제2 갭을 형성하기 위해 상기 이중 패터닝되고 에칭된 메모리 스택을 상기 제2 방향으로 에칭하는 단계; 및
    상기 유전체 재료로 상기 제2 갭을 채우는 단계를 포함하는, 3D 메모리 디바이스 형성 방법.
  6. 제1항에 있어서, 상기 하부 비트 라인, 상기 워드 라인들, 또는 상기 상부 비트 라인을 형성하는 단계는:
    전도체의 층을 퇴적하는 단계;
    상기 전도체의 층을 이중 패터닝하는 단계; 및
    상기 이중 패터닝된 전도체 층을 에칭하는 단계를 포함하는, 3D 메모리 디바이스 형성 방법.
  7. 3차원(3D) 메모리 디바이스를 형성하는 방법으로서,
    하부 비트 라인 접점 및 하부 비트 라인 접점과 접촉하는 하부 비트 라인을 형성하는 단계;
    상기 하부 비트 라인 위에서 상기 하부 비트 라인과 접촉하는 복수의 하부 메모리 셀들을 형성하는 단계-상기 하부 메모리 셀들의 각각은 적층된, 상변화 메모리(PCM) 요소, 셀렉터 및 복수의 전극들을 포함하고, 상기 하부 비트 라인 접점은 평면도의 영역 내에서 상기 하부 메모리 셀들 사이에 포함되게 배치됨-;
    동일 평면 내에 상기 하부 메모리 셀들 위에서 상기 하부 메모리 셀들과 접촉하는 복수의 병렬 워드 라인들을 형성하는 단계-상기 워드 라인들의 각각은 상기 하부 비트 라인과 직교함-;
    상부 비트 라인 접점, 및 상기 워드 라인들 위의 복수의 상부 메모리 셀들을 형성하는 단계-상기 상부 메모리 셀들의 각각은 상기 워드 라인들의 각각의 하나와 접촉하고, 적층된, PCM 요소, 셀렉터 및 복수의 전극들을 포함하고, 상기 상부 메모리 셀들 각각의 상단 표면은 상기 상부 비트 라인 접점의 상단 표면과 동일 평면 상에 있음-; 및
    상기 상부 메모리 셀들 및 상기 상부 비트 라인 접점 위에서 이들과 접촉하는 상부 비트 라인을 형성하는 단계를 포함하고,
    상기 하부 및 상부 메모리 셀들은 상기 영역 내에서 일정한 피치를 갖고,
    상기 상부 비트 라인 접점은 상기 평면도에서 상기 상부 메모리 셀들 사이에 포함되게 배치되고;
    상기 상부 비트 라인 접점을 형성하는 단계는, 상기 상부 비트 라인 접점의 임계 치수가 상기 상부 비트 라인의 임계 치수 이하이도록, 인-시튜 폴리머 퇴적 및 에칭을 포함하는, 3D 메모리 디바이스 형성 방법.
  8. 제7항에 있어서,
    상기 하부 비트 라인 접점을 형성하는 단계는, 상기 하부 비트 라인 접점의 임계 치수가 상기 하부 비트 라인의 임계 치수 이하이도록, 인-시튜 폴리머 퇴적 및 에칭을 포함하는, 3D 메모리 디바이스 형성 방법.
  9. 제7항에 있어서, 상기 복수의 하부 메모리 셀들 또는 상기 상부 메모리 셀들을 형성하는 단계는:
    후속적으로 메모리 스택을 형성하기 위해 제1 전도체, 오보닉 임계 스위치(OTS) 재료, 제2 전도체, 칼코게나이드 기반 합금, 및 제3 전도체의 층들을 퇴적하는 단계; 및
    후속적으로 상기 메모리 스택을 2개의 직교 방향들로 에칭하는 단계를 포함하는, 3D 메모리 디바이스 형성 방법.
  10. 제9항에 있어서, 후속적으로 메모리 스택을 에칭하는 단계는:
    상기 메모리 스택을 상기 2개의 직교 방향들 중 제1 방향으로 이중 패터닝하는 단계;
    제1 갭을 형성하기 위해 상기 이중 패터닝된 메모리 스택을 상기 제1 방향으로 에칭하는 단계;
    유전체 재료로 상기 제1 갭을 채우는 단계;
    상기 에칭된 메모리 스택을 상기 2개의 직교 방향들 중 제2 방향으로 이중 패터닝하는 단계;
    제2 갭을 형성하기 위해 상기 이중 패터닝되고 에칭된 메모리 스택을 상기 제2 방향으로 에칭하는 단계; 및
    상기 유전체 재료로 상기 제2 갭을 채우는 단계를 포함하는, 3D 메모리 디바이스 형성 방법.
  11. 제7항에 있어서, 상기 하부 비트 라인, 상기 워드 라인들, 또는 상기 상부 비트 라인을 형성하는 단계는:
    전도체의 층을 퇴적하는 단계;
    상기 전도체의 층을 이중 패터닝하는 단계; 및
    상기 이중 패터닝된 전도체 층을 에칭하는 단계를 포함하는, 3D 메모리 디바이스 형성 방법.
  12. 3차원(3D) 메모리 디바이스를 형성하는 방법으로서,
    하부 비트 라인 접점, 및 상기 하부 비트 라인 접점과 접촉하는 하부 비트 라인을 형성하는 단계,
    상기 하부 비트 라인 위에서 상기 하부 비트 라인과 접촉하는 복수의 하부 메모리 셀들을 형성하는 단계-상기 하부 메모리 셀들의 각각은 적층된, 상변화 메모리(PCM) 요소, 셀렉터 및 복수의 전극들을 포함함-;
    동일 평면 내에 상기 하부 메모리 셀들 위에서 상기 하부 메모리 셀들과 접촉하는 복수의 병렬 워드 라인들을 형성하는 단계-상기 워드 라인들의 각각은 상기 하부 비트 라인과 직교함-;
    상기 워드 라인들 위에서 상기 워드 라인들과 접촉하는 복수의 상부 메모리 셀들을 형성하는 단계-상기 상부 메모리 셀들의 각각은 적층된, PCM 요소, 셀렉터 및 복수의 전극들을 포함함-;
    상기 상부 메모리 셀들 위에서 상기 상부 메모리 셀들과 접촉하는 상부 비트 라인을 형성하는 단계-상기 상부 비트 라인은 상기 워드 라인들 각각과 직교함-; 및
    상기 상부 비트 라인과 접촉하여 상부 비트 라인 접점을 형성하는 단계를 포함하고,
    상기 하부 비트 라인 접점 및 상기 상부 비트 라인 접점 중 적어도 하나의 임계 치수는 대응하는 하부 비트 라인 또는 상부 비트 라인의 임계 치수 이하이고,
    상기 하부 비트 라인 접점 및 상기 상부 비트 라인 접점 중 적어도 하나가 평면도의 영역 내에서 상기 하부 및 상부 메모리 셀들 사이에 포함되게 배치되고, 상기 하부 및 상부 메모리 셀들은 상기 영역 내에서 일정한 피치를 갖고,
    상기 상부 비트 라인 접점은 상기 평면도에서 상기 상부 메모리 셀들 사이에 포함되게 배치되고;
    상기 상부 비트 라인 접점을 형성하는 단계는, 상기 상부 비트 라인 접점의 임계 치수가 상기 상부 비트 라인의 임계 치수 이하이도록, 인-시튜 폴리머 퇴적 및 에칭을 포함하는, 3D 메모리 디바이스 형성 방법.
  13. 제12항에 있어서, 상기 하부 비트 라인 접점을 형성하는 단계는 인-시튜 폴리머 퇴적 및 에칭을 포함하는, 3D 메모리 디바이스 형성 방법.
  14. 제12항에 있어서, 상기 하부 및 상부 비트 라인 접점들 중 상기 적어도 하나의 임계 치수는 약 60 nm 이하인, 3D 메모리 디바이스 형성 방법.
  15. 제14항에 있어서, 상기 하부 및 상부 비트 라인 접점들 중 상기 적어도 하나의 임계 치수는 약 10 nm와 약 30 nm 사이인, 3D 메모리 디바이스 형성 방법.
  16. 제12항에 있어서, 상기 하부 및 상부 비트 라인 접점들 중 상기 적어도 하나는 상기 대응하는 하부 비트 라인 또는 상부 비트 라인과 동일한 피치를 갖는, 3D 메모리 디바이스 형성 방법.
  17. 제12항에 있어서, 상기 하부 비트 라인 접점의 임계 치수는 상기 하부 비트 라인의 임계 치수 이하인, 3D 메모리 디바이스 형성 방법.
  18. 제12항에 있어서, 상기 복수의 하부 메모리 셀들 또는 상기 상부 메모리 셀들을 형성하는 단계는:
    후속적으로 메모리 스택을 형성하기 위해 제1 전도체, 오보닉 임계 스위치(OTS) 재료, 제2 전도체, 칼코게나이드 기반 합금, 및 제3 전도체의 층들을 퇴적하는 단계; 및
    후속적으로 상기 메모리 스택을 2개의 직교 방향들로 에칭하는 단계를 포함하는, 3D 메모리 디바이스 형성 방법.
  19. 제18항에 있어서, 후속적으로 메모리 스택을 에칭하는 단계는:
    상기 메모리 스택을 상기 2개의 직교 방향들 중 제1 방향으로 이중 패터닝하는 단계;
    제1 갭을 형성하기 위해 상기 이중 패터닝된 메모리 스택을 상기 제1 방향으로 에칭하는 단계;
    유전체 재료로 상기 제1 갭을 채우는 단계;
    상기 에칭된 메모리 스택을 상기 2개의 직교 방향들 중 제2 방향으로 이중 패터닝하는 단계;
    제2 갭을 형성하기 위해 상기 이중 패터닝되고 에칭된 메모리 스택을 상기 제2 방향으로 에칭하는 단계; 및
    상기 유전체 재료로 상기 제2 갭을 채우는 단계를 포함하는, 3D 메모리 디바이스 형성 방법.
  20. 제12항에 있어서, 상기 하부 비트 라인, 상기 워드 라인들, 또는 상기 상부 비트 라인을 형성하는 단계는:
    전도체의 층을 퇴적하는 단계;
    상기 전도체의 층을 이중 패터닝하는 단계; 및
    상기 이중 패터닝된 전도체 층을 에칭하는 단계를 포함하는, 3D 메모리 디바이스 형성 방법.
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
KR1020217038336A 2019-10-14 2019-10-14 3차원 상변화 메모리 디바이스들을 형성하는 방법들 KR102651904B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/110948 WO2021072576A1 (en) 2019-10-14 2019-10-14 Methods for forming three-dimensional phase-change memory devices

Publications (2)

Publication Number Publication Date
KR20220003005A KR20220003005A (ko) 2022-01-07
KR102651904B1 true KR102651904B1 (ko) 2024-03-28

Family

ID=69814311

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217038336A KR102651904B1 (ko) 2019-10-14 2019-10-14 3차원 상변화 메모리 디바이스들을 형성하는 방법들

Country Status (6)

Country Link
US (1) US11133465B2 (ko)
JP (1) JP7394881B2 (ko)
KR (1) KR102651904B1 (ko)
CN (1) CN110914994B (ko)
TW (1) TWI718824B (ko)
WO (1) WO2021072576A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020037568A1 (zh) * 2018-08-22 2020-02-27 深圳市欢太科技有限公司 一种速记方法、终端及计算机存储介质
CN112041997B (zh) * 2020-07-27 2024-01-12 长江先进存储产业创新中心有限责任公司 用于3D X-Point存储器的具有减小的编程电流和热串扰的新单元结构
CN112106202A (zh) * 2020-08-11 2020-12-18 长江先进存储产业创新中心有限责任公司 用于3D X-Point存储器以改善编程并增大阵列尺寸的具有减小的WL和BL电阻的新单元堆叠层
WO2022056760A1 (en) * 2020-09-17 2022-03-24 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd Phase-change memory devices having metal filament threshold switching selector and methods for forming the same
WO2022077167A1 (en) * 2020-10-12 2022-04-21 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd Novel self-aligned half damascene contact scheme to reduce cost for 3d pcm
WO2022077176A1 (en) * 2020-10-12 2022-04-21 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd A new constriction cell structure and fabrication method with reduced programming current and thermal cross talk for 3d x-point memory
WO2022109773A1 (en) * 2020-11-24 2022-06-02 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd New super-lattice cell structure and fabrication method with reduced programming current and thermal cross talk for 3d x-point memory
CN112655092B (zh) * 2020-12-01 2024-04-05 长江先进存储产业创新中心有限责任公司 用于3d x点存储器的具有减小的编程电流和热串扰的衬垫电极单元结构和制造方法
WO2022115985A1 (en) * 2020-12-01 2022-06-09 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd A novel liner confined cell structure and fabrication method with reduced programming current and thermal cross talk for 3d x-point memory
CN112599667B (zh) * 2020-12-15 2024-06-18 长江先进存储产业创新中心有限责任公司 一种相变存储器及其制作方法
CN113454786B (zh) * 2021-05-19 2022-12-06 长江先进存储产业创新中心有限责任公司 三维相变存储器器件及其形成方法
WO2023272550A1 (en) * 2021-06-30 2023-01-05 Yangtze Memory Technologies Co., Ltd. Phase-change memory devices, systems, and methods of operating thereof
CN114256292A (zh) * 2021-10-27 2022-03-29 长江先进存储产业创新中心有限责任公司 三维相变存储器及其制造方法
CN114823778A (zh) * 2022-03-28 2022-07-29 长江先进存储产业创新中心有限责任公司 半导体器件及形成方法
CN117352489A (zh) * 2022-06-21 2024-01-05 长鑫存储技术有限公司 半导体结构及其制造方法、存储芯片、电子设备
CN117352490A (zh) * 2022-06-21 2024-01-05 长鑫存储技术有限公司 半导体结构及其制造方法、存储芯片、电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011071207A (ja) * 2009-09-24 2011-04-07 Toshiba Corp 半導体記憶装置
JP2014146406A (ja) * 2013-01-29 2014-08-14 Toshiba Corp 半導体記憶装置

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1099695C (zh) * 1998-09-24 2003-01-22 张国飙 三维只读存储器及其制造方法
JP4660095B2 (ja) 2002-04-04 2011-03-30 株式会社東芝 相変化メモリ装置
US6917532B2 (en) * 2002-06-21 2005-07-12 Hewlett-Packard Development Company, L.P. Memory storage device with segmented column line array
US8198618B2 (en) 2007-12-10 2012-06-12 Panasonic Corporation Nonvolatile memory device and manufacturing method thereof
US20090185411A1 (en) 2008-01-22 2009-07-23 Thomas Happ Integrated circuit including diode memory cells
JP5244454B2 (ja) 2008-05-19 2013-07-24 株式会社東芝 不揮発性記憶装置及びその製造方法
JP5322533B2 (ja) * 2008-08-13 2013-10-23 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
CN101350360B (zh) * 2008-08-29 2011-06-01 中国科学院上海微系统与信息技术研究所 一种三维堆叠非相变所致电阻转换存储装置及其制造方法
JP5550239B2 (ja) 2009-01-26 2014-07-16 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
JP4892027B2 (ja) 2009-03-23 2012-03-07 株式会社東芝 半導体記憶装置
US8173987B2 (en) * 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US9123409B2 (en) * 2009-06-11 2015-09-01 Micron Technology, Inc. Memory device for a hierarchical memory architecture
TWI492432B (zh) * 2009-12-17 2015-07-11 Hitachi Ltd Semiconductor memory device and manufacturing method thereof
US8860223B1 (en) * 2010-07-15 2014-10-14 Micron Technology, Inc. Resistive random access memory
US8824183B2 (en) 2010-12-14 2014-09-02 Sandisk 3D Llc Non-volatile memory having 3D array of read/write elements with vertical bit lines and select devices and methods thereof
US8830725B2 (en) * 2011-08-15 2014-09-09 International Business Machines Corporation Low temperature BEOL compatible diode having high voltage margins for use in large arrays of electronic components
KR101541056B1 (ko) * 2011-09-13 2015-07-31 아데스토 테크놀러지스 코포레이션 합금 전극을 갖는 저항 스위칭 디바이스 및 그 형성 방법
US8879299B2 (en) * 2011-10-17 2014-11-04 Sandisk 3D Llc Non-volatile memory cell containing an in-cell resistor
US8711597B2 (en) * 2012-01-26 2014-04-29 HGST Netherlands B.V. 3D solid-state arrangement for solid state memory
KR101957897B1 (ko) * 2012-04-26 2019-03-13 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
KR101934003B1 (ko) 2012-06-01 2019-01-02 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
US9741765B1 (en) * 2012-08-14 2017-08-22 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US8841649B2 (en) * 2012-08-31 2014-09-23 Micron Technology, Inc. Three dimensional memory array architecture
US8729523B2 (en) 2012-08-31 2014-05-20 Micron Technology, Inc. Three dimensional memory array architecture
US9007800B2 (en) 2012-12-08 2015-04-14 International Business Machines Corporation Three-dimensional memory array and operation scheme
US9093642B2 (en) * 2013-01-25 2015-07-28 Kabushiki Kaisha Toshiba Non-volatile memory device and method of manufacturing the same
US9257484B2 (en) * 2013-01-30 2016-02-09 Kabushiki Kaisha Toshiba Non-volatile memory device and method of manufacturing the same
US9123890B2 (en) 2013-02-14 2015-09-01 Sandisk 3D Llc Resistance-switching memory cell with multiple raised structures in a bottom electrode
US9166158B2 (en) * 2013-02-25 2015-10-20 Micron Technology, Inc. Apparatuses including electrodes having a conductive barrier material and methods of forming same
US20150028280A1 (en) * 2013-07-26 2015-01-29 Micron Technology, Inc. Memory cell with independently-sized elements
US9257431B2 (en) * 2013-09-25 2016-02-09 Micron Technology, Inc. Memory cell with independently-sized electrode
US9679946B2 (en) * 2014-08-25 2017-06-13 HGST, Inc. 3-D planes memory device
US9530824B2 (en) * 2014-11-14 2016-12-27 Sandisk Technologies Llc Monolithic three dimensional memory arrays with staggered vertical bit line select transistors and methods therfor
US9691475B2 (en) * 2015-03-19 2017-06-27 Micron Technology, Inc. Constructions comprising stacked memory arrays
US9691820B2 (en) 2015-04-24 2017-06-27 Sony Semiconductor Solutions Corporation Block architecture for vertical memory array
KR102395193B1 (ko) * 2015-10-27 2022-05-06 삼성전자주식회사 메모리 소자 및 그 제조 방법
US20170154926A1 (en) * 2015-11-26 2017-06-01 Fu-Chang Hsu 3d cross-point array and process flows
KR102465966B1 (ko) * 2016-01-27 2022-11-10 삼성전자주식회사 메모리 소자, 및 그 메모리 소자를 포함한 전자 장치
US20170255834A1 (en) 2016-03-07 2017-09-07 HangZhou HaiCun Information Technology Co., Ltd. Distributed Pattern Processor Comprising Three-Dimensional Memory Array
KR102463036B1 (ko) 2016-03-15 2022-11-03 삼성전자주식회사 반도체 메모리 소자 및 이의 제조 방법
US9673257B1 (en) * 2016-06-03 2017-06-06 Sandisk Technologies Llc Vertical thin film transistors with surround gates
KR20180058060A (ko) * 2016-11-23 2018-05-31 에스케이하이닉스 주식회사 피크 커런트 분산이 가능한 상변화 메모리 장치
US10103325B2 (en) 2016-12-15 2018-10-16 Winbond Electronics Corp. Resistance change memory device and fabrication method thereof
US10157667B2 (en) * 2017-04-28 2018-12-18 Micron Technology, Inc. Mixed cross point memory
KR102366798B1 (ko) 2017-06-13 2022-02-25 삼성전자주식회사 반도체 소자
US10374014B2 (en) 2017-10-16 2019-08-06 Sandisk Technologies Llc Multi-state phase change memory device with vertical cross-point structure
KR102471157B1 (ko) * 2017-11-09 2022-11-25 삼성전자주식회사 메모리 소자
KR102403733B1 (ko) * 2017-12-01 2022-05-30 삼성전자주식회사 메모리 소자
US10482953B1 (en) * 2018-08-14 2019-11-19 Macronix International Co., Ltd. Multi-state memory device and method for adjusting memory state characteristics of the same
US10573397B1 (en) * 2018-12-04 2020-02-25 Western Digital Technologies, Inc. Parameter tracking for non-volatile memory to avoid over-programming

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011071207A (ja) * 2009-09-24 2011-04-07 Toshiba Corp 半導体記憶装置
JP2014146406A (ja) * 2013-01-29 2014-08-14 Toshiba Corp 半導体記憶装置

Also Published As

Publication number Publication date
CN110914994A (zh) 2020-03-24
US11133465B2 (en) 2021-09-28
TW202115877A (zh) 2021-04-16
JP2022535516A (ja) 2022-08-09
US20210111342A1 (en) 2021-04-15
JP7394881B2 (ja) 2023-12-08
TWI718824B (zh) 2021-02-11
WO2021072576A1 (en) 2021-04-22
KR20220003005A (ko) 2022-01-07
CN110914994B (zh) 2021-05-25

Similar Documents

Publication Publication Date Title
KR102659033B1 (ko) 3차원 상변화 메모리 디바이스들
KR102651904B1 (ko) 3차원 상변화 메모리 디바이스들을 형성하는 방법들
US10756265B2 (en) Methods for forming narrow vertical pillars and integrated circuit devices having the same
US10957742B2 (en) Resistive random-access memory array with reduced switching resistance variability
US10658585B2 (en) Dedicated contacts for controlled electroforming of memory cells in resistive random-access memory array
WO2022056760A1 (en) Phase-change memory devices having metal filament threshold switching selector and methods for forming the same
KR102641772B1 (ko) 반도체 메모리 디바이스들 및 제조 방법들
KR102329578B1 (ko) 라인형 메모리 및 그 형성 방법
CN109768159B (zh) 存储器件
WO2024098376A1 (en) Three-dimensional phase-change memory and methods
WO2024098391A1 (en) Three-dimensional phase-change memory and methods for making same
WO2024098366A1 (en) A multi-stack three-dimensional phase-change memory and methods for making the same
WO2023004609A1 (en) Phase-change memory device and method for forming the same
WO2023168696A1 (en) Three-dimensional memory device and method of manufacturing thereof
WO2023087131A1 (en) Phase-change memory device and method for forming the same
US11647682B2 (en) Memory array, semiconductor chip and manufacturing method of memory array
WO2022095007A1 (en) Memory devices having memory cells with multiple threshold voltages and methods for forming and operating the same
CN118339654A (zh) 多堆叠体三维相变存储器及其制作方法
CN118339545A (zh) 三维相变存储器及其制造方法
CN118339647A (zh) 三维相变存储器及其制作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right