CN107689242B - 形成具有阈值开关器件的半导体器件的方法 - Google Patents

形成具有阈值开关器件的半导体器件的方法 Download PDF

Info

Publication number
CN107689242B
CN107689242B CN201710657323.1A CN201710657323A CN107689242B CN 107689242 B CN107689242 B CN 107689242B CN 201710657323 A CN201710657323 A CN 201710657323A CN 107689242 B CN107689242 B CN 107689242B
Authority
CN
China
Prior art keywords
switching device
voltage
magnitude
threshold
threshold switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710657323.1A
Other languages
English (en)
Other versions
CN107689242A (zh
Inventor
梁民圭
朴盛健
成东俊
安东浩
李政武
崔雪
堀井秀树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107689242A publication Critical patent/CN107689242A/zh
Application granted granted Critical
Publication of CN107689242B publication Critical patent/CN107689242B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种形成包括存储单元阵列的半导体器件的方法，该方法可以包括对存储阵列的一个或更多个存储单元执行开关烧制操作从而导致与存储单元中的阈值开关器件相关的阈值电压分布被减小。开关器件烧制操作可以被执行使得阈值电压分布被减小同时保持所述一个或更多个阈值开关器件处于非晶态。对阈值开关器件执行开关器件烧制操作可以包括加热阈值开关器件、施加电压到阈值开关器件、施加电流到阈值开关器件、其一些组合等等。

Description

形成具有阈值开关器件的半导体器件的方法
技术领域
本发明构思涉及形成具有阈值开关器件的半导体器件。
背景技术
通常，半导体器件的存储单元如相变随机存取存储器(PRAM)等等已经使用p-n二极管或者金属氧化物半导体(MOS)晶体管作为开关器件。近来，为了改善半导体器件的集成度，代替诸如p-n二极管或者MOS晶体管的开关器件，已经提出在一个或更多个半导体器件的一个或更多个存储单元中包括阈值开关器件，在该阈值开关器件中，电阻值在特定电压大小被快速地改变。
发明内容
本发明构思的一些示例实施方式可以提供用于改善阈值开关器件的分布特性的开关器件烧制(firing)工艺以及使用该开关烧制工艺形成半导体器件的方法。
根据本发明构思的一些示例实施方式，一种形成半导体器件的方法可以包括：在半导体基板上形成存储单元阵列，该存储单元阵列包括一组第一导电线、实质上垂直于第一导电线延伸的一组第二导电线、以及在第一导电线和第二导电线之间的一组存储单元，存储单元包括数据存储元件和处于非晶相的阈值开关器件，每个阈值开关器件配置为分别基于施加在阈值开关器件上的至少满足与阈值开关器件相关的阈值电压的电压的大小而改变电阻。该方法可以还包括对存储阵列执行开关器件烧制操作同时保持阈值开关器件处于非晶态，使得与阈值开关器件相关的阈值电压分布减小。
根据本发明构思的一些示例实施方式，一种形成半导体器件的方法可以包括形成多个存储单元，所述多个存储单元中的每个存储单元分别包括数据存储元件和双向阈值开关器件，双向阈值开关器件处于非晶相，双向阈值开关器件与阈值电压相关，使得双向阈值开关器件被配置为基于施加在双向阈值开关器件上的至少满足阈值电压的电压的大小而改变电阻。该方法可以还包括对所述多个存储单元执行开关器件烧制操作同时保持所述多个存储单元的双向阈值开关器件处于非晶相，使得与双向阈值开关器件相关的阈值电压分布减小。
根据本发明构思的一些示例实施方式，一种形成半导体器件的方法可以包括形成包括多个阈值开关器件的存储单元阵列，每个阈值开关器件配置为分别基于施加在阈值开关器件上的至少满足与阈值开关器件相关的阈值电压的电压的大小而改变电阻。该方法可以还包括对阈值开关器件执行开关器件烧制操作，使得与阈值开关器件相关的阈值电压分布减小。执行开关器件烧制操作可以包括执行以下至少之一：加热阈值开关器件至比室温高并且还与阈值开关器件中非晶的保持状态相关的温度；基于增加施加的电压的大小至大于与阈值开关器件相关的阈值电压大小的目标电压大小、保持施加的电压的大小处于目标电压大小持续特定时长以及使施加的电压的大小从目标电压大小下降，施加电压至阈值开关器件；以及基于增加施加的电流的大小至目标电流大小、保持施加的电压的大小处于目标电流大小持续特定时长以及使施加的电流的大小从目标电流大小下降，施加电流至阈值开关器件。
根据本发明构思的一些示例实施方式，一种形成半导体器件的方法可以包括对存储单元执行开关器件烧制操作，存储单元包括数据存储元件和阈值开关器件，阈值开关器件处于非晶态，阈值开关器件与阈值电压相关，使得阈值开关器件被配置为基于施加在阈值开关器件上的至少满足阈值电压的电压的大小而改变电阻。执行开关器件烧制操作可以包括调节与阈值开关器件相关的阈值电压同时保持阈值开关器件的非晶态。
附图说明
通过结合附图的以下详细说明，将更加清楚地理解本发明构思的以上及其它方面、特征和其它优点，在附图中：
图1是示出根据一些示例实施方式的形成半导体器件的方法的流程图；
图2是示出根据一些示例实施方式的半导体器件的框图；
图3A是示出根据一些示例实施方式的半导体器件的存储单元的示例的电路图；
图3B是示出根据一些示例实施方式的半导体器件的存储单元阵列区域的示例的透视图；
图4A是示出根据一些示例实施方式的半导体器件的存储单元的变型示例的电路图；
图4B是示出根据一些示例实施方式的半导体器件的存储单元阵列区域的变型示例的透视图；
图5是示出根据一些示例实施方式的形成半导体器件的方法的示例的图；
图6是示出根据一些示例实施方式的形成半导体器件的变型示例的图；
图7是示出根据一些示例实施方式的形成半导体器件的方法的不同变型示例的图；
图8是示出根据一些示例实施方式的形成半导体器件的方法的不同变型示例的图；
图9是示出根据一些示例实施方式的形成半导体器件的方法的不同变型示例的图；
图10是示出根据一些示例实施方式的形成半导体器件的方法的不同变型示例的图；
图11是示出根据一些示例实施方式的形成半导体器件的方法的不同变型示例的图；
图12是示出根据一些示例实施方式的形成半导体器件的方法的不同变型示例的图；
图13是示出根据一些示例实施方式的形成半导体器件的方法的不同变型示例的图；
图14是示出根据一些示例实施方式的形成半导体器件的方法的不同变型示例的图；
图15是示出根据一些示例实施方式的形成半导体器件的方法的不同变型示例的图；
图16是示出根据一些示例实施方式的形成半导体器件的方法的不同变型示例的图；
图17A是示出阈值开关器件的电流-电压特性的曲线图，根据一些示例实施方式的形成半导体器件的方法的阈值器件烧制工艺没有被应用到该阈值开关器件；
图17B是示出阈值开关器件的电流-电压特性的曲线图，根据一些示例实施方式的形成半导体器件的方法的阈值器件烧制工艺被应用到该阈值开关器件；
图18是示出根据一些示例实施方式的形成半导体器件的方法的不同变型示例的流程图；
图19A是示出与包括在根据一些示例实施方式的存储单元阵列中的多个开关器件相关的阈值电压分布的曲线图；以及
图19B是示出与包括在根据一些示例实施方式的已经对其执行了开关器件烧制操作的存储单元阵列中的多个开关器件相关的阈值电压分布的曲线图。
具体实施方式
将参照图1描述根据一些示例实施方式的形成半导体器件的方法。
图1是示出根据一些示例实施方式的形成半导体器件的方法的流程图。
参照图1，根据一些示例实施方式的形成半导体器件的方法可以包括形成存储单元阵列区域和外围电路区域的操作(S10)以及执行开关器件烧制工艺以改善存储单元阵列的开关器件的阈值电压分布特性的操作(S50)。
将参照图2描述存储单元阵列区域以及外围电路区域。
图2是示出根据一些示例实施方式的半导体器件的框图。
参照图2，可以形成彼此电联接的外围电路区域PCA和存储单元阵列区域MCA。外围电路区域PCA可以包括第一外围电路区域PC1、第二外围电路区域PC2和控制电路区域CN。存储单元阵列区域MCA可以包括第一导电线CL1、与第一导电线CL1交叉的第二导电线CL2、以及设置在第一导电线CL1和第二导电线CL2交叉的区域中的存储单元MC。第一导电线CL1和第二导电线CL2中的一种可以是字线，其另一种可以是位线。
存储单元阵列区域MCA可以通过第一导电线CL1电联接(例如，直接或者间接地连接)到第一外围电路区域PC1，并且可以通过第二导电线CL2电联接到第二外围电路区域PC2。
第一外围电路区域PC1可以包括地址译码器电路区域，第二外围电路区域PC2可以包括读/写电路区域。控制电路区域CN可以控制第一外围电路区域PC1和第二外围电路区域PC2。例如，第一外围电路区域PC1可以配置为响应于控制电路区域CN的控制而被操作，第二外围电路区域PC2可以配置为响应于控制电路区域CN的控制而被操作。控制电路区域CN可以控制根据一些示例实施方式的半导体器件的操作。
将参照图3A至4B描述存储单元阵列区域MCA。
图3A和3B是示出存储单元阵列区域MCA的示例的图，图4A和4B是示出存储单元阵列区域MCA的变型示例的图。
参照图3A和3B，将描述存储单元阵列区域MCA的示例。图3A是示出根据一些示例实施方式的半导体器件的存储单元MC的示例的电路图，图3B是示出根据一些示例实施方式的半导体器件的示例的透视图。
参照图1、2和3A，存储单元阵列区域MCA的每个存储单元MC可以包括在第一导电线CL1和第二导电线CL2之间的数据存储元件VR和开关器件SW。开关器件SW可以设置在数据存储元件VR与第二导电线CL2之间。开关器件SW和数据存储元件VR可以彼此串联联接。
将参照图3B描述包括如上所述的在图3A中示出的存储单元MC的半导体器件的一些示例实施方式。
参照图1、2、3A和3B，下绝缘层6可以形成在基板3上。基板3可以是由诸如硅等等的半导体材料形成(例如，至少部分地包括诸如硅等等的半导体材料)的半导体基板。下绝缘层6可以由诸如硅氧化物等等的绝缘材料形成(例如，可以至少部分地包括诸如硅氧化物等等的绝缘材料)。
第一导电线CL1可以形成在下绝缘层6上。第一导电线CL1可以平行地或者实质上平行地延伸(例如，在制造公差和/或材料公差内平行)。第一导电线CL1可以由导电材料诸如掺杂硅、金属(例如，钨(W)等等)、金属氮化物(例如，钛氮化物(TiN)或者钨氮化物(WN)等等)和/或金属硅化物(例如，钨硅化物(WSi)或者TiSi等等)等等形成。
顺序地层叠在第一导电线CL1上的第一电极20、数据存储元件VR、第二电极30、开关器件SW、第三电极40和第二导电线CL2可以形成在第一导电线CL1上，至少如图3B中所示。平行或者实质上平行地延伸的第二导电线CL2可以垂直地交叠第一导电线CL1并且可以在垂直或者实质上垂直(例如，在制造公差和/或材料公差内)的方向上延伸。如图3B中所示，每个存储单元MC可以垂直地交叠第一导电线CL1和第二导电线CL2两者，使得存储单元MC沿着与第一导电线CL1和第二导电线CL2两者交叉的轴延伸。
开关器件SW和数据存储元件VR可以配置存储单元阵列区域(图2中的MCA)的存储单元(图2中的MC)。
在一些示例实施方式中，一个或更多个数据存储元件VR可以由配置为根据施加的电流在晶态和非晶态之间改变的相变材料(包括例如相变材料层)形成。例如，作为可以用在数据存储元件VR中的相变材料，包括锗(Ge)元素、锑(Sb)元素和/或碲(Te)元素的硫族化物基材料可以被提供。因此，包括存储单元MC的半导体器件可以是相变随机存取存储器(PRAM)。然而，一些示例实施方式不限于由相变材料形成的数据存储元件VR。例如，数据存储元件VR可以由可以通过施加电信号而转变为具有高电阻或者可以转变为具有低电阻的材料形成，例如，钙钛矿基材料层或者过渡金属氧化物层。在一些示例实施方式中，一个或更多个数据存储元件VR可以包括其电阻可以通过磁场或者自旋转移力矩改变的材料。
一个或更多个开关器件SW可以是阈值开关器件。一个或更多个开关器件SW可以是配置为具有非晶相的双向阈值开关器件。
一个或更多个开关器件SW可以配置为基于施加于开关器件SW的电压改变电阻(例如，从大约10,000,000欧姆到小于1欧姆)，其中施加的电压的大小至少满足特定的阈值电压大小(这里也被称为“阈值电压”)。例如，所施加的电压的大小等于或大于特定的阈值电压大小。因此，所述一个或更多个开关器件SW可以被理解为与特定阈值电压相关。
开关器件SW可以由与可以用于数据存储元件VR的硫族化物材料不同系列的硫族化物材料形成(例如，至少部分地包括与可以用于数据存储元件VR的硫族化物材料不同系列的硫族化物材料)。例如，一个或更多个数据存储元件VR可以由其中在半导体器件运行时结晶相和非晶相可以相对于彼此相变的材料形成(例如，Ge元素、Sb元素或者Te元素等等的合金)，并且开关器件SW可以由在半导体器件运行时可以保持非晶相的硫族化物基材料(例如，包括As元素和Se元素的合金等等)形成。可以形成(例如，至少部分地包括)开关器件SW的材料不限于包括As元素和Se元素的合金。例如，开关器件SW可以由包含As元素和S元素的合金以及包含As元素和Te元素的合金形成。开关器件SW可以包括包含As元素、S元素、Se元素、Te元素和Ge元素中的至少两种或更多种元素的合金材料，或者可以包括合金材料以及添加元素(例如，硅元素或者氮元素等等)，该添加元素允许在比使用所述合金材料的情况下非晶相可以得以保持的温度高的温度下保持非晶相。
开关器件SW可以设置在数据存储元件VR上面，但是一些示例实施方式不限于此。例如，如图4A和4B中所示出的，开关器件SW可以设置在数据存储元件VR下面，使得相对于数据存储元件VR，开关器件SW最靠近第一导电线CL1。如上所述设置在数据存储元件VR下面的开关器件SW将参照图4A和4B被描述。图4A是示出根据一些示例实施方式的半导体器件的存储单元的变型示例的电路图，图4B是示出根据一些示例实施方式的半导体器件的变型示例的透视图。
参照图1和2以及图4A，每个存储单元MC可以包括相比第一导电线CL1更靠近第二导电线CL2的数据存储元件VR以及相比第二导电线CL2更靠近第一导电线CL1的开关器件SW。
包括图4A中的存储单元MC的半导体器件的示例将参照图4B描述。
参照图1、2和4A以及图4B，下绝缘层6和第一导电线CL1可以形成在基板3上面。第一电极20、开关器件SW、第二电极30、数据存储元件VR、第三电极40和第二导电线CL2可以形成为顺序地层叠在第一导电线CL1上。存储单元MC的开关器件SW和数据存储元件VR可以由与图3A和3B中描述的开关器件SW和数据存储元件VR的材料相同的材料形成，使得图3A、3B、4A和4B所示的存储单元MC的开关器件SW包括普通材料并且图3A、3B、4A和4B所示的存储单元MC的数据存储元件VR包括普通材料。
执行配置为改善存储单元阵列区域MCA的开关器件SW的阈值电压分布特性的开关器件烧制工艺的操作(S50)(这里也被称为开关器件烧制操作)将参照图5至18描述。如以下至少关于图19A-19B进一步描述的，改善开关器件SW的阈值电压分布特性可以包括减小与开关器件相关的不同阈值电压的变化。阈值电压分布的这样的“改善”在这里可以指的是“减小”阈值电压分布、减小阈值电压变化、其一些组合等等。在一些示例实施方式中，对至少一个开关器件执行开关器件烧制工艺可以包括“调节”与所述至少一个开关器件相关的阈值电压(例如，增加或者减小相关的阈值电压)，使得所述至少一个开关器件的相关阈值电压与至少一个其它开关器件的相关阈值电压之间的差减小。
这里，对包括参照图1、2、3A和3B描述的存储单元MC的半导体器件执行的开关器件烧制工艺可以以同样的方式对包括如参照图1、2、4A和4B描述的包括变型的存储单元MC的半导体器件执行。因此，除非另外描述，参照图1、2、3A和3B以及图5至图18描述的开关器件烧制工艺可以理解为对包括参照图1、2、4A和4B描述的变型的存储单元MC的半导体器件执行。
将参照图1、2、3A和3B以及图5描述开关器件烧制工艺的一些示例实施方式。
参照图1、2、3A和3B以及图5，开关器件烧制工艺S50可以包括执行开关器件烘烤工艺100，该开关器件烘烤工艺100包括从外部热源施加热到存储单元MC的开关器件SW(例如，“加热”开关器件SW)。开关器件烘烤工艺100可以在大约150℃或更低的温度执行，使得开关器件SW被加热到大约150℃或更低的温度并且还使得处于非晶相的开关器件SW没有结晶。开关器件烘烤工艺100可以在大约100℃至大约150℃的温度执行，使得开关器件SW被加热到大约100℃至大约150℃的温度。
其阈值电压分布特性在开关器件烧制工艺中被改善的开关器件SW可以保持非晶相。换言之，对开关器件SW执行开关器件烧制工艺可以将开关器件SW配置为保持非晶相。
参照图6至10，将描述开关器件烧制工艺的变型示例，包括施加电压至开关器件SW以改善开关器件SW的阈值电压分布特性。
参照图1、2、3A和3B以及图6，施加电压至开关器件SW可以包括在开关器件SW中在第一时长Ta内从0V逐渐增加或者线性地增加电压大小至目标电压大小Vtg，保持处于目标电压大小Vtg的电压达第二时长Tb，以及在第三时长Tc内降低电压大小。至少如图6中所示，目标电压大小Vtg可以大于阈值电压大小Vth。如这里所提及的，关于施加电压至开关器件SW调节电压大小将被理解为指的是调节施加到一个或更多个开关器件SW的电压的电压大小。
在第一时长至第三时长Ta、Tb和Tc中，施加电压至开关器件SW可以包括施加正电压至第二导电线CL2以及施加接地电压或者0V至第一导电线CL1。
在一些示例实施方式中，目标电压大小Vtg可以是具有比开关器件SW的阈值电压Vth的大小(例如，电压的大小)高ΔV的大小的电压。例如，目标电压大小Vtg可以是具有比开关器件SW的阈值电压Vth的大小高大约1％至大约20％的大小的电压。
在一些示例实施方式中，为了显著地减小会使开关器件SW退化的充电效应的发生，将电压增加至目标电压大小Vtg所需的上升时间，即，第一时长Ta，可以长于使电压从目标电压大小Vtg下降的下降时间，即，第三时长Tc。例如，第一时长Ta可以是等于或者实质上等于(例如，在制造公差和/或材料公差内等于)第三时长Tc的持续时间的2倍至大约100倍的时间(持续时间)。
对于第一时长Ta，施加电压至开关器件SW可以包括逐渐增加或者线性地增加施加到开关器件SW的电压大小至目标电压大小Vtg，但是一些示例实施方式不限于此。施加电压至开关器件SW达第一时长Ta的方法的变型示例将参照图7描述。
参照图7，施加电压至开关器件SW可以包括在开关器件SW中在第一时长Ta阶梯式地(例如，以增量方式、阶梯式地等等)增加施加到开关器件SW的电压大小至目标电压大小Vtg，在第二时长Tb期间保持处于目标电压大小Vtg的电压，以及在第三时长Tc期间降低电压大小。电压施加中的每个“阶段”可以包括将施加的电压的大小增加差分电压(differential voltage)大小dV。在一些示例实施方式中，差分电压的大小可以与ΔV相同或者实质上相同。
在开关器件烧制工艺期间，操作脉冲可以被施加到开关器件SW。当电压在第一时长Ta增加时，脉冲高度被分阶段地增加2倍至更多倍，以达到目标电压大小Vtg。因此，在电压被施加时可能发生的施加电压大小的过冲(overshoot)可以显著地减小。
在一些示例实施方式中，施加电压至开关器件包括在施加的电压增加到大于与阈值开关器件相关的阈值电压大小的目标电压大小之前，施加具有一大小的电压至开关器件，在该大小的电压处极性与处于目标电压大小的施加电压的极性相反。参照图1、2、3A和3B以及图8，施加电压至开关器件SW可以包括在负电压脉冲Vn被施加到开关器件SW之后施加正电压脉冲至开关器件SW，以减小数据存储元件VR的放电。例如，其中可以包括在开关器件SW中施加负电压Vn至第一导电线CL1同时施加接地电压GND或者0V至第二导电线CL2，随后施加正目标电压大小Vtg至第二导电线CL2并且施加接地电压或者0V至第一导电线CL1。
在一些示例实施方式中，施加到第二导电线CL2的正目标电压大小Vtg可以是与参照图6描述的目标电压大小Vtg相同的电压。
在一些示例实施方式中，施加到第一导电线CL1以向开关器件SW施加负电压的电压的大小可以低于施加到开关器件SW的目标电压大小Vtg。
在一些示例实施方式中，施加到第一导电线CL1以向开关器件SW施加负电压Vn的电压的大小可以与开关器件SW的阈值电压Vth的大小相同。在一些示例实施方式中，施加到第一导电线CL1以向开关器件SW施加负电压的电压的大小可以小于开关器件SW的阈值电压Vth的大小。
根据上述开关器件烧制工艺，在目标电压大小Vtg被施加到开关器件SW之前，负电压Vn被施加到开关器件SW以预先减小开关器件SW内的电子的量。因此，负电压Vn可以被预先施加到开关器件SW，由此防止在目标电压大小Vtg被施加到开关器件SW时会发生的开关器件SW的退化。
参照图1、2、3A和3B以及图9，施加电压到开关器件SW可以包括在施加如参照图8所描述的负电压脉冲Vn到开关器件SW之后，在开关器件SW中如图6所描述地在第一时长Ta将施加到开关器件SW的电压大小增加至目标电压大小Vtg、在第二时长Tb保持电压处于目标电压大小Vtg、以及在第三时长Tc使电压大小下降。
参照图1、2、3A和3B以及图10，施加电压到开关器件SW可以包括在施加如参照图8所描述的负电压脉冲Vn到开关器件SW之后，在开关器件SW中如图7所描述地在第一时长Ta以差分电压dV的阶梯方式将施加到开关器件SW的电压的大小增加至目标电压大小Vtg、在第二时长Tb保持电压处于目标电压大小Vtg、以及在第三时长Tc使电压大小下降。在一些示例实施方式中，电压大小可以分别以具有不同大小的差分电压dV的阶梯方式而以增量方式增加。例如，电压大小增加的第一阶段可以具有差分电压dV并且电压大小增加的第二阶段可以具有2×dV的差分电压。
将参照图11至15描述开关器件烧制工艺的不同变型示例，该开关器件烧制工艺包括施加电流至开关器件SW以改善开关器件SW的阈值电压分布特性。
参照图1、2、3A和3B以及图11，施加电流到开关器件SW可以包括在第一时长Ta逐渐地或者线性地增加电流大小至目标电流大小Itg、在第二时长Tb保持电流处于目标电流大小Itg、以及在第三时长Tc使电流的大小下降。如这里所提及的，关于施加电流到开关器件SW调节电流大小将被理解为指的是调节施加到一个或更多个开关器件SW的电流的电流大小。
在一些示例实施方式中，处于目标电流大小Itg的电流可以是具有低于其中开关器件SW没有相变的最大电流大小Ip的大小的电流，并且可以是切换包括开关器件SW和数据存储元件VR的存储单元MC所需的电流。
在一些示例实施方式中，当数据存储元件VR由相变材料形成时，目标电流大小Itg可以是与烧制、加热数据存储元件VR等等相关而对于开关器件SW不引起相变的电流，例如，对于数据存储元件VR引起相变的电流。因此，在开关器件SW的阈值电压特征被改善的同时，数据存储元件VR的分布特性可以被改善。
与增加所施加的电流至目标电流大小Itg相关的上升时间，即，第一时长Ta，可以长于使施加的电流从目标电流大小Itg下降的下降时间，即，第三时长Tc。第一时长Ta的持续时间可以是第三时长Tc的持续时间的大约2倍至大约100倍。
在第一时长Ta期间在开关器件SW中施加的电流被逐渐地或者线性地增加至目标电流大小Itg，但是一些示例实施方式不限于此。例如，如图12所示，在开关器件SW中，电流可以在第一时长Ta期间以差分电流(differential current)dI的阶梯方式增加至目标电流大小Itg。
参照图13至15，将描述通过施加相反方向的电流至开关器件SW而能够改善开关器件SW的阈值电压分布特性的开关器件烧制工艺。
参照图1、2、3A和3B以及图13，施加电流至开关器件SW可以包括施加在第一方向流动的、可以包括负电流脉冲的第一电流In至开关器件SW，以及随后施加在与第一方向相反的第二方向上流动的处于目标电流大小Itg的正电流(其可以包括正电流脉冲)至开关器件SW。第一方向可以是从第一导电线CL1至第二导电线CL2的方向，第二方向可以是从第二导电线CL2至第一导电线CL1的方向。
参照图1、2、3A和3B以及图14，施加电流至开关器件SW可以包括施加如参照图13描述的第一电流In至开关器件SW，随后如参照图11描述地施加在与第一电流In的方向相反的方向上流动的电流至开关器件SW。例如，可以在其中包括：在施加第一电流In至开关器件SW之后，如参照图11描述的，在开关器件SW中在第一时长Ta逐渐地或者线性地增加电流的大小至目标电流大小Itg、在第二时长Tb保持电流处于目标电流大小Itg、以及在第三时长Tc使目标电流大小Itg下降。
参照图1、2、3A和3B以及图15，在开关器件SW中施加如参照图13所描述的第一电流In之后，在开关器件SW中如参照图12所描述地在第一时长Ta以差分电流dI的阶梯方式增加电流的大小至目标电流大小Itg、在第二时长Tb保持电流处于目标电流大小Itg、以及在第三时长Tc使目标电流大小Itg下降。
参照图16，将描述通过施加电压至开关器件SW而能够改善开关器件SW的阈值电压分布特性的开关器件烧制工艺。
参照图1、2、3A和3B以及图16，开关器件烧制工艺的不同变型示例可以包括交替地和重复地施加具有不同大小的第一电压V1和第二电压V2至第二导电线CL2。
交替地和重复地施加具有不同大小的第一电压V1和第二电压V2至第二导电线CL2可以包括在多个周期(电压周期)重复地施加第一电压V1和第二电压V2，因为第一电压V1和第二电压V2的顺序施加是一个周期(电压周期)1C。当具有不同大小的第一电压V1和第二电压V2被交替地和重复地施加到第二导电线CL2时，0V可以被施加到第一导电线CL1。第一电压大小V1的大小可以比开关器件SW的阈值电压大小Vth的大小高(例如，更大大小的电压)，并且第二电压大小V2的大小可以低于第一电压V1大小。开关器件SW可以保持非晶相。
在一些示例实施方式中，第一电压V1和第二电压V2之一可以是与将数据存储元件VR配置为处于低电阻状态相关的电压，其另一个可以是与将数据存储元件VR配置为处于高电阻状态相关的电压。
图17A是其中没有执行根据示例实施方式的开关器件烧制工艺的存储单元的电流-电压曲线图，图17B是其中执行了参照图16描述的开关器件烧制工艺的存储单元的电流-电压曲线图。在上述图17A和17B中，证实了图17B中的分布小于图17A中的分布。如图17A和17B中所示出的，证实了其中执行了根据示例实施方式的开关器件烧制工艺的存储单元阵列的阈值电压分布特性被改善。
根据一些示例实施方式，参照图4至16描述的每个开关器件烧制工艺可以被理解为独立的公开，但是一些示例实施方式不限于此。例如，一些示例实施方式可以包括通过结合参照图4至16描述的开关器件烧制工艺中的两个或更多个烧制工艺而执行开关器件烧制工艺。将参照图18描述形成半导体器件的方法，该方法包括通过结合如上所述的参照图4至16描述的开关器件烧制工艺中的两个或更多个烧制工艺来执行开关器件烧制工艺。
参照图18，根据一些示例实施方式的形成半导体器件的方法可以包括形成存储单元阵列区域和外围电路区域的操作(S10)、执行用于改善存储单元阵列的开关器件的阈值电压分布特性的开关器件烧制工艺的操作(S50)、以及执行用于改善存储单元阵列的开关器件的阈值电压分布特性的附加的烧制工艺的操作(S80)。
执行开关器件烧制工艺以改善存储单元阵列的开关器件的阈值电压分布特性的操作(S50)可以是参考图5至16描述的开关器件烧制工艺中的一个工艺。
执行附加的烧制工艺以改善存储单元阵列的开关器件的阈值电压分布特性的操作(S80)可以是参照图5至16描述的开关器件烧制工艺中的除了在以上描述的操作(S50)中执行的烧制工艺之外的一个工艺。
在一些示例实施方式中，如参照图6、7、8、9、10、11、12、13、14、15和16所描述的施加电压或者电流至开关器件SW的开关器件烧制工艺可以与参照图5描述的开关器件烘烤工艺100同时执行。因此，在大约100℃至大约150℃施加热至开关器件SW的开关器件烘烤(图5中的100)被执行时，可以执行如参照图6、7、8、9、10、11、12、13、14、15和16描述的施加电压或者电流至开关器件SW的开关器件烧制工艺。
在一些示例实施方式中，在执行如参照图6、7、8、9、10、11、12、13、14和15描述的开关器件烧制工艺中的一个工艺之后，可以在运输产品之前执行参照图16描述的开关器件烧制工艺。
在一些示例实施方式中，在执行在大约100℃至大约150℃施加热至开关器件SW的开关器件烘烤(图5中的100)的同时执行如参照图6、7、8、9、10、11、12、13、14和15描述的施加电压或者电流至开关器件SW的开关器件烧制工艺之后，可以在运输产品之前执行如参照图16描述的施加电压至开关器件SW的开关器件烧制工艺。
在一些示例实施方式中，开关器件烧制工艺可以包括以阶梯方式增加电流的大小至目标电流大小Itg，同时两次或更多次地重复地执行施加电压至开关器件SW的烧制工艺，包括在开关器件SW中将电压的大小从0V增加到目标电压大小Vtg。以阶梯方式增加电流的大小至目标电流大小Itg可以与如参照图12描述的在第一时长Ta以阶梯方式增加电流的大小相同。
根据一些示例实施方式的形成半导体器件的方法的开关器件烧制工艺可以被执行为用于改善开关器件SW的阈值电压分布的烘烤双向阈值开关器件的工艺(图5)、施加电压至双向阈值开关器件的工艺(图6至10和图16)、或者施加电流至双向阈值开关器件的工艺(图11至15)中的一个工艺，或者可以通过结合两个或更多个工艺而执行。
图19A是示出与包括在根据一些示例实施方式的存储单元阵列中的多个开关器件相关的阈值电压分布的曲线图。图19B是示出与包括在根据一些示例实施方式的已经对其执行了开关器件烧制操作的存储单元阵列中的多个开关器件相关的阈值电压分布的曲线图。
返回参考图1和图3A-3B，在一些示例实施方式中，存储单元阵列区域MCA可以包括多个存储单元MC，每个存储单元MC包括开关器件SW。每个开关器件SW可以与特定阈值电压Vth相关，使得阈值开关器件配置为基于施加到开关器件的至少满足所述相关的阈值电压的电压的大小而改变电阻。
在一些示例实施方式中，存储单元阵列区域MCA中的各种开关器件SW可以具有不同的阈值电压Vth(例如，与其相关)。如图19A中所示，与存储单元阵列区域MCA中的开关器件SW相关的不同阈值电压Vth可以由显示出与给定的阈值电压相关的开关器件SW的数量、比例等等1901的分布1900表示。分布1900可以是由与不同阈值电压Vth相关的不同数量的开关器件SW近似得出的概率密度分布。如这里提及的，分布1900可以被称为与存储单元阵列的开关器件SW相关的第一阈值电压分布。如图19A中所示，在一些示例实施方式中，第一阈值电压分布1900可以近似是具有中值阈值电压大小1902和标准差1σ的正态分布。
如图19B中所示，在一些示例实施方式中，基于对存储单元阵列区域MCA的开关器件SW执行开关器件烧制操作，与开关器件SW相关的阈值电压分布可以改变，使得至少跨存储单元阵列区域MCA的开关器件的阈值电压的差的变化可以减小。结果，如图19B中所示，在一些示例实施方式中，与开关器件SW相关的阈值电压分布可以从第一阈值电压分布1900改变至第二阈值电压分布1900’，接近于在对开关器件SW执行开关器件烧制操作之后与给定的阈值电压相关的开关器件SW的量、比例等等1901’的变化。第二阈值电压分布1900’至少与小于分布1900的标准差1σ的标准差1σ’相关。换言之，跨存储单元阵列区域MCA的开关器件SW的阈值电压的变化可以减小。跨存储单元阵列区域MCA的开关器件SW的相关阈值电压的变化的这样的减小在这里可以被称为与阈值开关器件相关的阈值电压分布的减小。
如以上提出的，根据本发明构思的一些示例实施方式，可以提供用于改善阈值开关器件的阈值电压分布特性的阈值开关器件烧制工艺以及使用其形成半导体器件的方法。
虽然在以上已经示出和描述了示例实施方式，但对本领域技术人员明显的是，可以进行变型和变化而不脱离由所附权利要求限定的本公开的范围。
本申请要求享有于2016年8月3日在韩国专利局提交的韩国专利申请第10-2016-0098811号的优先权权益，其公开通过引用整体合并在此。

Claims (18)

1.一种形成半导体器件的方法，包括：
在半导体基板上形成存储单元阵列，所述存储单元阵列包括：
一组第一导电线，
一组第二导电线，实质上垂直于所述第一导电线延伸，和
在所述第一导电线和所述第二导电线之间的一组存储单元，所述存储单元包括数据存储元件和处于非晶相的阈值开关器件，每个阈值开关器件配置为分别基于施加在所述阈值开关器件上的至少满足与所述阈值开关器件相关的阈值电压的电压的大小而改变电阻；以及
对所述存储单元阵列执行开关器件烧制操作同时保持所述阈值开关器件处于非晶态，使得与所述阈值开关器件相关的阈值电压分布减小，所述阈值电压分布表示所述阈值开关器件之间的相关阈值电压的变化，
其中执行所述开关器件烧制操作包括执行以下至少之一：
加热所述阈值开关器件，
施加电压至所述阈值开关器件，以及
施加电流至所述阈值开关器件。
2.如权利要求1所述的方法，其中执行所述开关器件烧制操作包括，
将施加到所述阈值开关器件的电压的大小增加至目标电压大小，
保持所施加的电压的大小处于所述目标电压大小持续特定时长，以及
从所述目标电压大小减小所施加的电压的所述大小。
3.如权利要求2所述的方法，其中所述目标电压大小大于与所述阈值开关器件相关的阈值电压大小。
4.如权利要求2所述的方法，其中执行所述开关器件烧制操作包括，
在第一时长内将施加到所述阈值开关器件的电压的大小增加至目标电压大小，
在第二时长内保持所施加的电压的大小处于所述目标电压大小，以及
在第三时长内使所施加的电压的所述大小从所述目标电压大小下降，并且
所述第一时长大于所述第三时长。
5.如权利要求1所述的方法，其中执行所述开关器件烧制操作包括施加负电压脉冲至所述阈值开关器件，随后施加正电压脉冲至所述阈值开关器件。
6.如权利要求1所述的方法，其中，
执行所述开关器件烧制操作包括，
在第一时长内将施加的电流的大小增加至目标电流大小，
在第二时长内保持所施加的电流的大小处于所述目标电流大小，以及
在第三时长内使所述电流的所述大小从所述目标电流大小下降，并且
所述第一时长大于所述第三时长。
7.如权利要求1所述的方法，其中执行所述开关器件烧制操作包括施加电压或者电流至所述阈值开关器件同时所述阈值开关器件被加热至一温度，该温度比室温高并且与在所述阈值开关器件中保持的非结晶状态相关。
8.如权利要求1所述的方法，其中执行所述开关器件烧制操作包括加热所述阈值开关器件至100℃至150℃的温度。
9.如权利要求1所述的方法，其中执行所述开关器件烧制操作包括施加多个电压周期至第二导电线，每个电压周期包括顺序地施加第一电压和第二电压至所述第二导电线，所述第一电压的大小大于与所述开关器件相关的阈值电压大小，所述第二电压的大小小于所述第一电压的所述大小。
10.一种形成半导体器件的方法，包括：
形成多个存储单元，所述多个存储单元中的每个存储单元分别包括数据存储元件和处于非晶相的双向阈值开关器件，所述双向阈值开关器件与阈值电压相关，使得所述双向阈值开关器件被配置为基于施加在所述双向阈值开关器件上的至少满足所述阈值电压的电压的大小而改变电阻；以及
对所述多个存储单元执行开关器件烧制操作同时保持所述多个存储单元的双向阈值开关器件处于非晶相，使得与所述双向阈值开关器件相关的阈值电压分布减小，所述阈值电压分布表示所述双向阈值开关器件之间的相关阈值电压的变化，
其中执行所述开关器件烧制操作包括执行以下至少之一：
加热所述双向阈值开关器件，
施加电压至所述双向阈值开关器件，以及
施加电流至所述双向阈值开关器件。
11.如权利要求10所述的方法，其中，
执行所述开关器件烧制操作包括施加所述电压至所述双向阈值开关器件，
施加所述电压至所述双向阈值开关器件包括：
在第一时长内将施加到所述双向阈值开关器件的电压的大小增加至目标电压大小，所述目标电压大小大于与所述双向阈值开关器件相关的阈值电压大小，
在第二时长内保持所施加的电压的大小处于所述目标电压大小，以及
在第三时长内使所施加的电压的所述大小从所述目标电压大小下降，并且
所述第一时长大于所述第三时长。
12.如权利要求10所述的方法，其中，
执行所述开关器件烧制操作包括施加所述电压至所述双向阈值开关器件，以及
施加所述电压至所述双向阈值开关器件包括：
施加负电压脉冲至所述双向阈值开关器件，
增加施加到所述双向阈值开关器件的正电压的大小至目标电压大小，所述目标电压大小大于与所述双向阈值开关器件相关的阈值电压大小，
保持所施加的正电压的所述大小处于所述目标电压大小持续特定时长，以及
使所施加的正电压的所述大小从所述目标电压大小下降。
13.如权利要求10所述的方法，其中，
执行所述开关器件烧制操作包括施加所述电流至所述双向阈值开关器件，
施加所述电流至所述双向阈值开关器件包括：
在第一时长内增加施加到所述双向阈值开关器件的所述电流的大小至目标电流大小，所述增加被连续地执行或者以增量方式执行，
在第二时长内保持所施加的电压的大小处于所述目标电流大小，以及
在第三时长内使所施加的电流的所述大小从所述目标电流大小下降，以及
所述第一时长大于所述第三时长。
14.如权利要求10所述的方法，其中，
执行所述开关器件烧制操作包括施加所述电流至所述双向阈值开关器件，以及
施加所述电流至所述双向阈值开关器件包括：
施加负电流脉冲至所述双向阈值开关器件，
增加施加到所述双向阈值开关器件的正电流的大小至目标电流大小，
保持所施加的正电流的所述大小处于所述目标电流大小持续特定时长，以及
使所施加的正电流的所述大小从所述目标电流大小下降。
15.一种形成半导体器件的方法，包括：
对存储单元执行开关器件烧制操作，所述存储单元包括数据存储元件和阈值开关器件，所述阈值开关器件处于非晶态，所述阈值开关器件与阈值电压相关，使得所述阈值开关器件被配置为基于施加在所述阈值开关器件上的至少满足所述阈值电压的电压的大小而改变电阻，
执行所述开关器件烧制操作包括调节与所述阈值开关器件相关的所述阈值电压同时保持所述阈值开关器件的所述非晶态，
其中执行所述开关器件烧制操作包括执行以下至少之一：
加热所述阈值开关器件，
施加电压至所述阈值开关器件，以及
施加电流至所述阈值开关器件。
16.如权利要求15所述的方法，其中执行所述开关器件烧制操作包括加热所述阈值开关器件到100℃至150℃的温度。
17.如权利要求15所述的方法，其中，
执行所述开关器件烧制操作包括施加所述电压至所述阈值开关器件，
施加所述电压至所述阈值开关器件包括：
在第一时长，增加施加到所述阈值开关器件的电压的大小至目标电压大小，所述目标电压大小大于所述阈值电压的大小，
在第二时长，保持所施加的电压的大小处于所述目标电压大小，以及
在第三时长，使所施加的电压的所述大小从所述目标电压大小下降，并且
所述第一时长大于所述第三时长。
18.如权利要求15所述的方法，其中，
执行所述开关器件烧制操作包括施加所述电流至所述阈值开关器件，施加所述电流至所述阈值开关器件包括：
在第一时长，增加施加到所述阈值开关器件的所述电流的大小至目标电流大小，
在第二时长，保持所施加的电流的所述大小处于所述目标电流大小，以及
在第三时长，使所施加的电流的所述大小从所述目标电流大小下降，并且
所述第一时长大于所述第三时长。
CN201710657323.1A 2016-08-03 2017-08-03 形成具有阈值开关器件的半导体器件的方法 Active CN107689242B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0098811 2016-08-03
KR1020160098811A KR102594412B1 (ko) 2016-08-03 2016-08-03 임계 스위칭 소자를 갖는 반도체 소자 형성 방법

Publications (2)

Publication Number Publication Date
CN107689242A CN107689242A (zh) 2018-02-13
CN107689242B true CN107689242B (zh) 2023-04-25

Family

ID=61069744

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710657323.1A Active CN107689242B (zh) 2016-08-03 2017-08-03 形成具有阈值开关器件的半导体器件的方法

Country Status (3)

Country Link
US (2) US10403818B2 (zh)
KR (1) KR102594412B1 (zh)
CN (1) CN107689242B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102614852B1 (ko) * 2018-11-14 2023-12-19 삼성전자주식회사 메모리 장치, 메모리 셀 및 메모리 셀 프로그래밍 방법
KR102630957B1 (ko) * 2018-12-19 2024-01-31 에스케이하이닉스 주식회사 메모리 소자 및 이를 포함하는 전자장치
US11088140B2 (en) * 2019-08-27 2021-08-10 Nanya Technology Corporation Multiple semiconductor elements with different threshold voltages
US11049559B1 (en) * 2020-06-11 2021-06-29 Sandisk Technologies Llc Subthreshold voltage forming of selectors in a crosspoint memory array

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3979586A (en) * 1974-12-09 1976-09-07 Xerox Corporation Non-crystalline device memory array
CN101847442A (zh) * 2008-12-30 2010-09-29 意法半导体股份有限公司 具有双向阈值开关的非易失性存储器
KR20130117380A (ko) * 2012-04-17 2013-10-28 광주과학기술원 문턱 스위칭과 메모리 스위칭 특성을 동시에 갖는 저항 변화 메모리 소자, 이의 제조방법, 및 이를 포함하는 저항 변화 메모리 소자 어레이

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7952087B2 (en) * 1999-03-25 2011-05-31 Ovonyx, Inc. Phase change device with offset contact
US6768665B2 (en) * 2002-08-05 2004-07-27 Intel Corporation Refreshing memory cells of a phase change material memory device
KR100505709B1 (ko) * 2003-09-08 2005-08-03 삼성전자주식회사 상 변화 메모리 장치의 파이어링 방법 및 효율적인파이어링을 수행할 수 있는 상 변화 메모리 장치
US6990017B1 (en) * 2004-06-30 2006-01-24 Intel Corporation Accessing phase change memories
KR100655796B1 (ko) 2004-08-17 2006-12-11 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
KR100825777B1 (ko) 2006-09-26 2008-04-29 삼성전자주식회사 상 변화 메모리 장치의 파이어링 방법 및 상 변화 메모리장치
KR100781550B1 (ko) 2006-11-08 2007-12-03 삼성전자주식회사 상변화 메모리 장치 및 그 파이어링 방법
US7738279B2 (en) 2008-06-02 2010-06-15 Qimonda Ag Integrated circuit and method of operating an integrated circuit
KR101797106B1 (ko) * 2010-10-26 2017-11-13 삼성전자주식회사 저항성 메모리 장치와 상기 저항성 메모리 장치를 포함하는 전자 장치들
KR20120087720A (ko) 2011-01-28 2012-08-07 에스케이하이닉스 주식회사 상변화 메모리 장치
KR101887109B1 (ko) 2011-08-22 2018-09-11 삼성전자주식회사 저항 변화 메모리 장치 및 그에 따른 전류 트리밍 방법
US20150162383A1 (en) * 2012-06-28 2015-06-11 Intellectual Discovery Co., Ltd. Vertical resistive random access memory device, and method for manufacturing same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3979586A (en) * 1974-12-09 1976-09-07 Xerox Corporation Non-crystalline device memory array
CN101847442A (zh) * 2008-12-30 2010-09-29 意法半导体股份有限公司 具有双向阈值开关的非易失性存储器
KR20130117380A (ko) * 2012-04-17 2013-10-28 광주과학기술원 문턱 스위칭과 메모리 스위칭 특성을 동시에 갖는 저항 변화 메모리 소자, 이의 제조방법, 및 이를 포함하는 저항 변화 메모리 소자 어레이

Also Published As

Publication number Publication date
US20180040818A1 (en) 2018-02-08
KR20180015780A (ko) 2018-02-14
US10714685B2 (en) 2020-07-14
KR102594412B1 (ko) 2023-10-30
US10403818B2 (en) 2019-09-03
US20190355905A1 (en) 2019-11-21
CN107689242A (zh) 2018-02-13

Similar Documents

Publication Publication Date Title
US10714685B2 (en) Methods of forming semiconductor devices having threshold switching devices
KR100738092B1 (ko) 상전이 메모리 소자의 멀티-비트 동작 방법
CN102376360B (zh) 相变记忆体、电子系统、可逆性电阻式记忆体及提供方法
KR102001323B1 (ko) 메모리 셀 애플리케이션들을 위한 선택 디바이스
US8036014B2 (en) Phase change memory program method without over-reset
US8077505B2 (en) Bipolar switching of phase change device
US8644052B2 (en) Phase change memory adaptive programming
US6404665B1 (en) Compositionally modified resistive electrode
US7701749B2 (en) Multiple level cell phase-change memory devices having controlled resistance drift parameter, memory systems employing such devices and methods of reading memory devices
US8773899B2 (en) Variable resistance memory programming
KR20130056236A (ko) 3차원 구조를 가지는 반도체 메모리 장치
WO2011059576A2 (en) Double-pulse write for phase change memory
US9672906B2 (en) Phase change memory with inter-granular switching
KR101447813B1 (ko) 멀티-레벨 상변화 메모리 소자
US20230189669A1 (en) Phase-change material-based xor logic gates
US9882126B2 (en) Phase change storage device with multiple serially connected storage regions
CN217562572U (zh) 相变存储器
US11152064B2 (en) Memory device, memory cell and method for programming memory cell
JP2023044271A (ja) 抵抗変化素子及び記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant