CN217562572U - 相变存储器 - Google Patents

相变存储器 Download PDF

Info

Publication number
CN217562572U
CN217562572U CN202123248333.0U CN202123248333U CN217562572U CN 217562572 U CN217562572 U CN 217562572U CN 202123248333 U CN202123248333 U CN 202123248333U CN 217562572 U CN217562572 U CN 217562572U
Authority
CN
China
Prior art keywords
phase change
electrically insulating
change memory
electrically
pcm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202123248333.0U
Other languages
English (en)
Inventor
G·卡姆帕尔多
M·博尔吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Application granted granted Critical
Publication of CN217562572U publication Critical patent/CN217562572U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H10N70/8613—Heating or cooling means other than resistive heating electrodes, e.g. heater in parallel
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Abstract

本公开的各实施例涉及相变存储器。一种相变存储器包括：半导体主体，容纳选择晶体管；电绝缘主体，被设置在半导体主体之上；导电区，延伸穿过电绝缘主体，电耦合到选择晶体管；以及电绝缘主体中的多个加热器元件。多个加热器元件中的每个加热器元件包括与导电区的相应部分电接触的第一端和远离导电区延伸的第二端。相变存储器还包括多个相变元件，多个相变元件在电绝缘主体中延伸并且包括数据存储区，其中数据存储区中的每个数据存储区在一个相应的加热器元件的第二端处被电耦合且热耦合到相应的加热器元件。根据本实用新型的相变存储器的面积/位相对于已知相变存储器显著减小。

Description

相变存储器
技术领域
本实用新型涉及存储器，并且更具体地涉及相变存储器。
背景技术
众所周知，相变存储器使用一类材料，该类材料具有在两个相之间切换的性质，该两个相具有与所述材料的两个不同结晶结构相关联的不同电特性，并且精确地是非有序无定形相和有序结晶或多晶相。这两个相因此与电阻率的值相关联，这些值彼此显著不同，甚至相差两个或更多个数量级。
目前，周期表第XVI族的元素(例如Te或Se，也称为硫属化物材料或硫属化物)可以用于相变存储器单元。例如，如从P.Zuliani等人的在2013年11月1日发表在IEEE电子器件汇刊的“Overcoming Temperature Limitations in Phase Change Memories WithOptimized GexSbyTez”卷60，问题12，页4020-4026，已知可以使用Ge、Sb和Te的合金(GexSbyTez，例如Ge2Sb2Te5)，通过适当地选择形成所述合金的元素的百分比来优化Ge2Sb2Te5。
相变发生的温度取决于所使用的相变材料。在Ge2Sb2Te5合金的情况下，例如，低于150℃，无定形相和结晶相都是稳定的。如果温度增加超过200℃，则注意到晶体的快速重新布置，并且材料变成晶体。为了使硫属化物进入无定形态，有必要将温度进一步增加到熔点(约600℃)，然后将其迅速冷却。
已知许多存储器利用相变材料作为用于存储两种稳定状态(无定形态和晶态)的元件，其可以各自与“1”或“0”处的相应位相关联。在这些存储器中，多个存储器单元被布置成行和列，以形成阵列。每个存储器单元耦合到相应选择元件，相应选择元件可以由任何开关设备(例如PN二极管、双极结型晶体管或MOS晶体管)实现，并且通常包含与电阻接触件(也称为加热器)接触的硫族化物区。存储元件形成在硫族化物区与加热器之间的接触区域中。加热器连接到选择元件的导电端子。
从电气观点来看，结晶温度和熔化温度通过引起电流流过电阻接触而获得，所述电阻接触与硫族化物材料直接接触或在功能性的耦合到硫族化物材料，因此通过焦耳效应加热它。
根据现有技术，相变存储器单元的生产的各种工艺是已知的，然而，存在一些缺点和限制。特别地，在已知类型的PCM中，每个存储元件通常被配置为仅存储一位。为了克服此限制，已提出多级存储元件，其中可根据两个以上电阻值来编程一个单元，使得可以将相应多个信息存储于单元中。可以通过使用能够设置“置位”状态与“复位”状态之间的中间电阻状态的受控写入脉冲来实现所述多个电阻值。
由于电阻值在时间和温度上的漂移，电阻的中间水平的稳定性是关键的方面。
因此，需要提供满足上述需要的相变存储器(PCM)块、包括多个PCM块的相变存储器、用于制造PCM块的方法以及用于编程和读取PCM块的方法。
实用新型内容
鉴于上述问题，本实用新型旨在提供一种相变存储器。
根据本公开的一个或多个方面，提供了相变存储器，相变存储器包括：半导体主体，容纳选择晶体管；电绝缘主体，被布置在半导体主体之上；导电区，延伸穿过电绝缘主体，电耦合到选择晶体管；电绝缘主体中的多个加热器元件，多个加热器元件中的每个加热器元件包括与导电区的相应部分电接触的第一端和远离导电区延伸的第二端；以及多个相变元件，在电绝缘主体中延伸并且包括数据存储区，数据存储区中的每个数据存储区在一个相应的加热器元件的第二端处电耦合且热耦合到相应的加热器元件。
在一个或多个实施例中，电绝缘主体包括多个电绝缘层，每个加热器元件和相关联的数据存储区在电绝缘层中的一个相应的电绝缘层中延伸。
在一个或多个实施例中，导电区包括多个电互连的插头，每个插头在电绝缘层中的一个相应电绝缘层中延伸。
在一个或多个实施例中，多个电绝缘层包括一个或多个重叠的电绝缘层的堆叠，每个堆叠包括相应的第二电绝缘层上的相应的第一电绝缘层。以及其中针对每个堆叠，相应的互连导线在第一电绝缘层与第二电绝缘层之间延伸。互连导线被电连接到在第一电绝缘层中延伸的插头和在第二电绝缘层中延伸的插头，从而在第一电绝缘层与第二电绝缘层之间形成导电路径。
在一个或多个实施例中，互连导线进一步电连接到在第一电绝缘层中延伸的加热器元件。
在一个或多个实施例中，每个加热器元件和耦合到加热器元件的数据存储区由电介质或绝缘材料的密封层覆盖。
在一个或多个实施例中，加热器元件沿着与半导体主体的主表面正交的竖直方向彼此对准。
在一个或多个实施例中，导电区具有沿着与半导体主体的主表面正交的第一方向的主延伸部，每个加热器元件横向于导电区而被布置。
在一个或多个实施例中，相变存储器还包括多个开关晶体管，每个开关晶体管具有耦合到一个相应的相变元件的自有第一导电端子、耦合到偏置电位的自有第二导电端子、以及自有控制端子，其中选择晶体管包括耦合到导电区的自有第一导电端子、耦合到参考电位的自有第二导电端子、以及自有控制端子，选择晶体管的控制端子以及开关晶体管的控制端子能够操作以在参考电位与偏置电位之间选择性地连接一个相应的加热器元件和相关联的相变元件。
在一个或多个实施例中，相变存储器被集成到包括偏置电路装置的芯片中，偏置电路装置包括：编程级，包括电压发生器，电压发生器被配置成使置位或复位编程电流流过所选择的加热器元件以通过焦耳效应生成热量，以便引起相变元件的相关联的数据存储区的受控相变；以及读取级，包括多个感测放大器，每个感测放大器耦合到一个相应的数据存储区，以在相变存储器的块的读取操作期间读取流过相应的数据存储区的电流。
根据本实用新型的相变存储器的面积/位相对于已知相变存储器显著减小。电平的增加还取决于堆叠的单元的数目而增加面积增益。
附图说明
为了更好地理解本实用新型，现在仅通过非限制性示例并且参考附图来描述本实用新型的优选实施例，其中：
图1A和1B示出了根据本实用新型的实施例的PCM块的相应视图；
图1C示出了包括图1B的多个PCM块的PCM存储器，其中图1A示出了在相互正交的轴X、Y、Z的三轴系统中的PCM存储器(在下文中被称为“PCM块”)的一部分，并且图1B示出了在XZ平面中的图1A的PCM块，并且图1C示出了包括多个PCM块的PCM存储器的一部分；
图2是图1B的PCM块的示意性电气表示；
图3示出了在各种实施例中待施加到PCM单元的置位及复位脉冲以便在相应逻辑状态中编程PCM单元；
图4A、4B示意性地示出了图1A的一个PCM块的电路表示，其中示例性偏置方案用于对PCM块进行编程；
图5A、5B示意性地示出了包括多个PCM块的图1C的PCM存储器的电路表示，以及用于对PCM存储器进行编程的示例性偏置方案方法；
图6示意性地示出了图1A的一个PCM块的电路表示，以及用于读取PCM块的示例性偏置方案；
图7至图11示出了在各种实施例中制造图1A的PCM块的后续方法步骤；
图12示意性地示出了包括图1A或1B的一个或多个PCM块或图1C的PCM存储器的实施例系统；以及
图13是PCM块的另一实施例。
具体实施方式
在实施例中，相变存储器(PCM)包括容纳选择晶体管的半导体主体；设置在半导体主体之上的电绝缘主体；延伸穿过电绝缘主体并电耦合到选择晶体管的导电区；以及电绝缘主体中的多个加热器元件。多个加热器元件中的每个加热器元件包括与导电区的相应部分电接触的第一端和远离导电区延伸的第二端。PCM还包括多个相变元件，多个相变元件在电绝缘主体中延伸并且包括数据存储区，其中数据存储区中的每个数据存储区在一个相应的加热器元件的第二端处被电耦合且热耦合到相应的加热器元件。
在实施例中，一种制造相变存储器的方法包括：在半导体主体中形成选择晶体管；在半导体主体上形成电绝缘主体；形成穿过电绝缘主体的导电区，导电区电耦合到选择晶体管；以及在电绝缘主体中形成多个加热器元件。多个加热器元件中的每个加热器元件包括与导电区的相应部分电接触的第一端和远离导电区延伸的第二端。该方法还包括形成在电绝缘主体中延伸并且包括数据存储区的多个相变元件，每个数据存储区在一个相应的加热器元件的第二端处电耦合且热耦合到相应的加热器元件。
另一实施例描述了一种用于对相变存储器器件进行编程的方法，其中相变存储器器件包括至少一个行线；多个列线；以及多个相变存储器单元，相变存储器单元中的每个相变存储器单元耦合在行线与一个相应列线之间。该方法包括，在与第一时间间隔相关联的第一操作条件中，将复位编程电压施加到多个相变存储器单元，以将多个相变存储器单元编程到第一逻辑状态。该方法包括，在与第一时间间隔之后的第二时间间隔相关联的第二操作条件下，将置位编程电压施加到多个相变存储器单元中的所选择的相变存储器单元，以将所选择的相变存储器单元编程到第二逻辑状态，其中，复位编程电压的最大电压值高于置位编程电压的最大电压值。
实施例描述了一种用于读取相变存储器器件的方法，其中相变存储器器件包括多个行线；多个列线；以及多个相变存储器单元，其中相变存储器单元中的每个相变存储器单元被耦合在行线与一个相应的列线之间。方法包括：将多个行线中的、待被读取的相变存储器单元所连接到的一个行线偏置到接地参考电压；将多个行线中的剩余行线偏置到读取电压；将多个列线偏置到读取电压；以及通过感测放大器获取流过待被读取的相变存储器单元所连接到的多个列线的电流。
本实用新型的实施例涉及相变存储器(PCM)块、包括多个PCM块的相变存储器、用于制造PCM块的方法以及用于编程和读取PCM块的方法。特别地，PCM块是物理多级类型。
PCM块1通过前端处理步骤(特别是CMOS工艺的制造步骤)来处理硅晶片的衬底来制造。特别地，在衬底中形成的是化界有源区域的绝缘区域(在图1A中未示出)。在有源区中形成(例如，通过掺杂剂物质的注入)的是相应MOS晶体管15的漏极区、源极区和栅极区。
PCM块1还包含具有与前述MOS晶体管15的电接触的功能的多个接触件11(例如，钨)。每个触头11在Z轴线的方向上具有电气连续性地延伸。MOS晶体管15也称为选择晶体管，可操作以在使用期间寻址PCM块1的存储器单元。
参考图1A，在一个实施例中，接触件11以支柱的形式延伸。
多个相变材料元件(在下面，“PCM元件”)50，例如诸如GST(Ge-Sb-Te)化合物的硫族化物，特别是Ge2Sb2Te5以带状形式沿着平行于Y轴的相应方向延伸；每个PCM元件50与其他PCM元件50热和电分离(或隔离)。
还存在多个电阻区34(即，具有局部加热PCM元件50以触发加热部分的选择性相变的功能的加热器)。参考图1B，多个电阻区34横向地延伸到每个接触件11。考虑一个接触件11，这样的多个电阻区34中的每个电阻区34横向于被考虑的接触件11而被布置，具有电耦合到该接触件11的一端，另一端电耦合且热耦合到被设计成PCM元件50的存储逻辑数据(即，被设计成经历置位或复位类型的相变)的一部分。换句话说，多个(两个或更多个)电阻区34电耦合到每个接触件11。更具体地，针对每个接触件11，电阻区34耦合在该接触件11与相应的PCM元件50之间。
图2是图1B的示意性电气图示(示出了电阻区34和PCM元件50所耦合到的一列11)。进一步参考图2，每个电阻区34的一端与一个接触件11的相应部分电接触；每个电阻区34的另一端通过相变材料(PCM元件50)的一部分电耦合到相应控制开关M1、M2、…MN(在图1A-1C中未示出开关)的电端子。每个控制开关M1-MN的另一个电端子连接到偏置电压VDD。(例如，每个控制开关M1-MN是MOS晶体管，以及电端子是源极端子和漏极端子。每个控制开关M1-MN的栅极端子可以被相应的控制线所提供的相应的控制信号Vb1-VbN偏置，以接通/断开相应的控制开关M1-MN。
PCM元件50的部分直接耦合到一个相应电阻区34，并且这样的电阻区34形成PCM单元，PCM单元可以被编程(在被称为置位和复位的逻辑状态中)并且被读取以分别获取被存储在相变存储元件中的逻辑数据。
在写入(编程)操作期间，通过激活(即，接通)相应接触件11耦合到的控制开关M1、M2、…、MN和选择器晶体管15，电流流过PCM单元，以使相应电阻区34通过焦耳效应产生热量。在使用期间，为了编程存储器元件的置位或复位状态，PCM单元通过在其两端施加电压VDD而以写入电压偏置。PCM元件50以本身已知的方式耦合到每个电阻区34，以通过电阻区34接收通过焦耳效应产生的热量。
接触件11的电阻(在几Ω或几十Ω的范围内)相对于电阻区(加热器)34的电阻(在一些kΩ或几十kΩ的范围内)是可忽略的。因此，编程电压几乎完全跨电阻区34下降。
参考图3，示出了置位和复位脉冲；在时间间隔T1期间，生成复位脉冲，该复位脉冲是适于编程以逻辑状态“0”的被寻址PCM单元的电脉冲。类似地，在时间间隔T2期间，产生置位脉冲，其为适于编程以逻辑状态“1”的经寻址PCM单元的电脉冲。已知置位和复位脉冲在持续时间方面和最大电压/电流值方面均具有不同的形状。特别地，复位电压脉冲具有比置位脉冲的持续时间T2低的持续时间T1；然而，复位脉冲所需的最大电压值V1(或对应电流值)高于置位脉冲所需的最大电压值V2(或对应电流值)。在本说明书中，要施加到PCM元件50以编程复位状态的电压值被认为是V1＝3V；要施加到PCM元件50以编程置位状态的电压值被认为是V2＝2V；要施加到PCM元件50以不改变已经编程状态的电压值被认为是V3＜1V(在读取操作期间等于0.6V)。显然的是，这些值并不限制本实用新型，并且在以下公开内容中仅用于改进对本实用新型的理解。当然，取决于存储器的具体设计、所使用的相变材料等，可以使用其它电压值。一般而言，假设V1＝根据技术和设计参数的Vreset，V2被选择为等于2/3×Vreset，并且V3被选择为低于或等于1/3×Vreset(在任何情况下，低于“复位”阈值)。
参考图4A、4B和5A、5B描述PCM块1和PCM存储器1’的写入或编程操作。图4A、4B示出了PCM存储器1’的一个PCM块1的简化电气表示；图5A、5B示出了多个PCM块1的简化电气表示。
在图4A、4B和5A、5B中，每个线r1-r3对应于待偏置的PCM元件50的相应条带，并且每个线c1-c3对应于用于偏置属于不同PCM块1并且沿着x轴对准的选择晶体管15的栅极端子的偏置线。为了便于表示，图4A、4B和5A、5B仅示出了三条线r1-r3和三条线c1-c3；显然，教导适用于任何数量的线。
PCM单元连接在线r1-r3和线c1-c3之间，形成矩阵。为了对PCM单元进行编程，本实用新型排除了双写入步骤。
图4A和5A示出了在第一写入步骤期间的电压分布，该第一写入步骤旨在写入(即，编程)连接到相同线r2的PCM单元。在此操作期间，将寻址线r2中的所有单元写入到“复位”或“0”状态(即，通过施加跨其的V1＝3V的脉冲)，而不管这样的PCM单元是否将被编程到复位状态或置位状态。为此，线r2被偏置在0V(例如，接地)的参考电压处，而线r1和r3被偏置在V1＝3V处。为了具有跨要被编程的PCM单元的所需电压降，所有线c1-c3被偏置在V1＝3V处。因此，仅耦合到r2的PCM单元经历3V的电压降，而耦合到r1和r3的PCM单元经历0V的电压降。因此，耦合在r2与c1-c3之间的PCM单元都被编程到复位状态，而其余PCM单元保持它们的当前状态。
在第二写入步骤(图4B及5B中，在第一写入步骤之后执行)中，选择性地将置位脉冲施加到耦合到线r2的将被编程到置位状态的那些PCM单元，同时维持将被编程到复位状态的那些PCM单元中的未改变的已编程复位状态。为此，线r2在0V的参考电势处被偏置，而线r1和r3在1V的中间电压处被偏置。
在此实例中，假定仅耦合在r2与c1之间的PCM单元将被编程到置位状态。因此，线c1在V2＝2V处被偏置，使得耦合在r2与c1之间的跨PCM单元的电压降是V2＝2V，并且PCM单元被编程到置位状态。
线c2和c3在1V的中间电压处被偏置，使得跨所有其他PCM单元的电压降是0V或1V，并且在任何情况下，在不改变这样的单元的已经编程状态的电压范围中。在这种情况下，存在虚设功耗，但不限于所考虑的PCM块1的大小。
具体参考图5A和5B，可以理解，针对列11的所需电压值可以通过使用线c1-c3偏置选择晶体管15的栅极端子并且使用阈值电压降以在相应接触件11上具有所需电压来获得。在该示例中，栅极端子被偏置在4V，并且具有假设等于1V的阈值，可以在相应的接触11上具有V1＝3V。注意，如在图5A和5B中所示，当前未被编程的另一PCB块不受应力(所有它们的线被偏置在0V)。
图6图示了根据PCM存储器的示意性表示的可能的读取方案，PCM存储器具有行和列的矩阵状布置以及耦合在这样的行和列之间的PCM单元。仅读取所寻址的PCM单元，而所有其它单元都不受应力，即，施加到未被读取的PCM单元的电压为零。
待读取的PCM单元所耦合到的线r2以0V的参考电压偏置，而所有其它线r1及r3在V3＝0.6V处偏置。所有线c1-c3被偏置在V3＝0.6V处。因此，仅跨耦合在线r2与线c1-c3之间的PCM单元施加V3＝0.6V的电压降；剩余PCM单元经受零电压降。因此，显而易见的是，在读取操作期间，不存在杂散电流消耗。通过感测放大器16以本身已知的方式执行实际读取操作。感测放大器16执行对存储在PCM单元中的数据的读取，将在所选择的PCM单元中流动的电流(或与其相关的电数量)与在参考单元中流动的参考电流(所谓的双端读取)或以由参考电流发生器供应的参考电流(所谓的单端读取)进行比较。
注意，每个线c1-c3和r1-r3连接到相应的晶体管，该晶体管将这种线连接到偏置电压/从偏置电压断开。实际上，所有这些晶体管在尺寸方面不相等(它们根据它们在使用期间必须维持的最大电压/电流来设计)。为了执行写入操作，需要电流流过与线r1-r3相关联的晶体管，从而实现“逐行”的写入操作，并且允许对应的晶体管仅吸收与待写入的单个PCM单元相关的电流。在读取期间，感测放大器16不应被“逐行”连接，因为，如图6中所示，线r2“看到”连接到其的所有PCM单元的总电流。考虑到上述内容，一种解决方案是“逐行”写入并“逐列”读取，也就是说，在读取操作期间将感测放大器16连接到线c1-c3，以读取流过线r2的电流，线r2是被选择用于读取的唯一线。由于图6中所示的矩阵是对称的，因此比较器也可以被连接到线r1-r3，以执行读取操作。图5A和5B示出矩阵的3D表示；在这种情况下，比较器必须连接到线r1-r3以执行读取操作。在任何情况下，应注意，用于读取PCM存储器的当前已知方法可以类似于根据本申请的PCM存储器而被应用。
参考图7-11，根据本实用新型的实施例公开了一种用于制造PCM存储器1’的方法。
参考图7，提供了晶片100，其包括半导体主体102(包括衬底和任选地衬底上的一个或多个外延层，例如硅)。通过已知技术，例如属于标准CMOS工艺，在半导体主体102中形成多个选择晶体管15。选择晶体管15限定半导体本体102的有源区域。在半导体主体102之上形成电介质或绝缘层104，例如，通过生长或沉积氧化硅或氮化硅。
通过光刻步骤，在介电层104内形成沟槽，该沟槽到达和暴露选择晶体管15的导电端子。导电材料(例如，金属)沉积在沟槽内，从而形成与选择晶体管15(尤其是与选择晶体管15的导电端子，例如漏极端子)电接触的相应局部互连线LIL或插头106。插头106将选择晶体管15连接到将在介电层104(诸如接触件11)之上形成的另外的导电层。
然后，附图8，执行步骤以形成电阻区34(加热器)和PCM元件50。为此，在介电层104和插头106上进行沉积电阻层(例如掺杂的氮化钛(掺杂TiN)的步骤。该步骤之后是以已知的方式形成相变材料层，例如通过沉积硫族化物，例如GST(Ge-Sb-Te)化合物，例如Ge2Sb2Te5。可以使用其他相变材料。在电阻层之上执行PCM层的形成。
电阻层和由此形成PCM层例如通过光刻和蚀刻被图案化，以形成包括电阻区34和先前描述的PCM元件50的堆叠，PCM元件50具有根据PCM存储器1的设计的形状和延伸。应注意，PM元件50是沿着Y轴的连续条带，而电阻区34在PCM元件50的选择性区处(即，在PCM元件50的被设计成形成存储器单元的区处)延伸。在一个电阻区34与另一个电阻区34之间，沿着PM元件50的y轴延伸，可以沉积电介质或绝缘材料。
在电阻区34和PCM元件50上形成(例如氮化硅的)保护层110。保护层110也可以在介电层104之上以及插头106的未被电阻层34覆盖的部分延伸。
然后，在图9中，在电阻区34、PCM元件50、保护层110、介电层104和插头106之上形成(例如，沉积)另一电介质或绝缘层112。在介电层112上进行CMP(“化学机械抛光”)步骤。沟槽通过介电层112和保护层110打开，到达插头106的横向于由电阻区34和PM层50形成的堆叠的区。然后用导电材料(特别是金属，更具体地，钨)填充沟槽。因此形成完全延伸穿过介电层112并与相应的插头106电接触的插头116。
然后，在图10中，执行步骤以在介电层112之上沉积和图案化金属层118。金属层118以限定多个局部互连118’的方式被图案化，每个局部互连118’电连接到一个相应的插头116。
然后复制图10的结构(除了形成晶体管15和插头106之外)，如图11所示。
参考图11，重复先前描述的步骤，以便在局部互连118’之上形成电阻区34和PCM元件50的另外的堆叠以及另外的插头120(类似于先前描述的插头116)并且与相应的局部互连118’电接触。与介电层112类似地形成介电或绝缘层121，并且在介电层121上形成另外的金属互连件122(类似于金属互连件118’)。
具体地，用附图11中的附图标记128标识的堆叠，包括延伸与一个选择晶体管15电接触的插头106，插头116延伸与这样的插头106电接触，金属互连118’延伸与这样的插头116电接触，另外的插头120和另外的金属互连122延伸与这样的插头120电接触，(至少部分地)形成先前描述的一个接触件11。多个PCM元件50(每个包括相应的加热器34)沿着Z轴以一个在另一个之上的延伸，并且电连接到相同的堆叠128(接触件11)，如在图1A-1C的实施例中那样。
根据PCM存储器1的设计，图11的步骤可以根据需要而被复制多次。
图12示出了可以在各种设备中实现的系统200的一部分，例如PDA、便携式计算机、电话、图像相机、摄像机等。系统200可以包括通过总线系统250连接在一起的控制器210(例如，微处理器)、输入/输出设备220(例如，小键盘和显示器)、以集成形式提供的芯片、PCM存储器1’、无线接口240和随机存取存储器(RAM)260中的一个或多个。根据一个实施例，系统200可以由电池280或备选地由主电源供应。显然，本公开的范围不限于包括图12的所有部件的实施例。例如，可以省略随机存取存储器(RAM)260、无线接口240、电池280和输入/输出设备220中的一个或多个。
本公开的优点从前面的描述中清楚地出现。
例如，根据本实用新型的PCM存储器的面积/位相对于已知PCM存储器显著减小。电平的增加还取决于堆叠的单元的数目而增加面积增益。
最后，应当清楚的是，在不脱离根据在所附权利要求中所限定的本实用新型的范围的情况下，可以对本文已经描述和示出的内容进行修改和变化。
例如，图13示出了根据本实用新型的另一实施例的PCM块300。PCM块300的与图1B的PCM块1相同的元素用相同的附图标记标识。如图13中所示，另外的电阻区(加热器)34’在接触件11的与面向电阻区34的侧面相对的一侧处远离接触件11延伸。电阻区34’具有类似于电阻区34的特性，并且以对于本领域技术人员显然的方式在相同的工艺步骤期间相应地制造。类似于PCM元件50，PCM元件50电耦合且热耦合到电阻区34’。PCM块300的功能与PCM块1的功能相同，因此不再进一步描述。

Claims (10)

1.一种相变存储器，其特征在于，包括：
半导体主体，容纳选择晶体管；
电绝缘主体，被布置在所述半导体主体之上；
导电区，延伸穿过所述电绝缘主体，电耦合到所述选择晶体管；
所述电绝缘主体中的多个加热器元件，所述多个加热器元件中的每个加热器元件包括与所述导电区的相应部分电接触的第一端和远离所述导电区延伸的第二端；以及
多个相变元件，在所述电绝缘主体中延伸并且包括数据存储区，所述数据存储区中的每个数据存储区在一个相应的加热器元件的所述第二端处电耦合且热耦合到相应的所述加热器元件。
2.根据权利要求1所述的相变存储器，其特征在于，所述电绝缘主体包括多个电绝缘层，每个加热器元件和相关联的所述数据存储区在所述电绝缘层中的一个相应的电绝缘层中延伸。
3.根据权利要求2所述的相变存储器，其特征在于，所述导电区包括多个电互连的插头，每个插头在所述电绝缘层中的一个相应电绝缘层中延伸。
4.根据权利要求3所述的相变存储器，其特征在于，所述多个电绝缘层包括一个或多个重叠的电绝缘层的堆叠，每个堆叠包括相应的第二电绝缘层上的相应的第一电绝缘层，
以及其中针对每个堆叠，相应的互连导线在所述第一电绝缘层与所述第二电绝缘层之间延伸，
所述互连导线被电连接到在所述第一电绝缘层中延伸的插头和在所述第二电绝缘层中延伸的插头，从而在所述第一电绝缘层与所述第二电绝缘层之间形成导电路径。
5.根据权利要求4所述的相变存储器，其特征在于，所述互连导线进一步电连接到在所述第一电绝缘层中延伸的所述加热器元件。
6.根据权利要求1所述的相变存储器，其特征在于，每个加热器元件和耦合到所述加热器元件的所述数据存储区由电介质或绝缘材料的密封层覆盖。
7.根据权利要求1所述的相变存储器，其特征在于，所述加热器元件沿着与所述半导体主体的主表面正交的竖直方向彼此对准。
8.根据权利要求1所述的相变存储器，其特征在于，所述导电区具有沿着与所述半导体主体的主表面正交的第一方向的主延伸部，每个加热器元件横向于所述导电区而被布置。
9.根据权利要求1所述的相变存储器，其特征在于，还包括多个开关晶体管，每个开关晶体管具有耦合到一个相应的相变元件的自有第一导电端子、耦合到偏置电位的自有第二导电端子、以及自有控制端子，
其中所述选择晶体管包括耦合到所述导电区的自有第一导电端子、耦合到参考电位的自有第二导电端子、以及自有控制端子，
所述选择晶体管的控制端子以及所述开关晶体管的控制端子能够操作以在所述参考电位与所述偏置电位之间选择性地连接一个相应的加热器元件和相关联的所述相变元件。
10.根据权利要求1所述的相变存储器，其特征在于，所述相变存储器被集成到包括偏置电路装置的芯片中，所述偏置电路装置包括：
编程级，包括电压发生器，所述电压发生器被配置成使置位或复位编程电流流过所选择的加热器元件以通过焦耳效应生成热量，以便引起所述相变元件的相关联的所述数据存储区的受控相变；以及
读取级，包括多个感测放大器，每个感测放大器耦合到一个相应的数据存储区，以在所述相变存储器的块的读取操作期间读取流过相应的所述数据存储区的电流。
CN202123248333.0U 2020-12-23 2021-12-22 相变存储器 Active CN217562572U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
IT102020000032270 2020-12-23
IT102020000032270A IT202000032270A1 (it) 2020-12-23 2020-12-23 Memoria a cambiamento di fase multilivello, metodo per fabbricare la memoria a cambiamento di fase multilivello e metodi per programmare e leggere la memoria a cambiamento di fase multilivello
US17/644,942 2021-12-17
US17/644,942 US20220199900A1 (en) 2020-12-23 2021-12-17 Phase-change memory and methods for manufacturing, programming, and reading thereof

Publications (1)

Publication Number Publication Date
CN217562572U true CN217562572U (zh) 2022-10-11

Family

ID=74858692

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202123248333.0U Active CN217562572U (zh) 2020-12-23 2021-12-22 相变存储器
CN202111582592.9A Pending CN114664881A (zh) 2020-12-23 2021-12-22 相变存储器及其制造、编程和读取方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202111582592.9A Pending CN114664881A (zh) 2020-12-23 2021-12-22 相变存储器及其制造、编程和读取方法

Country Status (4)

Country Link
US (1) US20220199900A1 (zh)
EP (1) EP4020571A1 (zh)
CN (2) CN217562572U (zh)
IT (1) IT202000032270A1 (zh)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6687147B2 (en) * 2002-04-02 2004-02-03 Hewlett-Packard Development Company, L.P. Cubic memory array with diagonal select lines
US20050158950A1 (en) * 2002-12-19 2005-07-21 Matrix Semiconductor, Inc. Non-volatile memory cell comprising a dielectric layer and a phase change material in series
US7307268B2 (en) * 2005-01-19 2007-12-11 Sandisk Corporation Structure and method for biasing phase change memory array for reliable writing
JP4890016B2 (ja) * 2005-03-16 2012-03-07 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
TWI264087B (en) * 2005-12-21 2006-10-11 Ind Tech Res Inst Phase change memory cell and fabricating method thereof
US7345899B2 (en) * 2006-04-07 2008-03-18 Infineon Technologies Ag Memory having storage locations within a common volume of phase change material
US7869257B2 (en) * 2007-12-17 2011-01-11 Qimonda Ag Integrated circuit including diode memory cells
US8351236B2 (en) * 2009-04-08 2013-01-08 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a single-sided word line architecture
US8829646B2 (en) * 2009-04-27 2014-09-09 Macronix International Co., Ltd. Integrated circuit 3D memory array and manufacturing method
US9269425B2 (en) * 2011-12-30 2016-02-23 Sandisk 3D Llc Low forming voltage non-volatile storage device
JP5713942B2 (ja) * 2012-03-16 2015-05-07 株式会社東芝 抵抗変化型不揮発性半導体記憶装置
US8841649B2 (en) * 2012-08-31 2014-09-23 Micron Technology, Inc. Three dimensional memory array architecture
US10840300B2 (en) * 2015-11-24 2020-11-17 Fu-Chang Hsu 3D vertical memory array cell structures with individual selectors and processes
US10147876B1 (en) * 2017-08-31 2018-12-04 Sandisk Technologies Llc Phase change memory electrode with multiple thermal interfaces
US10374014B2 (en) * 2017-10-16 2019-08-06 Sandisk Technologies Llc Multi-state phase change memory device with vertical cross-point structure

Also Published As

Publication number Publication date
US20220199900A1 (en) 2022-06-23
IT202000032270A1 (it) 2022-06-23
CN114664881A (zh) 2022-06-24
EP4020571A1 (en) 2022-06-29

Similar Documents

Publication Publication Date Title
CN101872838B (zh) 具有埋入相变化区域的存储单元及其制造方法
US9767915B2 (en) One-time programmable device with integrated heat sink
TWI492433B (zh) 可逆性可編程電阻式記憶體及提供方法、相變記憶體、電子系統
TWI452680B (zh) 相變記憶體、電子系統、可逆性電阻存儲單元及其提供方法
US6339544B1 (en) Method to enhance performance of thermal resistor device
US7817464B2 (en) Phase change memory cell employing a GeBiTe layer as a phase change material layer, phase change memory device including the same, electronic system including the same and method of fabricating the same
US7422926B2 (en) Self-aligned process for manufacturing phase change memory cells
US7558100B2 (en) Phase change memory devices including memory cells having different phase change materials and related methods and systems
US7733691B2 (en) Memory device including thermal conductor located between programmable volumes
CN101546809B (zh) 一种存储装置及其制造方法
EP1326254A1 (en) Architecture of a phase-change nonvolatile memory array
US8173990B2 (en) Memory array with a selector connected to multiple resistive cells
US20030156482A1 (en) Single level metal memory cell using chalcogenide cladding
US20100084741A1 (en) Integrated Circuit
US9064794B2 (en) Integrated circuit including vertical diode
CN109949847B (zh) 集成电路及其操作方法
TWI550621B (zh) 單次可編程記憶體、電子系統、操作單次可編程記憶體方法及編程單次可編程記憶體方法
US20080273369A1 (en) Integrated Circuit, Memory Module, Method of Operating an Integrated Circuit, and Computing System
CN217562572U (zh) 相变存储器
CN106133841B (zh) 单次可编程记忆体、电子系统、操作单次可编程记忆体方法及编程单次可编程记忆体方法
CN103871464A (zh) 可程序编辑电阻元件记忆体、操作方法及电子系统
US20220406843A1 (en) 3d stackable bidirectional access device for memory array

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant