CN102737711B - 相变存储器结构和写入相变存储器结构的方法 - Google Patents

相变存储器结构和写入相变存储器结构的方法 Download PDF

Info

Publication number
CN102737711B
CN102737711B CN201210082569.8A CN201210082569A CN102737711B CN 102737711 B CN102737711 B CN 102737711B CN 201210082569 A CN201210082569 A CN 201210082569A CN 102737711 B CN102737711 B CN 102737711B
Authority
CN
China
Prior art keywords
phase
phase change
bit line
change memory
memory unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210082569.8A
Other languages
English (en)
Other versions
CN102737711A (zh
Inventor
莫里斯·马里奥·尼古拉斯·斯托姆斯
埃里克·玛利亚·范布塞尔
雷德弗里德勒·阿德里安斯·玛利亚·胡尔克斯
米歇尔·乔斯·范杜伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN102737711A publication Critical patent/CN102737711A/zh
Application granted granted Critical
Publication of CN102737711B publication Critical patent/CN102737711B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/82—Array having, for accessing a cell, a word line, a bit line and a plate or source line receiving different potentials

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本发明描述了相变存储器(PCM)结构以及写入PCM结构的方法。在一个实施例中，PCM结构包括PCM阵列、字线驱动电路、位线驱动电路、源驱动电路以及电压供应电路。位线驱动电路连接到PCM阵列和电接地。本发明还描述了其它实施例。

Description

相变存储器结构和写入相变存储器结构的方法
技术领域
本发明的实施例一般地涉及电子系统和方法，更具体地，涉及存储器结构和写入存储器结构的方法。
背景技术
相变存储器(PCM)结构通过在不同电阻状态之间切换PCM元件而工作。PCM结构可以用于多种设备和不同应用。例如，PCM结构可以用于代替传统的非易失存储器结构，例如闪存结构或电可擦可编程只读存储器(EEPROM)结构。与传统的非易失存储器结构相比，PCM结构对于小数据块具有更高的写入速度，更高的耐久性，更低的成本以及更小的模块尺寸。
为了将数据写入到PCM结构需要相对大的电流以及相对高的电压，该电压比互补金属氧化物半导体(CMOS)存储器的典型电源电压高得多。因此，需要提升PCM结构的电源电压，例如采用片上电荷泵。但是，由于小电荷泵不具有足够的输出驱动以维持所需要的电压，因此PCM固有的大写入电流需要强大的电荷泵。此外，PCM结构中的写入脉冲可能具有尖峰，这可能导致PCM结构的稳定性问题。
发明内容
描述了相变存储器PCM结构以及写入PCM结构的方法。在一个实施例中，PCM结构包括PCM阵列、字线驱动电路、位线驱动电路、源驱动电路以及电压供应电路。位线驱动电路连接到PCM阵列和电接地。还描述了其它实施例。
在实施例中，PCM结构包括PCM阵列、字线驱动电路、位线驱动电路、源驱动电路以及电压供应电路。PCM阵列包括PCM单元的行，其中每行PCM单元包括多个PCM单元，以及其中每个PCM单元包括配置为存储数值的PCM元件和连接到PCM元件并用于选择该PCM元件的选择器件。字线驱动电路连接到PCM单元的行，其中每个字线驱动电路用于访问一行PCM单元。位线驱动电路连接到PCM单元的行和电接地，其中每个位线驱动电路用于访问每行PCM单元中的PCM单元。源驱动电路连接到PCM阵列中至少一些选择器件的源极端子和电接地。电压供应电路连接到字线驱动电路、位线驱动电路和源驱动电路。
在另一实施例中，PCM结构包括PCM阵列、字线驱动电路、位线驱动电路、源驱动电路以及电压供应电路。PCM阵列包括PCM单元的行，其中每行PCM单元包括多个PCM单元，以及其中每个PCM单元包括配置为存储数值的PCM元件和连接到PCM元件并用于选择该PCM元件的选择器件。字线驱动电路连接到PCM单元的行，其中每个字线驱动电路用于访问一行PCM单元。位线驱动电路连接到PCM单元的行和电接地，其中每个位线驱动电路通过位线连接到每行PCM单元中的PCM单元，以及每个位线驱动电路包括连接到电压供应电路和对应位线的p沟道金属氧化物半导体(PMOS)晶体管以及连接到电接地和对应位线的n沟道金属氧化物半导体(NMOS)晶体管。源驱动电路连接到PCM阵列中至少一些选择器件的源极端子和电接地。电压供应电路连接到字线驱动电路、位线驱动电路和源驱动电路，其中电压供应电路是字线驱动电路和位线驱动电路的唯一电压供应源。
在实施例中，一种用于写入PCM结构的方法包括：采用PCM结构的电压供应电路对PCM结构的源驱动电路和PCM阵列充电，其中PCM阵列包括PCM单元，PCM单元通过位线连接到PCM结构的位线驱动电路，并且通过字线连接到PCM结构的字线驱动电路，以及PCM结构的源驱动电路和PCM结构的位线驱动电路连接到电接地；将选定字线通过一个字线驱动电路连接到电压供应电路；以及采用一个位线驱动电路下拉选定位线。
通过下述详细说明并结合附图，并以示例的方式阐述本发明的原理，将明了本发明实施例的其他方面和优点。
附图说明
图1是根据本发明实施例的PCM结构的示意性框图。
图2示出了图1的一个PCM元件的不同电阻状态之间的切换。
图3示出了图1的一个PCM元件的电流/电压曲线。
图4描述了图1的一个位线驱动电路的实施例。
图5描述了图1的一个公共源驱动电路的实施例。
图6示出了图1的PCM结构的复位(RESET)动作的脉冲序列图。
图7示出了图1的PCM结构的置位(SET)动作的脉冲序列图。
图8是根据本发明另一实施例的PCM结构的示意性框图。
图9是根据本发明实施例的写入PCM结构的方法的流程图。
在本说明书中，类似的附图标记可以用来表示相同的元件。
具体实施方式
可以容易地理解，可以多种不同的结构对本文中一般性描述以及所附附图中示出实施例的元件进行布置和设计。因此，如附图中所呈现的下述多个实施例的以下具体描述不意图限制本发明的范围，而是仅代表多种实施方式。虽然附图中呈现了实施例的多个方面，但是附图不必按比例绘制，除非特别指出。
所述实施例在所有方面都认为仅是说明性而非限制性的。因此，本发明的范围由所附权利要求表示，而不是由该详细说明表示。落入权利要求等价物的含义和范围内的所有改变都包含在这些权利要求的范围内。
本说明书中对特征、优点或类似语言的提及不意味着通过本发明实现的所有的特征和优点应该或者实际属于任何单个实施例中。相反，提及这些特征和优点的语言应理解为意味着，在某个实施例中描述的具体特征、优点或特性也包含在至少一个实施例中。因此，本说明书中有关这些特征、优点以及类似语言的讨论可以但是不必指相同的实施例。
此外，本发明所描述的特征、优点和特性可以用任何适当的方式在一个或多个实施例中组合。相关领域的技术人员在本说明书的启发下将认识到，即使缺乏某特定实施例的具体特征或优点的一个或多个也可以实现本发明。在其它情况下，在某些实施例中可以认识到的附加特征和优点可能不存在于本发明的所有实施例中。
在本说明书中提及“一个实施例”、“某实施例”、或类似的语言表示结合所指出的实施例描述的特定特征、结构或特性包括在至少一个实施例中。因此，在本说明书中，有关“在一个实施例中”、“在某个实施例中”或类似语言的表述可能但非必须全部指的是相同的实施例。
图1是根据本发明实施例的PCM结构100的示意性框图。PCM结构可以用于代替传统的非易失性存储器结构。PCM结构可以用于嵌入式存储器以及独立存储器。例如，PCM结构可以用在嵌入式设备中，例如嵌入式微控制器。PCM结构可以工作在多种工艺中，例如传统的CMOS兼容工艺或新工艺。在实施例中，PCM结构是PCM集成电路(IC)。
PCM结构100包括PCM阵列102、字线驱动电路104-1...104-N(N是正整数)、位线驱动电路106-1...106-M(M是正整数)、公共源驱动电路108以及电压供应电路110。在有些实施例中，PCM结构除了上述元件之外还包括一个或多个附加的元件。例如，PCM结构可以包括一个或多个用于将存储在PCM阵列中的信息读出的电路(例如行译码器和/或列译码器)，以及一个或多个读出放大器(sense amplifier)，例如是电压读出放大器和/或电流读出放大器。在图1所述的实施例中，PCM结构100包括字线驱动电路104-1，104-2，104-3和位线驱动电路106-1，106-2，106-3。
PCM阵列102包括N行和M列的PCM单元C(1，1)…C(N，M)，其中N和M都是正整数。PCM阵列中PCM单元的行数与字线驱动电路的数量相同。每行中的PCM单元的数量，也即PCM单元的列数，与位线驱动电路的数量相同。例如，PCM阵列的行1包括PCM单元C(1，1)到C(1，M)，PCM阵列的行N包括PCM单元C(N，1)到C(N，M)。在图1的实施例中，PCM阵列包括至少3行PCM单元，每行包括至少3个PCM单元。具体地，PCM阵列的行1包括至少3个PCM单元C(1，1)，C(1，2)，C(1，3)，PCM阵列的行2包括至少3个PCM单元C(2，1)，C(2，2)，C(2，3)，PCM阵列的行3包括至少3个PCM单元C(3，1)，C(3，2)，C(3，3)。
PCM阵列102中PCM单元C(1，1)…C(N，M)的每一个包括PCM元件E(1，1)…E(N，M)中的一个和选择器件SD(1，1)…SD(N，M)中的一个。PCM单元的PCM元件配置为存储数值。在实施例中，PCM元件由硫属化合物材料制成，例如Ge、Sb或Te。PCM元件可以在不同的电阻状态之间切换。PCM单元的选择器件串联连接到PCM元件，并用于选择PCM元件。在图1的实施例中，每个PCM单元的选择器件连接到位线以及字线。选择器件可以是任何半导体选择器件，例如二极管、双极晶体管或金属氧化物半导体(MOS)晶体管。在实施例中，对选择器件的选择是多种因素之间折衷的结果，例如技术复杂性、成本、衬底面积以及驱动电流。在图1的实施例中，选择器件是MOS晶体管。由于MOS晶体管的基线(baseline)兼容性，MOS晶体管可以有利地用在嵌入式PCM存储器中。
图2示出了图1的PCM元件E(1，1)…E(N，M)中的某一个在不同电阻状态之间的切换。PCM元件在高阻(非晶态)与低阻(结晶态)之间切换。例如，处于结晶态的PCM元件的电阻可以比处于非晶态的PCM元件电阻降低大约3个数量级。当PCM元件处于低电阻的结晶态时，PCM元件可以熔化并快速冷却到非晶的高欧姆状态。从结晶态到非晶态的切换动作已知为“RESET”动作。当PCM元件处于高欧姆的非晶态时，PCM元件可以加热到结晶态。从非晶态到结晶态的切换动作已知为“SET”动作。
图3示出了图1的PCM元件E(1，1)…E(N，M)中的一个的电流/电压曲线。在区域(1)中，PCM元件处于稳定的高欧姆状态。当将低电压施加到PCM单元C(1，1)…C(N，M)中的一个对应单元时，在PCM元件的材料中几乎没有电流，这导致不会对PCM元件产生焦耳热。但是，当施加电压高于阈值电压“VTH”时，在PCM元件的材料中发生电子击穿，并且PCM元件在SET动作下突然切换到区域(2)中的导电结晶态。如果正确调整电流/电压曲线(高于“Icryst”但低于“Imelt”)，产生的焦耳热足够将PCM元件加热到超过它的结晶温度但低于它的熔点。在SET动作下PCM单元的偏置足够大使得能够克服阈值电压VTH，但是，另一方面，电流要限制为防止PCM元件的材料熔化，从而使得PCM元件能够进入区域(3)中稳定的结晶态。在PCM元件处于结晶态时，可以通过对PCM元件施加高电压/高电流来熔化PCM元件。可以突然去掉施加的电压/电流的功率，使得PCM元件材料中的原子没有足够的时间正确有序化。因此，当PCM元件在区域(4)中冷却时，PCM元件的材料被“淬火”到非晶态(高欧姆)中。通过测量PCM单元中PCM元件的电阻，可以读取PCM单元的内容。
返回到图1，PCM结构100的字线驱动电路104-1...104-N分别连接到电压供应电路110、电接地以及PCM阵列102的行1...N。字线驱动电路的至少一个可以实施为反相器。字线驱动电路用于通过字线1-N经由访问晶体管SD(1，1)…SD(N，M)而访问PCM阵列的对应行。具体地，每个字线驱动电路通过字线连接到对应行中PCM单元的访问晶体管的栅极端子(标记为“G”)。在图1的实施例中，字线驱动电路104-1，104-2，104-3分别连接到电接地和PCM阵列的行1、行2和行3中的访问晶体管SD(1，1)…SD(3，3)的栅极端子。
PCM结构100的位线驱动电路106-1...106-M连接到电接地和PCM阵列102的列1-M。位线驱动电路用于通过位线1-M经由访问晶体管SD(1，1)…SD(N，M)而访问PCM单元C(1，1)…C(N，M)。在实施例中，PCM结构可以包括一个或多个读出放大器(未显示)，并且每个读出放大器连接在两个连续的位线之间。每个位线驱动电路用于访问PCM阵列的每行中的PCM单元。换句话说，每个位线驱动电路用于访问PCM阵列的列中的PCM单元。具体地，每个位线驱动电路通过位线连接到PCM阵列每行中的PCM单元的访问晶体管的漏极端子(标记为“D”)。在图1的实施例中，位线驱动电路106-1，106-2，106-3分别连接到电接地和PCM阵列的行1、行2和行3中的访问晶体管SD(1，1)…SD(3，3)的漏极端子。位线中的电流切换不是利用通过公共源驱动电路108施加的相对不稳定的电源电压而实现的，而是利用电接地而实现的，如下所述。因此，可以采用NMOS晶体管形成位线驱动电路。NMOS晶体管具有相同尺寸PMOS晶体管大约两倍的驱动电流。与PMOS晶体管相比，NMOS晶体管的面积优势是使得位线电流控制更容易，PCM阵列的写入更可靠。
图4描述了图1的位线驱动电路106-1...106-M某一个的实施例。如图4所示，位线驱动电路406包括PMOS晶体管420和与PMOS晶体管并联连接的NMOS晶体管422。PMOS晶体管连接到电压供应电路110(图1中所示)和位线。PMOS晶体管用于对位线进行预充电。NMOS晶体管连接到电接地(标记为“gnd”)和位线。在某些实施例中，位线驱动电路包括其它的模拟或数字下拉电路以代替NMOS晶体管。例如位线驱动电路可以包括电流镜或多个并联的不同尺寸NMOS晶体管。
传统的位线驱动电路通常对来自电压供应电路的源电流使用单个PMOS晶体管。与传统的位线驱动电路相比，位线驱动电路406使用NMOS晶体管422或其它的下拉电路以在写入操作中将位线电流汇集到地。由于NMOS晶体管可以制造成显著地大于选择器件SD(1，1)…SD(N，M)中的每一个，NMOS晶体管不易于发生参数波动。此外，NMOS晶体管能够对位线电流进行精确控制。通过对位线驱动电路的电流控制进行改善，使得PCM阵列102不易受到电压供应电路110的电压变化或字线电压或位线电压变化的影响。因此，在SET动作和RESET动作期间不再需要精确控制字线电压和位线电压。结果，PCM结构100可以仅包括一个电压供应电路，用于所有的字线驱动电路104-1...104-N和位线驱动电路106-1...106-M。与对于字线驱动电路和位线驱动电路保持两个独立电压供应电路的方案相比，仅采用一个电压供应电路可以节省元件成本，节省功率并减小电路面积。此外，由于选择器件的尺寸通常较小，选择器件可能彼此不相同。由于选择器件的变化，选择器件的导电能力在低电压下彼此不同。通过字线驱动电路提供给选择器件的高电压实质上使得与小尺寸选择器件的器件失配的敏感性消除。在SET动作或RESET动作之前，所有的位线驱动电路和公共源驱动电路108充电到电压供应电路的供电电压，PCM阵列的本征“寄生”电容的作用类似于去耦电容器。由于PCM阵列的本征电容的作用类似于去耦电容器，电压供应电路仅需要小电荷泵。此外，可以对电荷泵电流进行平滑处理并针对平均负载规定大小，这提供了显著的面积和稳定的优点。
返回到图1，PCM结构100的公共源驱动电路108通过PCM元件E(1，1)…E(N，M)连接到电压供应电路110、电接地和PCM阵列102中访问晶体管SD(1，1)…SD(N，M)的源极端子(标记为“S”)。传统的公共源驱动电路仅连接到地，而没有连接到电压供应电路。相比于传统的公共源驱动电路，公共源驱动电路108连接到地和电压供应电路。由于公共源驱动电路连接到地和电压供应电路，可以在PCM阵列的不同操作期间将不同的电压电平(例如地电平和高电压)施加到公用源上。例如，在读操作和待机操作中，公用源可以连接到地，而在SET操作和RESET操作中，公用源可以连接到高电压。PCM元件中的每一个连接到PCM单元C(1，1)…C(N，M)中对应一个单元的访问晶体管的源极端子和公共源线，该公共源线连接到公共源驱动电路。在图1的实施例中，PCM元件E(1，1)…E(3，3)中的每一个连接到PCM单元C(1，1)…C(3，3)中对应一个单元的访问晶体管的源极端子，以及通过公共源线连接到公共源驱动电路。
图5描述了图1的公共源驱动电路108的实施例。如图5所示，公共源驱动电路508包括PMOS晶体管520和与PMOS晶体管并联连接的NMOS晶体管522。PMOS晶体管连接到电压供应电路110(图1中所示)和公共源线。NMOS晶体管连接到地和公共源线。在写入操作期间，公共源驱动电路通过PMOS晶体管连接到电压供应电路。在读操作期间，公共源驱动电路通过NMOS晶体管连接到地。公共源驱动电路可以对整个PCM阵列102或横跨PCM阵列中所有PCM行的PCM阵列片段提供支持。由于公共源驱动电路可以用于整个PCM阵列或PCM阵列片段，PMOS和NMOS晶体管的电路大小可以形成得足够大以限制串联电阻，而没有面积引入。
返回到图1，PCM结构100的电压供应电路110连接到字线驱动电路104-1...104-N、位线驱动电路106-1...106-M和公共源驱动电路108。在实施例中，电压供应电路是字线驱动电路和位线驱动电路的唯一电压供应源。电压供应电路可以是PCM结构中的唯一电压供应源。在实施例中，电压供应电路包括电荷泵(未显示)以提升电源电压。利用电荷泵，电压供应电路可以在远高于典型的CMOS存储器的电源电压(大约1伏)的较高电压(例如2-2.5伏)下提供较大的电流，例如大约0.5毫安(mA)，以改变PCM结构中的数据。
图6示出了图1的PCM结构100的RESET动作的脉冲序列图。图7示出了图1的PCM结构的SET动作的脉冲序列图。但是，PCM结构的RESET/SET动作不限于图6所示的RESET动作和图7所示的SET动作。例如，在RESET/SET动作的其它实施例中可以切换信号顺序。在任何RESET或SET动作之前，需要通过电压供应电路110对PCM阵列102的电容进行预充电，如图6和图7的“预充电”阶段所示。在预充电阶段，通过电压供应电路将公共源驱动电路108和位线1-M充电到比PCM单元C(1，1)…C(N，M)的阈值电压“VTH”高的电平。如图6和图7所示，在预充电阶段，将选择位线的电压(标记为“BL_sel”)、未选择位线的电压(标记为“BL_unsel”)，以及公共源驱动电路的电压(标记为“CSRC”)从零充电到“Vreset”。根据PCM结构中执行的在先动作，预充电阶段的充电可以从零充电到Vreset或从任何其它电压充电到Vreset。但是，在预充电阶段，选择字线的电压(标记为“WL_sel”)和未选择字线的电压(标记为“WL_unsel”)未改变并保持为零。在预充电阶段，由于字线仍然处于0伏，并且位线电压等于公共源驱动器的电压，因而可以防止伪编程(spurious programming)。预充电阶段的长度取决于PCM阵列的电容和电压供应电路的输出电流。如图6和图7所示，RESET动作的预充电阶段可以与SET动作的预充电阶段相同。但是，在其它实施例中，RESET动作的预充电阶段可以与SET动作的预充电阶段不同以降低功耗或高电压约束。对于RESET动作和SET动作，PCM阵列在预充电阶段之后处于“待命(armed)”状态，如图6和图7所示。在待命状态阶段，RESET动作或SET动作可以在任何时刻启动。
对于RESET动作，从待命状态开始，选择字线连接到电压供应电路110的输出，并且选择字线WL_sel的电压充电到Vreset。但是，由于对于所有的PCM单元来说位线电压等于公共源驱动器电压，在PCM单元C(1，1)…C(N，M)的任一个中仍然没有电流流过。然后，在接下来的“RESET脉冲”阶段，通过位线驱动电路106-1...106-M的对应一个电路将选择位线下拉到零伏(选择位线BL_sel的电压下拉到零)，并且在选择PCM单元中产生电流。但是，由于对于选择PCM单元的同一行中的PCM单元来说位线电压与公共源驱动器电压相等，或者对于选择PCM单元的同一列中的PCM单元来说字线电压为零，或者对于PCM阵列102中的其它PCM单元来说存在上述两方面相结合的原因，使得在任何其他的PCM单元中没有引入电流。结果，只有选择的PCM单元被加热到它的熔点。替代地，可以按照相反顺序启动RESET动作，即首先将选择位线下拉到零，然后将选择字线连接到电压供应电路。此外，可以使用其它信号序列达到相同的目的。在实施例中，也可以通过位线驱动电路去除电流来阻止RESET电流。在RESET脉冲阶段，施加到选择字线的电压略微下降，下降量取决于RESET电流、脉冲长度、电压供应输出电流以及PCM阵列的电容。在RESET脉冲阶段的结束处，通过字线突然关闭选择器件以尽可能快的切断单元电流，从而强制实现“淬火”并防止选择PCM单元材料发生不期望的再结晶。在切断字线之后，PCM阵列可以进入到“恢复”阶段。在恢复阶段，可以再次对位线进行预充电，并且电压供应电路可以从RESET动作期间发生的电压跌落恢复。从而，PCM阵列再次进入到待命状态并且执行下一个写动作。替代地，可以通过对PCM阵列中的所有PCM单元放电来关闭写序列。
对于SET动作，从待命状态开始，可以继续类似于RESET动作的序列。但是，在后续的“SET脉冲”阶段，由于选择位线被下拉，位线驱动电路106-1...106-M的对应一个电路导致的最大电流汇集(maximum currentsunk)被限制到低于RESET动作期间最大单元电流的水平。具体地，在选定PCM单元中没有明显电流流过的情况下，在PCM单元的选定一个单元上的电压下降，直到达到PCM单元的阈值电压“VTH”，这时，电流在SET脉冲阶段中开始在该选定PCM单元中流动。当电流开始在选定PCM单元中流动时，对应的位线驱动电路增加在选定位线处的电压，并且在选定PCM单元中的电流立即受到限制，这防止了选定PCM单元的熔化以导致不期望的RESET。为了增强SET动作的鲁棒性，可以通过增加位线驱动电路的电压来逐步断开SET电流。在实施例中，由位线驱动电路汲取的电流不会随着位线电压改变。为了产生独立于输出电压的固定电流，可以使用级联电流镜或其它结构。在SET脉冲阶段之后，PCM阵列102可以“恢复”到待命状态或进行放电。
虽然图6和图7示出了PCM结构100的PCM单元C(1，1)…C(N，M)中的一个单元的RESET动作和SET动作，在其它实施例中，也可以对多个PCM单元同时写入。例如，可以对相同字线和不同位线上的PCM单元执行RESET动作和SET动作。此外，可以针对具体的应用选择脉冲长度和RESET动作和SET动作的上升沿/下降沿。
在RESET动作中，可以从PCM结构100的电压供应源100，直接汲取位线驱动电路106-1...106-M、字线驱动电路104-1...104-N和/或公共源驱动电路108中的选定一个电路所需要的电压/电流。在这种情况下，电压供应电路110不需要包括用于提升电源电压的电荷泵。从PCM结构的电压供应源直接汲取所需要的电压/电流，可以节省功率并减少PCM阵列102中的干扰。在SET动作中，一旦超过PCM单元的阈值电压VTH并且单元开始汲取电流，则电荷泵输出电压可以降低。在实施例中，纹波抑制电容器(ripple rejection capacitor)中所存储的能量，即PCM阵列102的寄生电容，可以优先于PCM单元的阈值电压VTH而使用。当纹波抑制电容器中所存储的能量超过PCM单元C(1，1)…C(N，M)的阈值电压VTH之后，位线电压可以在SET脉冲的剩余阶段中被直接箝位到电压供应源，这降低了对电荷泵容量的需求和电荷泵的功耗。替代地，可以通过开关(未显示)从PCM结构的电压供应源来汲取位线驱动电路、字线驱动电路和/或公共源驱动电路中的选定一个电路上需要的电压/电流，该电压/电流可以用于优化驱动电路中的电压，并提供相对于驱动电路来说完全独立的电压控制。
PCM单元C(1，1)…C(N，M)中存储的数值可以在读取动作中读出。在示例性读取动作中，公共源驱动电路108或508例如通过NMOS晶体管522接地，并且通过位线和字线施加合适的读取偏置。只要字线电压大到足够打开选择器件SD(1，1)…SD(N，M)，读取电流就不会显著地减小。
代替对整个PCM阵列102施加偏置，可以对PCM阵列中的PCM单元C(1，1)…C(N，M)分段并将偏置施加到PCM阵列的不同片段上。在实施例中，PCM阵列中的PCM单元可以通过位线分段为多个列。例如，PCM结构可以为每个位线或每个列设置源驱动电路，这可以减小对PCM阵列的纹波抑制电容器的干扰，或者用于调整PCM阵列的纹波抑制电容器。图8是根据本发明另一实施例的PCM结构800的示意性框图。PCM结构800类似于图1所述的PCM结构100。PCM结构800与PCM结构100之间的一个区别是PCM结构800包括多个分段的源驱动电路(SSDC)808-1...808-M，分别为每个位线或每个公共源线而设置。
图9是根据本发明实施例的写入PCM结构的方法的流程图。PCM结构可以与图1所示的PCM结构100或图8所示的PCM结构800类似或相同。图9所示的写入操作可以是图6所示的RESET动作或图7所示的SET动作。在方框902中，采用PCM结构的电压供应电路对PCM结构的源驱动电路和PCM阵列充电，其中PCM阵列包括PCM单元，PCM单元通过位线连接到PCM结构的位线驱动电路，并且通过字线连接到PCM结构的字线驱动电路，以及PCM结构的源驱动电路和PCM结构的位线驱动电路连接到电接地。在方框904中，选定的字线通过一个字线驱动电路连接到电压供应电路。在方框906中，采用一个位线驱动电路下拉选定位线。
虽然以特定顺序显示并描述了本发明方法的操作，但是可以改变该方法操作的顺序，使得可以相反顺序执行特定操作，或者使得可以至少部分地与其它操作同时执行某些操作。在另一实施例中，可以间歇和/或交替的方式来实施不同操作的指令或子操作。
此外，虽然本发明已经描述或说明的具体实施例包括本说明书所描述或说明的多个部件，本发明的其它实施例也可以包括更少或更多的部件以实现更少或更多的特征。
此外，虽然已经描述并说明了本发明的具体实施例，但本发明不限于这样描述并说明部分的具体形式或结构。本发明的范围由本说明书所附权利要求及其等价物来限定。

Claims (20)

1.一种相变存储器结构，该相变存储器结构包括：
相变存储器阵列，其中该相变存储器阵列包括多行相变存储器单元，每行相变存储器单元包括多个相变存储器单元，并且每个相变存储器单元包括：
相变存储器元件，配置为存储数值；和
选择器件，连接到相变存储器元件并用于选择该相变存储器元件；
多个字线驱动电路，连接到相变存储器单元的行，其中每个字线驱动电路用于访问一行相变存储器单元；
多个位线驱动电路，连接到相变存储器单元的行和电接地，其中每个位线驱动电路用于访问每行相变存储器单元中的相变存储器单元；
源驱动电路，连接到相变存储器阵列中至少一些选择器件的源极端子和电接地；以及
电压供应电路，连接到字线驱动电路、位线驱动电路和源驱动电路，
在RESET动作和SET动作之前，通过电压供应电路对源驱动电路和每个位线进行充电，选择字线的电压和未选择字线的电压保持为零。
2.根据权利要求1所述的相变存储器结构，其中电压供应电路是针对字线驱动电路和位线驱动电路的唯一电压供应源。
3.根据权利要求1所述的相变存储器结构，其中每个位线驱动电路通过位线连接到每行相变存储器单元中的相变存储器单元，并且每个位线驱动电路包括：
p沟道金属氧化物半导体晶体管，连接到电压供应电路和对应的位线；和
n沟道金属氧化物半导体晶体管，连接到电接地和对应的位线。
4.根据权利要求3所述的相变存储器结构，其中每个相变存储器单元的选择器件实施为金属氧化物半导体晶体管，以及其中每个位线驱动电路通过位线连接到每行相变存储器单元中的相变存储器单元的金属氧化物半导体晶体管的漏极端子。
5.根据权利要求1所述的相变存储器结构，其中每个相变存储器单元的选择器件实施为金属氧化物半导体晶体管，其中每个相变存储器单元的相变存储器元件连接到该相变存储器单元的金属氧化物半导体晶体管的源极端子和公共源线，以及其中源驱动电路包括：
p沟道金属氧化物半导体晶体管，连接到电压供应电路和公共源线；和
n沟道金属氧化物半导体晶体管，连接到地和公共源线。
6.根据权利要求1所述的相变存储器结构，其中每个相变存储器单元的选择器件实施为金属氧化物半导体晶体管，其中相变存储器结构包括多个源驱动电路，并且其中每个源驱动电路连接到位线上的金属氧化物半导体晶体管的源极端子和电接地。
7.根据权利要求1所述的相变存储器结构，其中每个相变存储器单元的选择器件实施为金属氧化物半导体晶体管，其中每个字线驱动电路连接到电接地并通过字线连接到一行相变存储器单元中的金属氧化物半导体晶体管的栅极端子。
8.根据权利要求2所述的相变存储器结构，其中相变存储器结构对选择器件的器件失配不敏感，并且其中每个相变存储器元件配置为在高阻态和低阻态之间切换。
9.根据权利要求1所述的相变存储器结构，其中相变存储器阵列中每个相变存储器单元的选择器件实施为金属氧化物半导体晶体管。
10.根据权利要求1所述的相变存储器结构，其中相变存储器阵列的寄生电容是纹波抑制电容器，并且其中字线驱动电路中的至少一个是反相器电路。
11.一种相变存储器结构，该相变存储器结构包括：
相变存储器阵列，其中该相变存储器阵列包括多行相变存储器单元，其中每行相变存储器单元包括多个相变存储器单元，以及其中每个相变存储器单元包括：
相变存储器元件，配置为存储数值；和
选择器件，连接到相变存储器元件并用于选择该相变存储器元件；
多个字线驱动电路，连接到相变存储器单元的行，其中每个字线驱动电路用于访问一行相变存储器单元；
多个位线驱动电路，连接到相变存储器单元的行和电接地，其中每个位线驱动电路通过位线连接到每行相变存储器单元中的相变存储器单元，以及其中每个位线驱动电路包括：
p沟道金属氧化物半导体晶体管，连接到电压供应电路和对应的位线；和
n沟道金属氧化物半导体晶体管，连接到电接地和对应的位线；
源驱动电路，连接到相变存储器阵列中至少一些选择器件的源极端子和电接地；和
电压供应电路，连接到字线驱动电路、位线驱动电路和源驱动电路，其中电压供应电路是字线驱动电路和位线驱动电路的唯一电压供应源，
在RESET动作和SET动作之前，通过电压供应电路对源驱动电路和每个位线进行充电，选择字线的电压和未选择字线的电压保持为零。
12.根据权利要求11所述的相变存储器结构，其中每个相变存储器单元的选择器件实施为金属氧化物半导体晶体管，其中每个相变存储器单元的相变存储器元件连接到该相变存储器单元的金属氧化物半导体晶体管的源极端子和公共源线，以及其中源驱动电路包括：
p沟道金属氧化物半导体晶体管，连接到电压供应电路和公共源线；和
n沟道金属氧化物半导体晶体管，连接到地和公共源线。
13.根据权利要求12所述的相变存储器结构，其中每个位线驱动电路通过位线连接到每行相变存储器单元中的相变存储器单元的金属氧化物半导体晶体管的漏极端子。
14.根据权利要求11所述的相变存储器结构，其中每个相变存储器单元的选择器件实施为金属氧化物半导体晶体管，其中相变存储器结构包括多个源驱动电路，并且其中每个源驱动电路连接到位线上的金属氧化物半导体晶体管的源极端子和电接地。
15.根据权利要求11所述的相变存储器结构，其中每个相变存储器单元的选择器件实施为金属氧化物半导体晶体管，其中每个字线驱动电路连接到电接地并通过字线连接到一行相变存储器单元中的金属氧化物半导体晶体管的栅极端子。
16.根据权利要求11所述的相变存储器结构，其中每个相变存储器元件配置为在高阻态和低阻态之间切换。
17.根据权利要求11所述的相变存储器结构，其中相变存储器阵列中每个相变存储器单元的选择器件实施为金属氧化物半导体晶体管。
18.根据权利要求11所述的相变存储器结构，其中字线驱动电路中的至少一个是反相器电路。
19.一种用于写入相变存储器结构的方法，该方法包括：
采用相变存储器结构的电压供应电路对相变存储器结构的源驱动电路和相变存储器阵列充电，其中相变存储器阵列包括多个相变存储器单元，其中相变存储器单元通过位线连接到相变存储器结构的位线驱动电路，并且通过字线连接到相变存储器结构的字线驱动电路，以及其中相变存储器结构的源驱动电路和相变存储器结构的位线驱动电路连接到电接地；
将选定字线通过一个字线驱动电路连接到电压供应电路；和
采用一个位线驱动电路下拉选定位线，
在RESET动作和SET动作之前，通过电压供应电路对源驱动电路和每个位线进行充电，选择字线的电压和未选择字线的电压保持为零。
20.根据权利要求19所述的方法，其中相变存储器单元中的电流以地作为参考，并且其中采用一个位线驱动电路下拉选定位线包括仅采用一个位线驱动电路仅下拉该选定位线。
CN201210082569.8A 2011-03-29 2012-03-26 相变存储器结构和写入相变存储器结构的方法 Active CN102737711B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/075,037 US8885399B2 (en) 2011-03-29 2011-03-29 Phase change memory (PCM) architecture and a method for writing into PCM architecture
US13/075,037 2011-03-29

Publications (2)

Publication Number Publication Date
CN102737711A CN102737711A (zh) 2012-10-17
CN102737711B true CN102737711B (zh) 2015-09-09

Family

ID=45954430

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210082569.8A Active CN102737711B (zh) 2011-03-29 2012-03-26 相变存储器结构和写入相变存储器结构的方法

Country Status (3)

Country Link
US (1) US8885399B2 (zh)
EP (1) EP2506266B1 (zh)
CN (1) CN102737711B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236102B2 (en) 2012-10-12 2016-01-12 Micron Technology, Inc. Apparatuses, circuits, and methods for biasing signal lines
CN103838676B (zh) * 2012-11-22 2017-10-17 华为技术有限公司 数据存储系统、数据存储方法及pcm桥
US9042190B2 (en) 2013-02-25 2015-05-26 Micron Technology, Inc. Apparatuses, sense circuits, and methods for compensating for a wordline voltage increase
US9355739B2 (en) * 2013-11-20 2016-05-31 Globalfoundries Inc. Bitline circuits for embedded charge trap multi-time-programmable-read-only-memory
US9672875B2 (en) 2014-01-27 2017-06-06 Micron Technology, Inc. Methods and apparatuses for providing a program voltage responsive to a voltage determination
CN105448340A (zh) * 2014-06-20 2016-03-30 中芯国际集成电路制造(上海)有限公司 电可擦可编程只读存储器
DE102015004824A1 (de) 2015-04-14 2016-10-20 Infineon Technologies Ag Verfahren und Vorrichtung zum Steuern von Strom in einer Array-Zelle
US9576652B1 (en) * 2016-01-11 2017-02-21 Winbond Electronics Corp. Resistive random access memory apparatus with forward and reverse reading modes
KR20170132510A (ko) * 2016-05-24 2017-12-04 에스케이하이닉스 주식회사 저항변화 메모리 장치 및 동작 방법
DE102017220708A1 (de) * 2017-04-06 2018-10-11 Robert Bosch Gmbh Verfahren und Vorrichtung zum Betreiben einer Speichereinrichtung
CN110164354B (zh) * 2019-05-24 2022-06-10 京东方科技集团股份有限公司 基于可编程逻辑器件的数据处理装置及其驱动方法和显示装置
US20240029796A1 (en) * 2022-07-19 2024-01-25 Micron Technology, Inc. Unipolar programming of memory cells

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101887350A (zh) * 2009-05-14 2010-11-17 E·孔法洛涅里 用于存储总线接口的pcm存储器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW318932B (zh) * 1995-12-28 1997-11-01 Hitachi Ltd
JP2004079033A (ja) * 2002-08-12 2004-03-11 Renesas Technology Corp 不揮発性半導体記憶装置
JP4113493B2 (ja) * 2003-06-12 2008-07-09 シャープ株式会社 不揮発性半導体記憶装置及びその制御方法
JP4646636B2 (ja) 2004-02-20 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
JP2007026492A (ja) * 2005-07-13 2007-02-01 Sony Corp 記憶装置及び半導体装置
JP4460552B2 (ja) * 2006-07-04 2010-05-12 シャープ株式会社 半導体記憶装置
JP4195715B2 (ja) * 2006-07-31 2008-12-10 シャープ株式会社 半導体記憶装置
JP4344372B2 (ja) * 2006-08-22 2009-10-14 シャープ株式会社 半導体記憶装置及びその駆動方法
WO2008044300A1 (fr) 2006-10-12 2008-04-17 Renesas Technology Corp. Circuit intégré à semi-conducteurs
KR100887058B1 (ko) * 2007-09-06 2009-03-04 주식회사 하이닉스반도체 상 변화 메모리 장치의 형성 방법 및 그 동작방법
US7855923B2 (en) * 2008-10-31 2010-12-21 Seagate Technology Llc Write current compensation using word line boosting circuitry
JP5287197B2 (ja) 2008-12-09 2013-09-11 ソニー株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101887350A (zh) * 2009-05-14 2010-11-17 E·孔法洛涅里 用于存储总线接口的pcm存储器

Also Published As

Publication number Publication date
EP2506266A1 (en) 2012-10-03
CN102737711A (zh) 2012-10-17
US8885399B2 (en) 2014-11-11
US20120250401A1 (en) 2012-10-04
EP2506266B1 (en) 2018-05-16

Similar Documents

Publication Publication Date Title
CN102737711B (zh) 相变存储器结构和写入相变存储器结构的方法
CN102063937B (zh) 非易失性半导体存储器器件
US8391047B2 (en) Method of executing a forming operation to variable resistance element
JP4774109B2 (ja) 不揮発性可変抵抗素子のフォーミング処理の制御回路、並びにフォーミング処理の制御方法
US8724371B2 (en) Semiconductor memory device and memory cell voltage application method
CN102163451A (zh) 非易失性半导体存储器件
US9697896B2 (en) High throughput programming system and method for a phase change non-volatile memory device
US8982615B2 (en) Decoding architecture and method for phase change non-volatile memory devices
US7944739B2 (en) Phase change memory device with bit line discharge path
CN102054530A (zh) 存储器件和读取存储器件的方法
JP2008130166A (ja) メモリ読み出し回路及び方式
CN101847442A (zh) 具有双向阈值开关的非易失性存储器
US10720210B2 (en) Phase-change memory with selectors in BJT technology and differential-reading method thereof
JP2010067332A (ja) 相補型相変化メモリセル及びメモリ回路
US8947906B2 (en) High-efficiency driving stage for phase change non-volatile memory devices
EP2159802A1 (en) Column decoder for non-volatile memory devices, in particular of the phase-change type
US20140092679A1 (en) Memory device and writing method thereof
US6985389B2 (en) Phase change based memory device and method for operating same
US9865346B1 (en) Phase change memory device and method of operation
WO2018078328A1 (en) Selective writes in a storage element
US7692975B2 (en) System and method for mitigating reverse bias leakage
US20100165752A1 (en) Level shifter
US10522220B2 (en) Phase change memory device with selector MOS transistors and source line clustering
KR100919583B1 (ko) 상 변화 메모리 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant