CN105448340A - 电可擦可编程只读存储器 - Google Patents

电可擦可编程只读存储器 Download PDF

Info

Publication number
CN105448340A
CN105448340A CN201410281050.1A CN201410281050A CN105448340A CN 105448340 A CN105448340 A CN 105448340A CN 201410281050 A CN201410281050 A CN 201410281050A CN 105448340 A CN105448340 A CN 105448340A
Authority
CN
China
Prior art keywords
bit line
bit lines
programmable read
erasable programmable
electrically erasable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410281050.1A
Other languages
English (en)
Inventor
權彞振
倪昊
殷常伟
高龙辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410281050.1A priority Critical patent/CN105448340A/zh
Publication of CN105448340A publication Critical patent/CN105448340A/zh
Pending legal-status Critical Current

Links

Abstract

本发明公开了一种电可擦可编程只读存储器。其中，该电可擦可编程只读存储器包括：字线；位线；与字线和位线连接的晶体管；位线驱动器，每个位线驱动器与多条位线连接，用于对多条位线中的一条或多条进行驱动。本发明解决了每个位线均需要连接一个驱动器所导致的存储器的尺寸较大的技术问题，达到了缩小存储器的尺寸的技术效果。

Description

电可擦可编程只读存储器
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种电可擦可编程只读存储器。
背景技术
在相关技术中，电可擦可编程只读存储器(EEPROM)包括字线(WordLine)和位线(BitLine)，其中，每个位线均需要连接一个驱动器，如图1所示。在制造这样的电可擦可编程只读存储器时，需要在位线之间放置驱动器，从而导致电可擦可编程只读存储器的尺寸较大。
针对上述的问题，目前尚未提出有效的解决方案。
发明内容
本发明实施例提供了一种电可擦可编程只读存储器，以至少解决每个位线均需要连接一个驱动器所导致的存储器的尺寸较大的技术问题。
根据本发明实施例的一个方面，提供了一种电可擦可编程只读存储器，其包括：字线；位线；与上述字线和上述位线连接的晶体管；位线驱动器，每个上述位线驱动器与多条上述位线连接，用于对上述多条位线中的一条或多条进行驱动。
可选地，上述多条位线中的每条连接一组选通控制信号中的一路信号，其中，上述一组选通控制信号用于控制上述多条位线中的一条或多条与上述位线驱动器连接。
可选地，上述多条位线中的每一条均连接相同的一路上述信号。
可选地，上述多条位线中的每两条连接相同的一路上述信号。
可选地，上述多条位线中的每一条通过一个NMOS晶体管与上述位线驱动器连接。
可选地，每个上述NMOS晶体管的栅极连接上述一组选通控制信号中的一路信号，每个上述NMOS晶体管的漏极连接一条上述位线，每个上述NMOS晶体管的源极连接上述位线驱动器。
可选地，上述多条位线为4条上述位线。
可选地，上述多条位线为2条上述位线。
可选地，每个上述位线驱动器连接的上述位线的数量不同。
可选地，上述位线驱动器中的至少两个连接的上述位线的数量不同。
在本发明实施例中，采用多条位线共享一个位线驱动器的方式，减少了存储器重位线驱动器的个数，进而解决了每个位线均需要连接一个驱动器所导致的存储器的尺寸较大的技术问题，达到了缩小了存储器的尺寸的技术效果。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是根据现有技术的一种EEPROM的示意图；
图2是根据本发明实施例的一种可选的EEPROM的示意图；
图3是根据本发明实施例的另一种可选的EEPROM的示意图；
图4是根据本发明实施例的又一种可选的EEPROM的示意图；
图5是根据本发明实施例的又一种可选的EEPROM的示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
根据本发明实施例，提供了一种电可擦可编程只读存储器，其包括：字线；位线；与字线和位线连接的晶体管；位线驱动器，每个位线驱动器与多条位线连接，用于对多条位线中的一条或多条进行驱动。
可选地，在本实施例中的位线(BL，BitLine)可以但不限于由一组选通控制信号(GroupSignal)对每条位线(BL)进行选通控制。例如，如图2所示，第一组选通控制信号为G<0>，用于控制位线BL0、BL1、BL2、BL3。
例如，如图2所示，本实施中的电可擦可编程只读存储器中包括多条位线(BL，BitLine)及多条字线(WL，WordLine)，其中，位线BL0、BL2，两条位线共享一个位线驱动器BLDriver<0>进行驱动，位线BL1、BL3，两条位线共享一个位线驱动器BLDriver<1>进行驱动。
在本发明实施例中，采用多条位线共享一个位线驱动器的方式，减少了存储器重位线驱动器的个数，进而解决了每个位线均需要连接一个驱动器所导致的存储器的尺寸较大的技术问题，达到了缩小了存储器的尺寸的技术效果。
作为一种可选的方案，多条位线中的每条连接一组选通控制信号中的一路信号。
可选地，在本实施例中的一组选通控制信号(GroupSignal)用于控制多条位线中的一条或多条与位线驱动器连接。
可选地，在本实施例中还包括全局位线驱动器(GBL_Driver，GlobalBitLineDriver)，用于驱动控制多条位线。可选地，在本实施例中的多条位线(BL)可以为但不限于：4条位线、2条位线。
例如，如图3所示，位线BL0连接一组选通控制信号(GroupSignal)中的一路信号G<0>，位线BLn连接一组选通控制信号(GroupSignal)中的一路信号G<n>。
作为一种可选的方案，多条位线中的每一条均连接相同的一路信号。
例如，如图2所示，位线BL0、BL1、BL2、BL3，四条位线均由选通控制信号(GroupSignal)中的一路信号G<0>进行选通控制。
作为一种可选的方案，多条位线中的每两条连接相同的一路信号。
例如，如图4所示，位线BL0与位线BL1连接相同的选通控制信号(GroupSignal)中的一路信号G<0>进行选通控制。
通过本申请提供的实施例，通过将一组选通控制信号的一路连接一条或多条位线，实现对各条位线的选通控制，进而达到灵活控制每条位线的选通，同时由一组选通控制信号的一路控制多条位线还可以提高只读存储器读取速度。
作为一种可选的方案，多条位线中的每一条通过一个NMOS晶体管与位线驱动器连接。
例如，如图3所示，一组选通控制信号(GroupSignal)通过一个高压NMOS晶体管实现对位线(BL)的选通控制。
作为一种可选的方案，每个NMOS晶体管的栅极连接一组选通控制信号中的一路信号，每个NMOS晶体管的漏极连接一条位线，每个NMOS晶体管的源极连接位线驱动器。
可选地，在本实施例中还包括全局位线驱动器(GBL_Driver，GlobalBitLineDriver)，用于驱动控制多条位线。可选地，在本实施例中的多条位线(BL)可以为但不限于：4条位线、2条位线。
例如，如图3所示，全局位线驱动器(GBL_Drive)同时控制位线BL<0>和位线BL<n>。其中，位线BL<0>连接左侧NMOS晶体管的漏极(D极，Drain)，选通控制信号中的一路信号G<0>连接左侧NMOS晶体管的栅极(G极，Gate)，全局位线驱动器(GBL_Drive)连接左侧NMOS晶体管的源极S极，Source)。
通过本申请提供的实施例，通过将选通控制信号连接到NMOS晶体管，使得本实施例中的只读存储器不会受到直流或交流变化的影响。
作为一种可选的方案，在本实施例中的多条位线可以为但不限于：4条位线、2条位线。
图5示出了本实施例中的EEPROM的一种阵列结构。
作为一种可选的方案，每个位线驱动器连接的位线的数量不同。
作为一种可选的方案，位线驱动器中的至少两个连接的位线的数量不同。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种电可擦可编程只读存储器，其特征在于，包括：
字线；
位线；
与所述字线和所述位线连接的晶体管；
位线驱动器，每个所述位线驱动器与多条所述位线连接，用于对所述多条位线中的一条或多条进行驱动。
2.根据权利要求1所述的电可擦可编程只读存储器，其特征在于，所述多条位线中的每条连接一组选通控制信号中的一路信号，其中，所述一组选通控制信号用于控制所述多条位线中的一条或多条与所述位线驱动器连接。
3.根据权利要求2所述的电可擦可编程只读存储器，其特征在于，所述多条位线中的每一条均连接相同的一路所述信号。
4.根据权利要求2所述的电可擦可编程只读存储器，其特征在于，所述多条位线中的每两条连接相同的一路所述信号。
5.根据权利要求1至4中任一项所述的电可擦可编程只读存储器，其特征在于，所述多条位线中的每一条通过一个NMOS晶体管与所述位线驱动器连接。
6.根据权利要求5所述的电可擦可编程只读存储器，其特征在于，每个所述NMOS晶体管的栅极连接所述一组选通控制信号中的一路信号，每个所述NMOS晶体管的漏极连接一条所述位线，每个所述NMOS晶体管的源极连接所述位线驱动器。
7.根据权利要求1至4中任一项所述的电可擦可编程只读存储器，其特征在于，所述多条位线为4条所述位线。
8.根据权利要求1至4中任一项所述的电可擦可编程只读存储器，其特征在于，所述多条位线为2条所述位线。
9.根据权利要求1至4中任一项所述的电可擦可编程只读存储器，其特征在于，每个所述位线驱动器连接的所述位线的数量不同。
10.根据权利要求1至4中任一项所述的电可擦可编程只读存储器，其特征在于，所述位线驱动器中的至少两个连接的所述位线的数量不同。
CN201410281050.1A 2014-06-20 2014-06-20 电可擦可编程只读存储器 Pending CN105448340A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410281050.1A CN105448340A (zh) 2014-06-20 2014-06-20 电可擦可编程只读存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410281050.1A CN105448340A (zh) 2014-06-20 2014-06-20 电可擦可编程只读存储器

Publications (1)

Publication Number Publication Date
CN105448340A true CN105448340A (zh) 2016-03-30

Family

ID=55558438

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410281050.1A Pending CN105448340A (zh) 2014-06-20 2014-06-20 电可擦可编程只读存储器

Country Status (1)

Country Link
CN (1) CN105448340A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1534679A (zh) * 2002-12-27 2004-10-06 株式会社东芝 利用磁阻效应存储信息的磁随机存取存储器
US20060114709A1 (en) * 2004-12-01 2006-06-01 Kabushiki Kaisha Toshiba Semiconductor storage device, operation method of the same and test method of the same
US20110149638A1 (en) * 2008-08-29 2011-06-23 Kabushiki Kaisha Toshiba Nonvolatile memory device and information recording method
CN102737711A (zh) * 2011-03-29 2012-10-17 Nxp股份有限公司 相变存储器结构和写入相变存储器结构的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1534679A (zh) * 2002-12-27 2004-10-06 株式会社东芝 利用磁阻效应存储信息的磁随机存取存储器
US20060114709A1 (en) * 2004-12-01 2006-06-01 Kabushiki Kaisha Toshiba Semiconductor storage device, operation method of the same and test method of the same
US20110149638A1 (en) * 2008-08-29 2011-06-23 Kabushiki Kaisha Toshiba Nonvolatile memory device and information recording method
CN102737711A (zh) * 2011-03-29 2012-10-17 Nxp股份有限公司 相变存储器结构和写入相变存储器结构的方法

Similar Documents

Publication Publication Date Title
EP3347900B1 (en) Multiple blocks per string in 3d nand memory
US20210057029A1 (en) Methods and apparatuses including a string of memory cells having a first select transistor coupled to a second select transistor
US9153330B2 (en) Semiconductor system and method of operating the same
DE60229076D1 (de) Segmentierung der Bitleitung und des Steuergates in einem nichtflüchtigen Speicher
KR20180080003A (ko) 반도체 장치, 그 동작 방법 및 메모리 시스템
CN104698645A (zh) 一种显示面板及其驱动方法、液晶显示装置
WO2014134325A1 (en) Sub-block decoding in 3d memory
JP2008090997A (ja) フラッシュメモリ素子とそのプログラム方法
CN103700399A (zh) 闪存及对应的编程方法、读取方法和擦除方法
CN103247340A (zh) 半导体存储装置、编程方法和数据处理系统
CN102394109A (zh) 闪存
DE112020000174T5 (de) Adaptive vpass für 3d-flash-speicher mit paarkettenstruktur
CN103903650B (zh) 存储器阵列及其控制方法和闪存
KR20080040249A (ko) 저항 메모리 소자 및 데이터 기입 방법
US20150071020A1 (en) Memory device comprising tiles with shared read and write circuits
TW201717204A (zh) 非揮發性半導體儲存裝置及其抹除方法
CN103177758B (zh) 半导体存储装置
US20160189780A1 (en) Memory, And Erasing Method, Programming Method And Reading Method Thereof
US9412449B2 (en) Semiconductor storage device
CN105448340A (zh) 电可擦可编程只读存储器
US9466375B1 (en) Memory device and programming method thereof
CN102855930A (zh) 存储器、存储阵列的编程控制方法及装置
CN104050999B (zh) 一种为浮栅存储器提供正负高压的字线驱动方法
CN102376367B (zh) 于一存储集成电路上进行擦除操作的方法与装置
CN106205701A (zh) 非易失性存储器设备和具有应力减小的相应操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160330

RJ01 Rejection of invention patent application after publication