CN102394109A - 闪存 - Google Patents

闪存 Download PDF

Info

Publication number
CN102394109A
CN102394109A CN2011103007583A CN201110300758A CN102394109A CN 102394109 A CN102394109 A CN 102394109A CN 2011103007583 A CN2011103007583 A CN 2011103007583A CN 201110300758 A CN201110300758 A CN 201110300758A CN 102394109 A CN102394109 A CN 102394109A
Authority
CN
China
Prior art keywords
voltage
unit
connects
flash memory
bit lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103007583A
Other languages
English (en)
Other versions
CN102394109B (zh
Inventor
杨光军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110300758.3A priority Critical patent/CN102394109B/zh
Publication of CN102394109A publication Critical patent/CN102394109A/zh
Priority to US13/570,791 priority patent/US8942044B2/en
Application granted granted Critical
Publication of CN102394109B publication Critical patent/CN102394109B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

一种闪存。所述闪存包括存储单元阵列和预充电单元；所述预充电单元，连接所述存储单元阵列对应的各条位线，在所述闪存的预充电阶段，将各条位线上的电压预充至工作电压；所述预充电单元包括稳压单元，向各条位线提供恒定电流。所述闪存增加了稳压单元，在编程过程中，未涉及编程操作的其他位线不会因为漏电流的存在而导致电压下降，因此保证了除进行编程操作的存储单元外，其他存储单元均处于截止状态，无电流流经，从而有效地防止了编程过程中对不涉及编程操作的存储单元的干扰，进而提高了编程操作的准确性。

Description

闪存
技术领域
本发明涉及半导体存储器，特别涉及一种闪存。
背景技术
存储器用于存储大量的数字信息。目前存在着众多类型的存储器，如RAM(随机存储器)、DRAM(动态随机存储器)、ROM(只读存储器)、EPROM(可擦除可编程只读存储器)、FLASH(闪存)等等。其中，闪存已经成为非易失性半导体存储技术的主流。目前的闪存依据其中存储单元器件结构的不同而被分为叠栅式闪存和分裂栅式闪存，其中分裂栅式闪存因为有效地避免了过擦除效应以及具有更高的编程效率而得到了广泛应用。
图1示出了现有技术的一种分裂栅式存储单元的器件结构示意图，图2是图1所示器件的分裂栅等效结构示意图。参考图1和图2，所述存储单元10包括：半导体衬底100；在所述半导体衬底100中间隔设置的源极区域200和漏极区域300；位于所述源极区域200与所述漏极区域300之间的沟道区800；半导体衬底100上的第一浮栅520和第二浮栅620；各自位于第一浮栅520和第二浮栅620上的第一控制栅510(对应于图2中所示的CG0)和第二控制栅610(对应于图2中所示的CG1)；隔离第一浮栅520和第二浮栅620的绝缘氧化层700；以及绝缘氧化层700上的选择栅400。其中，所述源极区域200和漏极区域300分别对应连接位线BL1和BL0。
继续参考图1和图2，所述存储单元以其存储数据的划分可包括两个子存储单元cell0和cell1。其中cell0的数据存储于第一浮栅520，cell1的数据存储于第二浮栅620。以下以cell1为例，说明其编程操作的工作过程：与所述选择栅400相连的字线WL上被施加字线电压VW，例如1～2V；与源极区域200相连的位线BL1上被施加一电压VS，例如0.1～0.6V；与漏极区域300相连的位线BL0上被施加一电压VD，例如2.5V～5.5V；第二控制栅610(CG1)上被施加一编程电压VPROG，例如5～9V；对于不需要编程的存储单元cell0来说，其第一控制栅510(CG0)上被施加一电压VPASS，例如2～6V。这样保持了沟道800中电流的导通，保证了编程所需的电流通过，从而热电子注入到所述存储单元cell1的第二浮栅620中，完成编程操作。
图3所示的是现有技术的一种分裂栅式存储器。如图3所示，所述存储器包括：包含多个存储单元的存储单元阵列和预充电单元20，所述多个存储单元均为图1所示的分裂栅式存储单元。
所述预充电单元20，包括多个对应连接于各条位线(BL<0>～BL<k>)的调整晶体管(m<0>～m<k>)，为各条位线(BL<0>～BL<k>)提供所需的工作电压。
现有技术中，在对图3中的目标存储单元M1进行编程操作时，字线WL<0>上被施加一字线电压VW，用于选通目标存储单元M1所在的这一行的存储单元；位线BL<2>和位线BL<3>上被施加相同的电压VS；位线BL<1>上被施加一电压VD；其他位线(包括位线BL<0>)被所述预充电单元20预充至一预定电压Vinh，然后悬空。具体地，如图3所示，所述各个调整晶体管(m<0>～m<k>)在预充电控制信号PRE为高电平时导通，对各条位线(BL<0>～BL<k>)进行预充电，在预充电控制信号PRE为低电平时断开，将各条位线(BL<0>～BL<k>)悬空。其中，目标存储单元M1的选择栅与源极之间的电压差(即字线WL<0>与位线BL<2>之间的电压差)大于其阈值电压；并且其漏极与源极之间的电压差(位线BL<1>与位线BL<2>之间的电压差)大于编程所需的电压。因此，可以看出，对图3所示的存储器编程时必须同时满足两个条件：一是与存储单元的选择栅连接的字线上的电压，以及与其源极连接的位线上的电压之间的电压差大于其阈值电压；二是与存储单元的漏极和源极连接的位线上的电压差大于编程所需的电压。
在这种编程操作方法中，对目标存储单元M1进行编程时，位线BL<0>被悬空，由于漏电流的存在使得位线BL<0>上的电压会有所下降，当存储单元M0的选择栅极与源极之间的电压差(字线WL<0>与位线BL<0>之间的电压差)大于其阈值电压，并且存储单元M0的漏极与源极之间的电压差(位线BL<1>与位线BL<0>之间的电压差)大于编程所需的电压时，本不应进行编程操作的存储单元M0会产生编程误操作。另一方面，若对其他位线预充较高的预定电压Vinh时，又可能会导致存储单元M3产生编程误操作。因此，如何在编程过程中避免对不涉及编程操作的其他存储单元造成干扰，成为本领域技术人员亟待解决的问题。
发明内容
本发明解决的问题是提供一种闪存，以有效地避免对不涉及编程操作的其他存储单元的干扰。
为解决上述问题，本发明提供一种闪存，包括：存储单元阵列和预充电单元；所述预充电单元，连接所述存储单元阵列对应的各条位线，在所述闪存的预充电阶段，将各条位线上的电压预充至工作电压；所述预充电单元包括稳压单元，向各条位线提供恒定电流。
可选的，所述预充电单元还包括电压偏置单元，以及多个对应连接于各条位线的调整晶体管；所述调整晶体管包括第一端、第二端以及控制端，其第一端连接所述稳压单元，第二端连接对应的位线，控制端连接所述电压偏置单元；所述电压偏置单元，为所述调整晶体管提供导通所需的偏置电压。
可选的，所述稳压单元包括镜像单元和电流源；所述镜像单元包括输入PMOS管和多个对应于每个调整晶体管的镜像PMOS管，所述输入PMOS管的源极连接电源，漏极与栅极相连并连接所述电流源；所述多个镜像PMOS管的源极连接电源，栅极连接所述输入PMOS管的栅极，漏极分别对应连接所述调整晶体管的第一端。
可选的，所述电流源提供的电流为1～5μA。
可选的，所述电压偏置单元包括第一PMOS管、比较器和分压器；
所述比较器的同相输入端连接所述分压器的输出端，反相输入端接收基准电压；
所述第一PMOS管的源极连接电源，栅极连接所述比较器的输出端，漏极耦接于所述分压器的输入端，并作为所述电压偏置单元的输出端。
可选的，所述电压偏置单元还包括第一NMOS管，所述第一NMOS管的源极连接所述分压器的输入端，栅极与漏极相连并连接至所述第一PMOS管的漏极。
可选的，所述分压器包括第一电阻和第二电阻；所述第一电阻的第一端耦接于所述第一PMOS管的漏极，并作为所述分压器的输入端，第二端连接所述第二电阻的第一端；所述第二电阻的第二端接地，第一端连接所述比较器的同相输入端，并作为所述分压器的输出端。
可选的，所述闪存为分裂栅式存储器。
与现有技术相比，上述技术方案具有以下优点：
由于增加了稳压单元，在编程过程中，未涉及编程操作的其他位线不会因为漏电流的存在而导致电压下降，因此保证了除进行编程操作的存储单元外，其他存储单元均处于截止状态，无电流流经，从而有效地防止了编程过程中对不涉及编程操作的存储单元的干扰，进而提高了编程操作的准确性。
此外，可选方案中，所述电压偏置单元，能精确的控制位线电压，从而进一步提高了编程操作的准确性。
附图说明
图1是现有技术的一种分裂栅式存储单元的器件结构示意图；
图2是图1所示器件的分裂栅等效结构示意图；
图3是现有技术的一种分裂栅式存储器结构示意图；
图4是本发明存储器的一种实施例的结构示意图；
图5是图4中电压偏置单元的一种实现方式示意图。
具体实施方式
由前述分析可知，现有技术的存储器在对其中的目标存储单元进行编程时，由于漏电流的存在导致位线上预充的预定电压有所下降，进而对不涉及编程操作的其他存储单元造成干扰。为了解决此问题，本发明的存储器增加了稳压电路，向各条位线上提供恒定电流，从而使得各条位线上的电压稳定于预充的预定电压。这样，就克服了漏电流产生的压降问题，进而避免了对不涉及编程操作的其他存储单元的干扰。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
参考图4，本发明实施例的存储器，包括：包含多个存储单元的存储单元阵列和预充电单元30。
所述多个存储单元均为分裂栅式存储单元，可存储两个相互独立的字节。
所述预充电单元30包括：电压偏置单元301、稳压单元302和多个对应于各条位线(BL<0>～BL<k>)的调整晶体管(m<0>～m<k>)。
其中，所述调整晶体管(m<0>～m<k>)分别包括第一端、第二端以及控制端，其第一端分别连接所述稳压单元302，第二端连接对应的各条位线(BL<0>～BL<k>)，控制端连接所述电压偏置单元301。本实施例中，所述调整晶体管(m<0>～m<k>)均为NMOS管。
所述电压偏置单元301，为所述调整晶体管(m<0>～m<k>)提供导通所需的偏置电压，从而使得位线电压得到精确的控制。
所述稳压单元302包括镜像单元和电流源Ib，所述镜像单元包括输入PMOS管mr和多个对应于各个调整晶体管(m<0>～m<k>)的镜像PMOS管(mp<0>～mp<k>)，所述输入PMOS管mr的源极连接电源VDD，漏极与栅极相连并连接所述电流源Ib，所述多个镜像PMOS管(mp<0>～mp<k>)的源极连接电源VDD，栅极连接所述输入PMOS管mr的栅极，漏极分别对应连接各个调整晶体管(m<0>～m<k>)的第一端。
在对所述存储器进行编程过程中，所述稳压单元302的镜像单元将所述电流源Ib提供的电流进行镜像，并获得镜像电流；所述镜像电流流经各个调整晶体管(m<0>～m<k>)后将各位线上的电压稳定于预充的预定电压Vinh。具体地，在本实施例中，所述电流源Ib提供的电流为1～5μA，所述电源VDD的电压为2.7～3.6V。
所述电压偏置单元301可以采用多种方式来实现，图5示出了其中的一种实现方式。如图5所示，所述电压偏置单元301包括第一PMOS管Mp、第一NMOS管Mn、比较器3011以及分压器3012。所述第一PMOS管Mp的源极连接电源VDD，栅极连接所述比较器3011的输出端，漏极连接所述第一NMOS管Mn的漏极；所述第一NMOS管Mn的栅极与漏极相连，源极连接所述分压器3012的输入端；所述比较器3011的同相输入端连接所述分压器3012的输出端，反相输入端接收基准电压Vref。本实施例中，所述分压器3012包括第一电阻R1和第二电阻R2，所述第一电阻R1的第一端连接所述第一NMOS管Mn的源极，并作为所述分压器3012的输入端，第二端连接所述第二电阻R2的第一端；所述第二电阻R2的第二端接地，第一端连接所述比较器3011的同相输入端，并作为所述分压器3012的输出端。在其他实施例中，所述分压器3012也可以采用其他电路实现。另外，所述电压偏置单元301还可以不包括所述第一NMOS管Mn，而所述第一PMOS管Mp的漏极直接连接所述分压器3012的输入端。当然，本领域技术人员还可以对上述电压偏置单元301和分压器3012进行其他的变形，图5所示出的实现方式不能用以限制本发明的保护范围。
在对存储器的各条位线预充电阶段，所述分压器3012输出的电压小于所述比较器3011反相输入端的基准电压Vref，则所述比较器3011输出的电压与电源电压VDD的电压差大于所述第一PMOS管Mp的阈值电压。因此，所述第一PMOS管Mp和所述第一NMOS管Mn导通，所述电压偏置单元301输出的电压Vout为高电平，因而将图4所示的各个调整晶体管(m<0>～m<k>)导通，进而实现了对各条位线(BL<0>～BL<k>)的预充电。在所述各条位线(BL<0>～BL<k>)上的电压预充至一预定电压(例如，预定电压为Vinh)时，所述分压器3012输出的电压大于所述比较器3011反相输入端的基准电压Vref，所述比较器3011输出的电压与电源电压VDD的电压差小于所述第一PMOS管Mp的阈值电压。因此，所述第一PMOS管Mp截止，所述电压偏置单元301输出的电压Vout降低。此时，图4所示的各个调整晶体管(m<0>～m<k>)处于弱导通状态，由稳压单元302为各条位线(BL<0>～BL<k>)提供一恒定电流，并将各条位线(BL<0>～BL<k>)上的电压稳压于预充的预定电压(例如，预定电压为Vinh)。需要说明的是，可以通过调整所述比较器3011反相输入端的基准电压Vref，以及分压器3012中第一电阻R1和第二电阻R2的阻值等来精确的控制所述电压偏置单元301输出的电压Vout，从而精确的控制各个调整晶体管(m<0>～m<k>)的工作状态，进而精确的控制各条位线(BL<0>～BL<k>)预充的预定电压。
下面再结合附图对本实施例存储器的编程过程做详细说明。
参考图4，在对图4所示的目标存储单元M1进行编程操作时，为选通目标存储单元M1，在字线WL<0>上施加一字线电压VW，所述字线电压VW的范围为1V～2V。
位线BL<1>上被施加第一电压VD，所述第一电压VD的范围为2.5V～5.5V。
位线BL<2>和位线BL<3>上被施加相同的第二电压VS，所述第二电压VS的范围为0.1V～0.6V。
此时，由于位线BL<2>、BL<3>上施加的第二电压VS相等，即存储单元M2的源极和漏极的电压相等，所以存储单元M2上无电流流过，位线BL<1>上的电流全部流经进行编程操作的目标存储单元M1，无泄漏电流产生。
本实施例中，位线BL<4>上被施加第三电压VD2，其范围为0.8V～2V。
此时，存储单元M3的选择栅上的电压(即字线WL<0>上施加的电压)为1～2V，与其源/漏端连接的位线BL<3>和位线BL<4>上分别施加的电压范围为0.1～0.6V、0.8～2V，由于其源极与漏极之间的电压差较小，远低于存储单元M3编程时所需的电压，因此其不易受编程操作干扰。
在所述存储器的其他位线(包括位线BL<0>)上，由预充电单元30将其电压预充至一预定电压Vinh，稳压单元302通过提供一恒定电流将其电压稳定于预定电压Vinh。为了防止未涉及编程操作的存储单元的误编程，字线上施加的字线电压与所述预定电压Vinh之间的电压差应该小于存储单元导通的阈值电压。具体地，在对所述存储器进行编程过程中，所述稳压单元302的镜像单元将所述电流源Ib提供的电流进行镜像，并获得镜像电流；所述镜像电流流经各调整晶体管(m<0>～m<k>)后将各条位线(BL<0>～BL<k>)上的电压稳定于预充的预定电压Vinh。
此时，与目标存储单元M1位于同一行、且相邻的存储单元M0的选择栅极的电压与其源极之间的电压差(即字线WL<0>与位线BL<0>之间的电压差)小于存储单元M0导通的阈值电压，因此所述存储单元M0处于截止状态，无电流流过，因而不受编程操作的干扰。
综上，本发明实施例的存储器，至少具有如下有益效果：
由前述分析可知，本实施例中仅对目标存储单元M1进行编程操作，与其相邻的存储单元M2的源漏电压处于相同电位上，无泄漏电流产生。同时，由于增加了稳压单元，在编程过程中，未涉及编程操作的其他位线不会因为漏电流的存在而导致电压下降。并且可以通过调整电压偏置单元来精确的控制各条位线上的电压，因此保证了除进行编程操作的目标存储单元外，其他存储单元均处于截止状态，无电流流经，从而有效地防止了编程过程中对不涉及编程操作的存储单元的干扰，进而提高了其编程操作的准确性。
以上对分裂栅式存储器进行了详细说明，但是需要说明的是，本发明实施例的预充电单元同样可以用于非分裂栅式存储器。在其他实施例中，所述预充电单元以及其稳压单元的工作原理与前述的相类似，在此不再赘述。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (8)

1.一种闪存，包括：存储单元阵列和预充电单元；所述预充电单元，连接所述存储单元阵列对应的各条位线，在所述闪存的预充电阶段，将各条位线上的电压预充至工作电压，其特征在于，所述预充电单元包括稳压单元，向各条位线提供恒定电流。
2.如权利要求1所述的闪存，其特征在于，所述预充电单元还包括电压偏置单元，以及多个对应连接于各条位线的调整晶体管；所述调整晶体管包括第一端、第二端以及控制端，其第一端连接所述稳压单元，第二端连接对应的位线，控制端连接所述电压偏置单元；所述电压偏置单元，为所述调整晶体管提供导通所需的偏置电压。
3.如权利要求2所述的闪存，其特征在于，所述稳压单元包括镜像单元和电流源；
所述镜像单元包括输入PMOS管和多个对应于每个调整晶体管的镜像PMOS管，所述输入PMOS管的源极连接电源，漏极与栅极相连并连接所述电流源；所述多个镜像PMOS管的源极连接电源，栅极连接所述输入PMOS管的栅极，漏极分别对应连接所述调整晶体管的第一端。
4.如权利要求3所述的闪存，其特征在于，所述电流源提供的电流为1～5μA。
5.如权利要求2所述的闪存，其特征在于，所述电压偏置单元包括第一PMOS管、比较器和分压器；
所述比较器的同相输入端连接所述分压器的输出端，反相输入端接收基准电压；
所述第一PMOS管的源极连接电源，栅极连接所述比较器的输出端，漏极耦接于所述分压器的输入端，并作为所述电压偏置单元的输出端。
6.如权利要求5所述的闪存，其特征在于，所述电压偏置单元还包括第一NMOS管，所述第一NMOS管的源极连接所述分压器的输入端，栅极与漏极相连并连接至所述第一PMOS管的漏极。
7.如权利要求5所述的闪存，其特征在于，所述分压器包括第一电阻和第二电阻；所述第一电阻的第一端耦接于所述第一PMOS管的漏极，并作为所述分压器的输入端，第二端连接所述第二电阻的第一端；所述第二电阻的第二端接地，第一端连接所述比较器的同相输入端，并作为所述分压器的输出端。
8.如权利要求1所述的闪存，其特征在于，所述闪存为分裂栅式存储器。
CN201110300758.3A 2011-09-28 2011-09-28 闪存 Active CN102394109B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110300758.3A CN102394109B (zh) 2011-09-28 2011-09-28 闪存
US13/570,791 US8942044B2 (en) 2011-09-28 2012-08-09 Flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110300758.3A CN102394109B (zh) 2011-09-28 2011-09-28 闪存

Publications (2)

Publication Number Publication Date
CN102394109A true CN102394109A (zh) 2012-03-28
CN102394109B CN102394109B (zh) 2016-08-03

Family

ID=45861378

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110300758.3A Active CN102394109B (zh) 2011-09-28 2011-09-28 闪存

Country Status (2)

Country Link
US (1) US8942044B2 (zh)
CN (1) CN102394109B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610617A (zh) * 2012-03-31 2012-07-25 上海宏力半导体制造有限公司 一种多比特sonos闪存单元、阵列及操作方法
CN102682845A (zh) * 2012-05-09 2012-09-19 上海宏力半导体制造有限公司 Eeprom存储单元以及eeprom存储器
CN103700399A (zh) * 2014-01-07 2014-04-02 上海华虹宏力半导体制造有限公司 闪存及对应的编程方法、读取方法和擦除方法
CN103811065A (zh) * 2014-03-07 2014-05-21 上海华虹宏力半导体制造有限公司 非易失性存储器系统
CN104992726A (zh) * 2015-07-20 2015-10-21 上海华虹宏力半导体制造有限公司 一种闪存电路及编程方法
CN107045893A (zh) * 2017-04-14 2017-08-15 上海华虹宏力半导体制造有限公司 一种消除闪存编程干扰的电路
CN107068188A (zh) * 2017-03-22 2017-08-18 合肥仁德电子科技有限公司 电子存储调试设备
CN107093462A (zh) * 2017-03-22 2017-08-25 合肥仁德电子科技有限公司 闪存
CN112185447A (zh) * 2020-09-29 2021-01-05 中科院微电子研究所南京智能技术研究院 一种8管双分裂控制存储单元、存储阵列及存内计算装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104464810B (zh) * 2014-12-30 2017-06-30 上海华虹宏力半导体制造有限公司 存储器及其擦除、编程和读取方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100080066A1 (en) * 2008-09-26 2010-04-01 Fujitsu Microelectronics Limited Memory, memory operating method, and memory system
CN102184745A (zh) * 2011-03-15 2011-09-14 上海宏力半导体制造有限公司 闪存及其编程方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1308856B1 (it) * 1999-10-29 2002-01-11 St Microelectronics Srl Circuito di lettura per una memoria non volatile.
US6856551B2 (en) * 2003-02-06 2005-02-15 Sandisk Corporation System and method for programming cells in non-volatile integrated memory devices
JP4426868B2 (ja) * 2003-04-04 2010-03-03 株式会社ルネサステクノロジ 不揮発性半導体記憶装置および半導体集積回路装置
US7161844B2 (en) * 2004-03-30 2007-01-09 Silicon Storage Technology, Inc. Method and apparatus for compensating for bitline leakage current
KR100736408B1 (ko) * 2006-06-10 2007-07-09 삼성전자주식회사 비트 라인의 전압 강하를 보상할 수 있는 반도체 장치와 그보상 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100080066A1 (en) * 2008-09-26 2010-04-01 Fujitsu Microelectronics Limited Memory, memory operating method, and memory system
CN102184745A (zh) * 2011-03-15 2011-09-14 上海宏力半导体制造有限公司 闪存及其编程方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610617B (zh) * 2012-03-31 2017-11-24 上海华虹宏力半导体制造有限公司 一种多比特sonos闪存单元、阵列及操作方法
CN102610617A (zh) * 2012-03-31 2012-07-25 上海宏力半导体制造有限公司 一种多比特sonos闪存单元、阵列及操作方法
CN102682845A (zh) * 2012-05-09 2012-09-19 上海宏力半导体制造有限公司 Eeprom存储单元以及eeprom存储器
CN103700399A (zh) * 2014-01-07 2014-04-02 上海华虹宏力半导体制造有限公司 闪存及对应的编程方法、读取方法和擦除方法
CN103811065B (zh) * 2014-03-07 2017-12-08 上海华虹宏力半导体制造有限公司 非易失性存储器系统
CN103811065A (zh) * 2014-03-07 2014-05-21 上海华虹宏力半导体制造有限公司 非易失性存储器系统
CN104992726A (zh) * 2015-07-20 2015-10-21 上海华虹宏力半导体制造有限公司 一种闪存电路及编程方法
CN104992726B (zh) * 2015-07-20 2019-04-19 上海华虹宏力半导体制造有限公司 一种闪存电路及编程方法
CN107068188A (zh) * 2017-03-22 2017-08-18 合肥仁德电子科技有限公司 电子存储调试设备
CN107093462A (zh) * 2017-03-22 2017-08-25 合肥仁德电子科技有限公司 闪存
CN107045893A (zh) * 2017-04-14 2017-08-15 上海华虹宏力半导体制造有限公司 一种消除闪存编程干扰的电路
CN107045893B (zh) * 2017-04-14 2020-06-16 上海华虹宏力半导体制造有限公司 一种消除闪存编程干扰的电路
CN112185447A (zh) * 2020-09-29 2021-01-05 中科院微电子研究所南京智能技术研究院 一种8管双分裂控制存储单元、存储阵列及存内计算装置
CN112185447B (zh) * 2020-09-29 2023-08-01 中科南京智能技术研究院 一种8管双分裂控制存储单元、存储阵列及存内计算装置

Also Published As

Publication number Publication date
US8942044B2 (en) 2015-01-27
US20130077406A1 (en) 2013-03-28
CN102394109B (zh) 2016-08-03

Similar Documents

Publication Publication Date Title
CN102394109A (zh) 闪存
CN105518798B (zh) 半导体存储装置及存储器系统
US8064263B2 (en) Current sink system for source-side sensing
US8213234B2 (en) Current sink system for source-side sensing
US6243292B1 (en) Nonvolatile semiconductor memory device capable of reducing memory array area
US20050036369A1 (en) Temperature compensated bit-line precharge
CN103700399A (zh) 闪存及对应的编程方法、读取方法和擦除方法
US9147481B2 (en) Semiconductor memory apparatus
CN105976863A (zh) 半导体存储装置
CN102136293A (zh) 非易失性半导体存储装置的编程方法
JP2014179151A (ja) 半導体記憶装置
US20160027517A1 (en) System And Method To Inhibit Erasing Of Portion Of Sector Of Split Gate Flash Memory Cells
US10176871B2 (en) NAND flash memory comprising a current sensing page buffer preventing voltage from discharging from a node during operation
CN106601291B (zh) 闪存的参考电流产生电路和方法
KR20150121288A (ko) 고전압 스위치 회로 및 이를 포함하는 비휘발성 메모리
CN101763887B (zh) 一种存储器单元读取装置及读取方法
CN104937718A (zh) 用于先进纳米闪速存储器装置的高速感测技术
CN105185404B (zh) 电荷转移型灵敏放大器
US9424936B1 (en) Current leakage reduction in 3D NAND memory
KR100784863B1 (ko) 향상된 프로그램 성능을 갖는 플래시 메모리 장치 및그것의 프로그램 방법
US9564231B2 (en) Non-volatile memory device and corresponding operating method with stress reduction
US20120213008A1 (en) Nonvolatile memory device and program verify method thereof
US20190118544A1 (en) Method for Reading an EEPROM and Corresponding Device
TWI814312B (zh) 具有用以最小化漏電流的漏電流驗證電路的記憶體裝置
CN103811062B (zh) 存储器及存储器的读取方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140403

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140403

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: Zuchongzhi road in Pudong Zhangjiang hi tech park Shanghai city Pudong New Area No. 1399 201203

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C14 Grant of patent or utility model
GR01 Patent grant