CN105185404B - 电荷转移型灵敏放大器 - Google Patents
电荷转移型灵敏放大器 Download PDFInfo
- Publication number
- CN105185404B CN105185404B CN201510458609.8A CN201510458609A CN105185404B CN 105185404 B CN105185404 B CN 105185404B CN 201510458609 A CN201510458609 A CN 201510458609A CN 105185404 B CN105185404 B CN 105185404B
- Authority
- CN
- China
- Prior art keywords
- bit line
- node
- nmos tube
- adjustment unit
- powered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Dram (AREA)
- Read Only Memory (AREA)
Abstract
本发明公开了一种电荷转移型灵敏放大器,包括:预充电单元,用于对列数据线节点进行通电;位线调整单元,连接在预充电单元的输出端和存储器单元的位线节点之间,位线节点和地之间连接有位线电容,用于提供一开关使位线节点和列数据线节点连接并在位线预通电时实现对位线电容的充电;位线调整单元的控制端连接电源电压且通过第二电容连接第二控制信号;电源电压使连接位线节点和列数据线节点的开关保持为接通状态;在位线预通电的开始时刻,第二控制信号提供一电平切换信号并通过第二电容耦合到位线调整单元的控制端使该控制端的电压改变并使开关的电流增大,使得对位线电容的充电速度加快。本发明能提高充电速度,提高电路的性能。
Description
技术领域
本发明涉及一种半导体集成电路,特别是涉及一种电荷转移型灵敏放大器。
背景技术
如图1所示,是现有电荷转移型灵敏放大器的电路图;现有电荷转移型灵敏放大器包括:
NMOS管m101,栅极连接电源电压Vpwr,保持开启状态;源极连接到位线节点Bl101,位线节点Bl101和地之间连接由电容Cbl101,通过位线节点Bl101连接存储器单元的电流Icell。
PMOS管p101,源极连接电源电压,漏极连接NMOS管m101的漏极且都连接列数据线节点Cl101,PMOS管p101的栅极连接预充电控制信号Vpreb。
比较器101的正相输入端连接列数据线节点Cl101,反相输入端连接参考电压Vref,输出端作为电荷转移型灵敏放大器的输出端。
如图2所示,是图1的各信号时序图;现有电荷转移型灵敏放大器的工作过程包括如下三个阶段:
第一阶段为充电阶段:信号Vpreb置为低,节点Cl101充到电源电压vpwr,节点BL101电压被嵌位在vpwr-vt,给Cbl进行充电;vt为NMOS管m101的阈值电压。
第二阶段为比较阶段:如果存储器单元为写单元(Program cell),则Icell为零,即没有电流,位线电压不变,节点BL101电压不变,节点CL101电压保持为vpwr,即曲线Cl101中对应的Cl1,Cl1的电压大于参考电压Vref。
如果存储器单元为擦除单元(Erase cell),则Icell为不为零,即有电流,位线电压会下降,即节点BL101电压会下降从而导致CL101电压下降,下降后的电压即曲线Cl101中对应的Cl0,Cl0的电压下于参考电压Vref。
第三阶段为锁存阶段:节点CL101电压与参考电压Vref比较,得出结果“0”和“1”。
由图1和图2所示可知,当存储单元为写单元时,要求Cl1大于Vref;存储单元为擦除单元是要求Cl0小于Vref。其中Cl1的电压值由从电源电压经过PMOS管p101 和NMOS管n101对位线电容Cbl充电决定,如果在锁存阶段的比较时保持Cl1大于Vref,则必须为位线电容Cbl充足够的电,如果位线电容Cbl的充电速度快则电荷转移型灵敏放大器的工作速度也就越快;相反,如果位线电容Cbl的充电速度保持不变而提高电荷转移型灵敏放大器的工作速度时,位线电容Cbl上会无法充到足够的电荷使得电压Cl1大于Vref,这会使得后续读取失败。
发明内容
本发明所要解决的技术问题是提供一种电荷转移型灵敏放大器,能提高充电速度,提高电路的性能。
为解决上述技术问题,本发明提供的电荷转移型灵敏放大器包括:
预充电单元,其控制端连接第一控制信号,所述预充电单元的输出端连接到输出单元的输入端,所述预充电单元用于在位线预通电时对列数据线节点进行通电;
所述输出单元读取所述列数据线节点的电压信号后输出数据。
所述比较器的第二输入端连接一参考电压,所述比较器的输出端作为所述电荷转移型灵敏放大器的输出端。
位线调整单元,连接在所述预充电单元的输出端和存储器单元的位线节点之间,所述位线节点和地之间连接有位线电容,所述位线调整单元用于提供一开关使所述位线节点和所述列数据线节点连接并在位线预通电时实现对所述位线电容的充电。
所述位线调整单元的控制端连接电源电压且通过第二电容连接第二控制信号;所述电源电压使连接所述位线节点和所述列数据线节点的开关保持为接通状态。
所述位线预通电的时间由所述第一控制信号提供的脉冲来控制,在所述位线预通电的开始时刻,所述第二控制信号提供一电平切换信号并通过所述第二电容耦合到所述位线调整单元的控制端使该控制端的电压在电源电压的基础上改变并使所述位线调整单元的开关的电流增大,使得对所述位线电容的充电速度加快。
进一步的改进是,所述位线调整单元包括第一NMOS管,所述第一NMOS管作为连接所述位线节点和所述列数据线节点的开关,所述第一NMOS管的源极连接所述位线节点,所述第一NMOS管的漏极连接所述列数据线节点;所述第一NMOS管的栅极作为所述位线调整单元的控制端。
进一步的改进是,所述第二控制信号为放大器使能信号,在所述位线预通电的开始时刻,所述第二控制信号从低电平切换到高电平并通过所述第二电容的耦合使所述第一NMOS管的栅极电压在电源电压的基础上增加一个值,使所述第一NMOS管的电流增大。
进一步的改进是,所述位线调整单元包括第二PMOS管,所述第二PMOS管用于为所述第一NMOS管的栅极提供电源电压,所述第二PMOS管的源极接电源电压,所述第二PMOS管的漏极接所述第一NMOS管的栅极,所述第二PMOS管的栅极接地。
进一步的改进是,所述预充电单元包括第三PMOS管,所述第三PMOS管的源极连接电源电压、漏极连接所述列数据线节点、栅极连接所述第一控制信号。
进一步的改进是,所述输出单元包括一比较器,所述预充电单元的输出端连接到所述比较器的正相输入端,所述比较器的反相输入端连接一参考电压。
本发明通过在位线调整单元的控制端通过第二电容连接第二控制信号,第二控制信号能够在预充电的第一控制信号的脉冲到了时进行电平切换从而使得位线调整单元的控制端在电源电压的基础上改变并使位线调整单元的开关的电流增大,从而提高位线电容的充电速度,位线电容的充电速度的提高能够提高整个电荷转移型灵敏放大器的电路的工作速度,还能防止位线电容充电不充分时产生读取错误的情形,所以本发明能提高充电速度,还能提高电路的性能。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是现有电荷转移型灵敏放大器的电路图;
图2是图1的各信号时序图;
图3是本发明实施例电荷转移型灵敏放大器的电路图;
图4是图3的各信号时序图;
图5是本发明实施例电路和现有电路的信号仿真时序图。
具体实施方式
如图3所示,是本发明实施例电荷转移型灵敏放大器的电路图;本发明实施例电荷转移型灵敏放大器包括:
预充电单元,其控制端连接第一控制信号即预充电控制信号Vpreb,所述预充电单元的输出端连接到输出单元的输入端,所述预充电单元用于在位线预通电时对列数据线节点Cl进行通电。所述输出单元读取所述列数据线节点的电压信号后输出数据。
较佳为,所述预充电单元包括第三PMOS管m3,所述第三PMOS管m3的源极连接电源电压Vpwr、漏极连接所述列数据线节点Cl、栅极连接所述第一控制信号Vpreb。
所述输出单元包括一比较器1,所述预充电单元的输出端连接到所述比较器1的正相输入端,所述比较器1的反相输入端连接一参考电压Vref。所述比较器1的输出端作为所述电荷转移型灵敏放大器的输出端,输出读取的信号Vout。
位线调整单元,连接在所述预充电单元的输出端和存储器单元的位线节点Bl之间,所述位线节点Bl和地之间连接有位线电容Cbl,所述位线调整单元用于提供一开关使所述位线节点Bl和所述列数据线节点Cl连接并在位线预通电时实现对所述位线电容Cbl的充电。
所述位线调整单元的控制端连接电源电压Vpwr且通过第二电容c2连接第二控制信号即放大器使能信号Saen;所述电源电压Vpwr使连接所述位线节点Bl和所述列数据线节点Cl的开关保持为接通状态。
所述位线预通电的时间由所述第一控制信号Vpreb提供的脉冲来控制,在所述位线预通电的开始时刻,所述第二控制信号Saen提供一电平切换信号并通过所述第二电容c2耦合到所述位线调整单元的控制端使该控制端的电压在电源电压Vpwr的基础上改变并使所述位线调整单元的开关的电流增大,使得对所述位线电容Cbl的充电速度加快。
本发明实施例中,所述位线调整单元包括第一NMOS管m1,所述第一NMOS管m1 作为连接所述位线节点Bl和所述列数据线节点Cl的开关,所述第一NMOS管m1的源极连接所述位线节点Bl,所述第一NMOS管m1的漏极连接所述列数据线节点Cl;所述第一NMOS管m1的栅极即节点Vlim作为所述位线调整单元的控制端。
在所述位线预通电的开始时刻,所述第二控制信号Saen从低电平切换到高电平并通过所述第二电容c2的耦合使所述第一NMOS管m1的栅极电压在电源电压Vpwr的基础上增加一个值,使所述第一NMOS管m1的电流增大。
所述位线调整单元包括第二PMOS管m2,所述第二PMOS管m2用于为所述第一NMOS管m1的栅极提供电源电压Vpwr,所述第二PMOS管m2的源极接电源电压Vpwr,所述第二PMOS管m2的漏极接所述第一NMOS管m1的栅极,所述第二PMOS管m2的栅极接地Vgnd。可以看出,第二PMOS管m2为常开启,
如图4所示,是图3的各信号时序图;本发明实施例电荷转移型灵敏放大器的工作过程包括如下三个阶段:
第一阶段为充电阶段:信号Vpreb置为低,节点Cl充到电源电压vpwr,信号Saen 由低电平切换为高电平,通过电容C2的耦合使节点Vlim的电压在电源电压的基础上上升一个脉冲,节点Bl电压被嵌位在Vlim-vt,vt为NMOS管m1的阈值电压;当节点Vlim电压升高时,节点Bl的电压也升高,同时NMOS管m1的源漏电流也增大,在箝位在较高电压的节点B1和较大的充电电流即NMOS管m1的源漏电流的作用下对位线电容Cbl进行充电,和现有电路相比,本发明实施例能提高位线电容Cbl的充电速度,从另一方面讲,当充电时间相同时,本发明实施例位线电容Cbl的充电电荷更多,电位更高。
第二阶段为比较阶段:如果存储器单元为写单元(Program cell),则Icell为零,即没有电流,位线电压不变,节点Bl电压不变,节点Cl电压保持为vpwr,即曲线Cl中对应的Cl1,Cl1的电压大于参考电压Vref。
如果存储器单元为擦除单元(Erase cell),则Icell为不为零,即有电流,位线电压会下降,即节点Bl电压会下降从而导致Cl电压下降,下降后的电压即曲线Cl 中对应的Cl0,Cl0的电压下于参考电压Vref。
第三阶段为锁存阶段:节点CL电压与参考电压Vref比较,得出结果“0”和“1”,如Cl1的电压对应于“1”,Cl0的电压对应于“0”。
如图5所示,是本发明实施例电路和现有电路的信号仿真时序图,在信号Vpre 为低电平时,开始进行预充电;信号Saen会切换为高电平,通过将该高电平耦合到 NMOS管m1的栅极能使本发明实施例的充电速度会加快。
信号Cl101和Bl101对应于现有电路的信号,信号Cl和Bl对应于本发明实施例电路的信号。比较虚线圈301和302所示可知,信号Bl比信号Bl101上升的更快。比较曲线303和305可知,在信号Vpre相同时,即充电时间相同时,Cl101最后的电压会低于Cl1的电压。曲线304和306对应于读取擦除单元时的情形。
从充电电流曲线可知,曲线307对应于本发明实施例的NMOS管m1的电流,曲线 308对应于现有的NMOS管m101的电流,该电流用于对位线电容Cbl进行充电,可知本发明实施例的充电电流更大。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。
Claims (4)
1.一种电荷转移型灵敏放大器,其特征在于,包括:
预充电单元,其控制端连接第一控制信号,所述预充电单元的输出端连接到输出单元的输入端,所述预充电单元用于在位线预通电时对列数据线节点进行通电;
所述输出单元读取所述列数据线节点的电压信号后输出数据;
位线调整单元,连接在所述预充电单元的输出端和存储器单元的位线节点之间,所述位线节点和地之间连接有位线电容,所述位线调整单元用于提供一开关使所述位线节点和所述列数据线节点连接并在位线预通电时实现对所述位线电容的充电;
所述位线调整单元的控制端连接电源电压且通过第二电容连接第二控制信号;所述电源电压使连接所述位线节点和所述列数据线节点的开关保持为接通状态;
所述位线预通电的时间由所述第一控制信号提供的脉冲来控制,在所述位线预通电的开始时刻,所述第二控制信号提供一电平切换信号并通过所述第二电容耦合到所述位线调整单元的控制端使所述位线调整单元的控制端的电压在电源电压的基础上改变并使所述位线调整单元的开关的电流增大,使得对所述位线电容的充电速度加快;
所述位线调整单元包括第一NMOS管,所述第一NMOS管作为连接所述位线节点和所述列数据线节点的开关,所述第一NMOS管的源极连接所述位线节点,所述第一NMOS管的漏极连接所述列数据线节点;所述第一NMOS管的栅极作为所述位线调整单元的控制端;
所述第二控制信号为放大器使能信号,在所述位线预通电的开始时刻,所述第二控制信号从低电平切换到高电平并通过所述第二电容的耦合使所述第一NMOS管的栅极电压在电源电压的基础上增加一个值,使所述第一NMOS管的电流增大。
2.如权利要求1所述的电荷转移型灵敏放大器,其特征在于:所述位线调整单元包括第二PMOS管,所述第二PMOS管用于为所述第一NMOS管的栅极提供电源电压,所述第二PMOS管的源极接电源电压,所述第二PMOS管的漏极接所述第一NMOS管的栅极,所述第二PMOS管的栅极接地。
3.如权利要求1所述的电荷转移型灵敏放大器,其特征在于:所述预充电单元包括第三PMOS管,所述第三PMOS管的源极连接电源电压、漏极连接所述列数据线节点、栅极连接所述第一控制信号。
4.如权利要求1或3所述的电荷转移型灵敏放大器,其特征在于:所述输出单元包括一比较器,所述预充电单元的输出端连接到所述比较器的正相输入端,所述比较器的反相输入端连接一参考电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510458609.8A CN105185404B (zh) | 2015-07-30 | 2015-07-30 | 电荷转移型灵敏放大器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510458609.8A CN105185404B (zh) | 2015-07-30 | 2015-07-30 | 电荷转移型灵敏放大器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105185404A CN105185404A (zh) | 2015-12-23 |
CN105185404B true CN105185404B (zh) | 2018-02-06 |
Family
ID=54907428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510458609.8A Active CN105185404B (zh) | 2015-07-30 | 2015-07-30 | 电荷转移型灵敏放大器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105185404B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106875964B (zh) * | 2017-02-08 | 2019-12-10 | 上海华虹宏力半导体制造有限公司 | 具有反馈功能的灵敏放大器钳位电路 |
KR102336661B1 (ko) * | 2017-09-25 | 2021-12-07 | 삼성전자 주식회사 | 비휘발성 메모리 장치 및 그것의 센싱 방법 |
CN107612535A (zh) * | 2017-10-31 | 2018-01-19 | 东莞博力威电池有限公司 | 提高功率场效应管驱动电压的激励电路 |
US10643677B2 (en) | 2018-06-26 | 2020-05-05 | Sandisk Technologies Llc | Negative kick on bit line control transistors for faster bit line settling during sensing |
US10643713B1 (en) | 2019-02-08 | 2020-05-05 | Sandisk Technologies Llc | Toggling power supply for faster bit line settling during sensing |
US20200335151A1 (en) * | 2019-04-17 | 2020-10-22 | Qualcomm Incorporated | Low-power memory |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102063937A (zh) * | 2009-11-16 | 2011-05-18 | 索尼公司 | 非易失性半导体存储器器件 |
CN102354520A (zh) * | 2011-11-02 | 2012-02-15 | 上海宏力半导体制造有限公司 | 低功耗读出放大器 |
CN102385900A (zh) * | 2011-08-31 | 2012-03-21 | 上海宏力半导体制造有限公司 | 存储器和灵敏放大器 |
CN102420002A (zh) * | 2011-11-17 | 2012-04-18 | 中国科学院微电子研究所 | 一种电流模灵敏放大器 |
CN103247328A (zh) * | 2012-02-09 | 2013-08-14 | 北京兆易创新科技股份有限公司 | 一种存储单元的识别方法及一种灵敏放大器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100541816B1 (ko) * | 2003-09-19 | 2006-01-10 | 삼성전자주식회사 | 반도체 메모리에서의 데이터 리드 회로 및 데이터 리드 방법 |
JP5680819B2 (ja) * | 2008-08-29 | 2015-03-04 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | センスアンプ回路及び半導体記憶装置 |
-
2015
- 2015-07-30 CN CN201510458609.8A patent/CN105185404B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102063937A (zh) * | 2009-11-16 | 2011-05-18 | 索尼公司 | 非易失性半导体存储器器件 |
CN102385900A (zh) * | 2011-08-31 | 2012-03-21 | 上海宏力半导体制造有限公司 | 存储器和灵敏放大器 |
CN102354520A (zh) * | 2011-11-02 | 2012-02-15 | 上海宏力半导体制造有限公司 | 低功耗读出放大器 |
CN102420002A (zh) * | 2011-11-17 | 2012-04-18 | 中国科学院微电子研究所 | 一种电流模灵敏放大器 |
CN103247328A (zh) * | 2012-02-09 | 2013-08-14 | 北京兆易创新科技股份有限公司 | 一种存储单元的识别方法及一种灵敏放大器 |
Also Published As
Publication number | Publication date |
---|---|
CN105185404A (zh) | 2015-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105185404B (zh) | 电荷转移型灵敏放大器 | |
CN102568554B (zh) | 数据读取装置、非易失性存储器装置及其读取方法 | |
CN105895139B (zh) | 灵敏放大器 | |
CN102081959B (zh) | 一种存储器读出电路以及存储器 | |
US8213234B2 (en) | Current sink system for source-side sensing | |
CN102385900A (zh) | 存储器和灵敏放大器 | |
US8325536B2 (en) | Current sink system for source-side sensing | |
CN108492840B (zh) | 灵敏放大器 | |
CN107045893B (zh) | 一种消除闪存编程干扰的电路 | |
EP4030433A1 (en) | Asymmetrical sensing amplifier and related method for flash memory devices | |
US10255956B2 (en) | Semiconductor device | |
US20150194193A1 (en) | Memory and reading method thereof, and circuit for reading memory | |
CN101763887B (zh) | 一种存储器单元读取装置及读取方法 | |
CN102394109A (zh) | 闪存 | |
KR20100097891A (ko) | 비휘발성 메모리 장치 및 이를 위한 바이어스 생성 회로 | |
CN104505121A (zh) | 一种运用于闪存的高速敏感放大器 | |
US9443569B2 (en) | Driver for a semiconductor memory and method thereof | |
US9666295B2 (en) | Semiconductor storage device, and method for reading stored data | |
CN103824597B (zh) | 存储器、存储单元的读取电路及读取方法 | |
CN104616691B (zh) | 字线电压产生电路以及存储器 | |
CN111489779B (zh) | 双分离栅闪存电路及存储装置、读取方法 | |
CN102044299B (zh) | 非易失性存储器及其读取电路 | |
CN103312311B (zh) | 一种用于电平转换的集成电路及其方法 | |
CN103811062A (zh) | 存储器及存储器的读取方法 | |
CN102013268B (zh) | 位线调整方法和单元、灵敏放大器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |