CN103247328A - 一种存储单元的识别方法及一种灵敏放大器 - Google Patents

Abstract

本申请提供了一种存储单元的识别方法及一种灵敏放大器，以解决灵敏放大器的读速度慢的问题。所述方法包括：通过对存储单元和参考单元分别施加不同的读电压，增大存储单元支路和参考单元支路上的电流差；将所述参考单元支路上的电流镜像到存储单元的支路上，存储单元的支路上产生充/放电过程；在所述充/放电过程中读取存储单元支路上的电压，并将所读取的电压与阈值进行比较，依据比较结果确定所述存储单元是已擦除状态还是已编程状态。本申请提高了灵敏放大器的读取速度。而且，这种增大电流差的方式也使得存储单元支路上的电压变化更加明显，更容易识别出存储单元的状态，因此本申请还提高了灵敏放大器的阈度。

Description

一种存储单元的识别方法及一种灵敏放大器

技术领域

本申请涉及集成电路技术，特别是涉及一种存储单元的识别方法及一种灵敏放大器。

背景技术

在flash等存储器中，灵敏放大器(Sense Amplifier)是非常重要的电路，因为无论是在存储器的读过程中还是在写过程中都需要读出存储器中存储单元(cell)的数据，这时就需要用到灵敏放大器。因此，灵敏放大器的主要作用是把通过存储单元和参考单元的微小电流差检测出来，从而将存储单元所存储的数据位的状态识别出来，判定存储单元是处于已擦除状态(已擦除单元)还是已编程状态(已编程单元)。

现有技术中，为获得存储单元中所存储的数据位的状态，需要对存储单元和参考单元施加相同的读电压，由于存储单元和参考单元的电荷状态不同，从而导致产生不同的电流。然后，灵敏放大器将所述存储单元中所存储数据位的状态对应的电压与参考单元中所存储数据位的状态对应的电压读取出来，并进行比较，即可获得存储单元中所存储的数据位的状态。

但是，由于存储单元位线上的负载电容很大，导致存储单元上的电压变化缓慢，直接影响了灵敏放大器的读出速度，读出速度会变得非常慢，而灵敏放大器的速度在很大程度上也会影响存储器的读性能。

发明内容

本申请提供了一种存储单元的识别方法及一种灵敏放大器，以解决灵敏放大器的读速度慢的问题。

为了解决上述问题，本申请公开了一种存储单元的识别方法，包括：

通过对存储单元和参考单元分别施加不同的读电压，增大存储单元支路和参考单元支路上的电流差；

将所述参考单元支路上的电流镜像到存储单元的支路上，存储单元的支路上产生充/放电过程；

在所述充/放电过程中读取存储单元支路上的电压，并将所读取的电压与阈值进行比较，依据比较结果确定所述存储单元是已擦除状态还是已编程状态。

优选地，所述对存储单元和参考单元分别施加不同的读电压，包括：对参考单元施加的读电压高于对存储单元施加的读电压。

优选地，将所述参考单元支路上的电流镜像到存储单元的支路上，存储单元的支路上产生充电过程；在所述充电过程中读取存储单元支路上的电压，并将所读取的电压与第一阈值进行比较，如果所读取的电压高于所述第一阈值，则所述存储单元是已编程状态；否则，所述存储单元是已擦除状态。

优选地，在所述充电过程中读取存储单元支路上的电压，包括：在所述充电过程中读取存储单元支路上电压升高的极值电压。

优选地，所述对存储单元和参考单元分别施加不同的读电压，包括：对存储单元施加的读电压高于对参考单元施加的读电压。

优选地，将所述参考单元支路上的电流镜像到存储单元的支路上，存储单元的支路上产生放电过程；在所述放电过程中读取存储单元支路上的电压，并将所读取的电压与第二阈值进行比较，如果所读取的电压低于所述第二阈值，则所述存储单元是已擦除状态；否则，所述存储单元是已编程状态。

优选地，在所述放电过程中读取存储单元支路上的电压，包括：在所述放电过程中读取存储单元支路上电压降低的极值电压。

本申请还提供了一种灵敏放大器，包括：

镜像电路，用于当存储单元和参考单元通过施加不同的读电压，增大存储单元支路和参考单元支路上的电流差时，将所述参考单元支路上的电流镜像到存储单元的支路上，存储单元的支路上产生充/放电过程；

Read Logic读逻辑模块，用于在所述充/放电过程中读取存储单元支路上的电压，并将所读取的电压与阈值进行比较，依据比较结果确定所述存储单元是已擦除状态还是已编程状态。

其中，所述镜像电路包含PMOS管11和PMOS管21，PMOS管11的栅极与PMOS管21的栅极相连，PMOS管11的漏极连接到参考单元的支路上，PMOS管21的漏极连接到存储单元的支路上；PMOS管21的漏极和参考单元的支路的连接点，与所述Read Logic读逻辑模块的输入端相连。

优选地，如果对参考单元施加的读电压高于对存储单元施加的读电压，则所述镜像电路将所述参考单元支路上的电流镜像到存储单元的支路上，存储单元的支路上产生充电过程；所述Read Logic读逻辑模块在所述充电过程中读取存储单元支路上的电压，并将所读取的电压与第一阈值进行比较，如果所读取的电压高于所述第一阈值，则所述存储单元是已编程状态；否则，所述存储单元是已擦除状态。

优选地，如果对存储单元施加的读电压高于对参考单元施加的读电压，则所述镜像电路将所述参考单元支路上的电流镜像到存储单元的支路上，存储单元的支路上产生放电过程；所述Read Logic读逻辑模块在所述放电过程中读取存储单元支路上的电压，并将所读取的电压与第二阈值进行比较，如果所读取的电压低于所述第二阈值，则所述存储单元是已擦除状态；否则，所述存储单元是已编程状态。

优选地，所述Read Logic读逻辑模块包括多路比较电路和选择器，其中每路比较电路包含串联的反相器和开关，存储单元支路上读取的电压输入到每个反相器的输入端，反相器的输出端连接开关；选择器通过控制开关选择其中一路比较电路；每个反相器的阈值不同，每个反相器可将所读取的电压与阈值进行比较，依据比较结果确定所述存储单元是已擦除状态还是已编程状态；所述Read Logic读逻辑模块还包括控制电压读取时间的电路，所述控制电压读取时间的电路由两个首尾互相相连的反相器组成。

与现有技术相比，本申请包括以下优点：

首先，本申请先通过对存储单元和参考单元分别施加不同的读电压，来增大存储单元支路和参考单元支路上的电流差，从而使存储单元支路上的电压能够在短时间内发生显著变化，然后通过读取变化最显著时刻的电压值，并与阈值比较，就可以确定所述存储单元是已擦除单元还是已编程单元。因此，本申请提高了灵敏放大器的读取速度。而且，这种增大电流差的方式也使得存储单元支路上的电压变化更加明显，更容易识别出存储单元的状态，因此本申请还提高了灵敏放大器的阈度。

其次，本申请提供了两种识别方法：一种方法是对参考单元施加的读电压高于对存储单元施加的读电压，如果存储单元为已编程状态，则会在较短的时间内电压快速升高，如果电压高于第一阈值，则可区分出来；另一种方法是对存储单元施加的读电压高于对参考单元施加的读电压，如果存储单元为已擦除状态，则会在较短的时间内电压快速降低，如果电压低于第二阈值，也可区分出来。

当然，实施本申请的任一产品不一定需要同时达到以上所述的所有优点。

附图说明

图1是传统的电流型灵敏放大器的结构图；

图2是图1所示电路中不同类型的存储单元在相同读电压下的电流与参考单元读电流的关系图；

图3是图1所示电路中不同类型的存储单元在比较过程中的不同波形图；

图4是本申请实施例所述一种存储单元的识别方法流程图；

图5是本申请实施例所述一种电流型灵敏放大器的结构图；

图6是图5所示电路在第一种识别方法中，不同类型的存储单元在不同读电压下的电流与参考单元读电流的关系图；

图7是图5所示电路中在第一种识别方法中，不同类型的存储单元在比较过程中的不同波形图；

图8是图5所示电路在第二种识别方法中，不同类型的存储单元在不同读电压下的电流与参考单元读电流的关系图；

图9是图5所示电路中在第二种识别方法中，不同类型的存储单元在比较过程中的不同波形图；

图10是产生图5所示电路中VWL1和VWL2的电路示意图；

图11是图5所示电路中Read Logic模块的具体示例图。

具体实施方式

为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。

为了提高灵敏放大器的读速度，下面首先分析对存储单元和参考单元施加相同的读电压时，灵敏放大器的读过程，从中找出读速度慢的原因。

参照图1，是传统的电流型灵敏放大器的结构图。

图中，RC是参考单元(Reference Cell)，MC是存储单元(Memory Cell)。VML是分别施加在RC和MC栅极上的相同读电压。在RC和MC各自的位线支路上，PM表示PMOS管，NM表示NMOS管。

其中，PM10和PM20是PMOS开关，PM11和PM21是电流镜；NM12和NM13是钳位管，NM22和NM23也是钳位管，钳位管的作用是把cell漏端电压钳制在一定的电压范围之内；NM10、NM11、NM20、NM21分别是左右两支路上的逻辑开关，在灵敏放大器工作时，被比较的两个支路开关都是打开状态。

PM24是开关管，PM24的漏端与一反相器的输入端相连，反相器的输出端与一锁存器相连。所述反相器和锁存器组成简单的数据读取通路，用于读出A点的电压。

nREFEN信号是RC支路的使能信号，nSAEN是MC支路的使能信号，SAEN是nSAEN的反相。SAEN为低时，PM24所在的支路不工作，A点由导通的PM24拉到高电平。RDEN是锁存器的使能信号，SARD是比较结果的逻辑信号。

采用同样的读电压VML去读参考单元RC和存储单元MC，从而在RC和MC的漏端产生各自的电流，如图2所示，横坐标VGS表示电压值，纵坐标IDS表示电流值。在相同的读电压下，存储单元MC是已编程单元(Programmed Cell)的电流小于参考单元(Reference Cell)的电流，存储单元MC是已擦除单元(Erased Cell)的电流大于参考单元(Reference Cell)的电流。

RC的电流通过PM11和PM21组成的电流镜镜像到MC电流通路，从而和MC电流在NMOS管NM22的漏端A进行比较。如果MC是已编程单元(Programmed Cell)，A点电压会被充电到较高的电平；相反，如果MC是已擦除单元(Erased Cell)，则A点电压会放电到较低的电平。参考图3所示，是不同类型的存储单元在比较过程中的不同波形图。如果A点电压被充电到较高的电平，A点的波形呈上升趋势，则MC是已编程单元(Programmed Cell)；如果A点电压放电到较低的电平，A点的波形呈下降趋势，则MC是已擦除单元(Erased Cell)。由此即可识别出MC的类型。

如果位线(Bit Line)上的负载电容很大，那么A点充电和放电的时间不会太小，相应地A点电压的读出时间也不会太短，因此直接影响了灵敏放大器的读出速度。更进一步地，从图2也可以看出，在高灵敏度操作时，由于不同类型的MC与RC的电流差都非常小，造成读出速度会变得非常慢。

针对以上分析，本申请提出一种改进方法，先通过对存储单元和参考单元分别施加不同的读电压，来增大存储单元支路和参考单元支路上的电流差，从而使存储单元支路上的电压能够在短时间内发生显著变化，然后通过读取变化最显著时刻的电压值，并与阈值比较，就可以确定所述存储单元是已擦除单元还是已编程单元。

下面通过实施例对本申请进行详细说明。

参照图4所示，是本申请实施例所述一种存储单元的识别方法流程图。

针对图1所示的灵敏放大器，所述识别方法通过以下步骤就可以识别出存储单元的类型，具体如下：

步骤401，通过对存储单元和参考单元分别施加不同的读电压，增大存储单元支路和参考单元支路上的电流差；

在对存储单元和参考单元施加相同读电压的情况下，存储单元和参考单元的电荷状态不同，会产生不同的电流。基于此，如果施加的读电压不同，就会增大这种电流差，使得不同类型的存储单元的波形变化更明显，从而更容易区分出存储单元的类型。

步骤402，将所述参考单元支路上的电流镜像到存储单元的支路上，存储单元的支路上产生充/放电过程；

以图1为例，PM11和PM21是电流镜，可以把参考单元RC支路上的电流镜像到存储单元MC的支路上，从而在存储单元MC支路上的NM22的漏端A产生充/放电过程。依据存储单元的类型不同，或者是充电过程，或者是放电过程。

步骤403，在所述充/放电过程中读取存储单元支路上的电压，并将所读取的电压与阈值进行比较，依据比较结果确定所述存储单元是已擦除状态还是已编程状态。

以图1为例，读取A点的电压，如果A点电压会被充电到较高的电平，并且高于阈值，则MC是已编程单元(Programmed Cell)；相反，如果A点电压会放电到较低的电平，并且低于阈值，则MC是已擦除单元(ErasedCell)。在增大电流差的情况下，A点电压升高或降低的幅度会更大，因此通过阈值可以区分出存储单元的类型。

基于图4所述的存储单元识别方法，为了在短时间内更精准地读出存储单元的状态，本申请还提供了图5所示的灵敏放大器。

参照图5所示，是本申请实施例所示的电流型灵敏放大器的结构图。

图中，RC是参考单元(Reference Cell)，MC是存储单元(Memory Cell)。VML1是施加在RC栅极上的读电压，VML2是施加在MC栅极上的读电压，VML1与VML2大小不等。在RC和MC各自的字线支路上，PM表示PMOS管，NM表示NMOS管。

其中，PM10和PM20是PMOS开关，PM11和PM21是电流镜，组成镜像电路；NM12和NM13是钳位管，NM22和NM23也是钳位管，钳位管的作用是把cell漏端电压钳制在一定的电压范围之内；NM10、NM11、NM20、NM21分别是左右两支路上的逻辑开关，在灵敏放大器工作时，被比较的两个支路开关都是打开状态。

PM24是开关管，PM24的漏端与一Read Logic模块(即读逻辑模块)相连。Read Logic产生一个短时间的读脉冲，在有限时间内去读数据。

nREFEN信号是RC支路的使能信号，nSAEN是MC支路的使能信号，SAEN是nSAEN的反相。SAEN为低时，PM24所在的支路不工作，A点由导通的PM24拉到高电平。RDEN是Read Logic的使能信号，SARD是比较结果的逻辑信号。

具体的，所述灵敏放大器中各元器件的连接关系如下：

在参考单元RC所在的左侧支路中，RC的栅极施加读电压VML1，RC的源极接地，RC的漏极连接开关NM11的源极，NM11的漏极连接开关NM10的源极，NM11和NM10的栅极连接电源。NM10的漏极连接到RC的位线(Bit Line)上。在灵敏放大器工作时，所述开关NM11和NM10处于打开状态。

开关PM10的源极连接电源，PM10的漏极连接电流镜PM11的源极，PM10的栅极连接一个反相器的输入端，反相器的输出端连接钳位管NM13的漏极，NM13的源极接地，NM13的栅极连接钳位管NM12的源极。电流镜PM11的漏极连接钳位管NM12的漏极，PM11的栅极连接电流镜PM21的栅极，同时PM11的栅极与漏极相连。钳位管NM12的栅极连接反相器的输出端。

存储单元MC所在的右侧支路的连接关系与RC支路类似，MC的栅极施加读电压VML2，MC的源极接地，MC的漏极连接开关NM21的源极，NM21的漏极连接开关NM20的源极，NM21和NM20的栅极分别连接YA通路和YB通路。NM20的漏极连接到MC的位线(Bit Line)上。在灵敏放大器工作时，所述开关NM21和NM20处于打开状态。

开关PM20的源极连接电源，PM20的漏极连接电流镜PM21的源极，PM20的栅极连接另一个反相器的输入端，反相器的输出端连接钳位管NM23的漏极，NM23的源极接地，NM23的栅极连接钳位管NM22的源极。电流镜PM21的漏极连接钳位管NM22的漏极，PM21的栅极连接电流镜PM11的栅极。钳位管NM22的栅极连接反相器的输出端。

开关PM24的源极接电源，PM24的漏极接入Read Logic模块，PM24的漏极同时连接NM22漏端A。PM24的栅极接入使能信号SAEN。

图5所示的灵敏放大器主要具有以下两个特点：

第一，对参考单元RC和存储单元MC采用了不同的栅极读电压VWL1和VWL2，从而增大了两支路的电流差。其中，产生不同的栅极读电压的方法有很多，本实施例在此仅列举其中一种方法，对其他方法不再进行详细说明，本申请的保护范围不应限定为图10。

具体如图10所示：

图10中的pump是电荷泵，用来产生电压。CLK信号为电荷泵提供时钟信号，VIN信号为电荷泵提供电源，DISPUMP信号为电荷泵提供使能信号。电荷泵在VIN、CLK和DISPUMP信号的共同作用下，产生一个高电压，并通过分压电阻串产生出不同的电压VWL1和VWL2。其中，分压电阻串的详细电路结构可根据实际需要来设计，本实施例在此不详述。

图10中comparator是一比较器，VREF信号是参考电压，comparator通过将pump产生的电压与所述参考电压比较，来控制pump的稳定性，如果pump产生的电压过高，就停止pump，从而使VWL1和VWL2保持为一个稳定的电压值。

第二，用Read Logic模块代替图1中由反相器和锁存器组成的简单的数据通路。Read Logic模块的作用是在某一个特定时刻将A点信号转变为逻辑信号输出。在这个特定时刻，存储单元的状态在给定精度内被读出。

下面给出一种具体的Read Logic模块的示例结构，如图11所示，但是Read Logic模块还可以采用其他的电路结构来实现，本申请的保护范围不应限定为图11。

图11中，SAIN信号是A点输出电压。inv1，inv2和inv3是阈值不同的反相器，反相器的输入端输入A点电压，输出端连接开关，每个反相器可按照上述步骤403将A点电压和预设的阈值进行比较。根据电路实际要求，选择器通过a0和a1信号选择采用哪一路由反相器和开关组成的比较电路。所述Read Logic模块还包括控制电压读取时间的电路，所述控制电压读取时间的电路由两个首尾互相相连的反相器组成。图11中，RDEN信号控制读取时间，将比较结果锁存。

基于图5所示的灵敏放大器以及图4所示的存储单元识别方法，本申请实施例提供了两种具体的识别方法，如下：

1、对参考单元RC施加的读电压高于对存储单元MC施加的读电压：

所述第一种识别方法是通过分辨出已编程单元(programmed cell)，来达到区分两种cell的目的。

在这种情况下，识别方法如下：

将所述参考单元支路上的电流镜像到存储单元的支路上，存储单元的支路上产生充电过程；

在所述充电过程中读取存储单元支路上的(A点)电压，并将所读取的电压与第一阈值进行比较，如果所读取的电压高于所述第一阈值，则所述存储单元是已编程状态；否则，所述存储单元是已擦除状态。

其中，在所述充电过程中读取存储单元支路上电压升高的极值电压。

具体解释可参照图6和图7。

参照图6所示，是图5所示电路在第一种识别方法中，不同类型的存储单元在不同读电压下的电流与参考单元读电流的关系图。

参考单元的字线电压是VWL1，存储单元的字线电压是VWL2，如图6所示，VWL1大于VWL2。此时，参考单元在VWL1下的电流表示为I2，而存储单元在VWL2下的电流表示为I1(已擦除单元erased cell)或I3(已编程单元programmed cell)。与图2相比，在不同的读电压下，已编程单元与参考单元的电流差(ΔI increased)大大增加。

当存储单元为已编程单元(programmed cell)时，右侧支路的电流会小于左侧支路的电流，由于VWL1大于VWL2，所以较小的读电压会增大这个电流差。将左侧支路较大的电流镜像到右侧支路上，由于电流镜的存在，A点电压会上升(充电过程)，使PM21进入线性区，从而使PM21的电流小于PM11的电流。所以，当A点在某时刻上升到一定电压(所述第一阈值)时，可以判定该存储单元为programmed cell；剩下的存储单元都是erased cell。

从图7可以看到programmed cell和erased cell在比较过程中的不同波形。Erased cell的A点电平始终处于较低状态，而programmed cell会有一个上升过程。Read Logic模块以上升过程中的某点为采集点(这一点要大于erased cell当时的电压)，在那一点将A点信号转变为逻辑信号，就区分出了programmed cell和erased cell。如果是programmed cell，则A点上升过程中的采集点电压高于第一阈值，则逻辑信号表示为1；否则，如果是erased cell，逻辑信号为0。其中，所述采集点的电压可作为上述电压升高的极值电压。

综上所述，已编程单元与参考单元的读电流差值大大增加，从而改善了图5中A点的充电速度，这样，在有限时间内，A点被很快充电到较高的电平，如图7所示(可对比图3)。如果存储单元是已擦除单元，A点会在原本就较低的电平下慢慢到达稳态值。因为已擦除单元和参考单元的电流差很小，所以到达稳态值的过程很缓慢，在一个有限而快速的阅读时间内足以将已编程单元和已擦除单元区分开来。

2、对存储单元MC施加的读电压高于对参考单元RC施加的读电压：

所述第二种识别方法是通过分辨出已擦除单元(erased cell)，来达到区分两种cell的目的。

在这种情况下，识别方法如下：

将所述参考单元支路上的电流镜像到存储单元的支路上，存储单元的支路上产生放电过程；

在所述放电过程中读取存储单元支路上的(A点)电压，并将所读取的电压与第二阈值进行比较，如果所读取的电压低于所述第二阈值，则所述存储单元是已擦除状态；否则，所述存储单元是已编程状态。

其中，在所述放电过程中读取存储单元支路上电压降低的极值电压。

而且，上述第一种识别方法中的第一阈值与第二种识别方法中的第二阈值为不同取值。

具体解释可参照图8和图9。

参照图8所示，是图5所示电路在第二种识别方法中，不同类型的存储单元在不同读电压下的电流与参考单元读电流的关系图。

参考单元采用较低的读电压VWL1，存储单元采用较高的读电压VWL2。这样，已擦除单元和参考单元之间的读电流差增大，A点的放电速度加快。在这种情况下，需要将位线(Bit Line)预充电到一个较高的电平。

当存储单元是已擦除单元(erased cell)时，在同样的漏端电压下，存储单元(右侧支路)流过的电流要大于参考单元(左侧支路)流过的电流。在存储单元上施加更大的读电压会增大这一电流差。将左侧支路较小的电流镜像到右侧支路上，由于电流镜的存在，左右两支路中的电流是相等的，从而将存储单元的NM22漏端电压下压，表现为A点向下放电。

从图9可以看到programmed cell和erased cell在比较过程中的不同波形。A点初始值就位于一个较低的电平，无法体现erased cell迅速放电的优越性，所以需要将A点预充到一个高电平，当其在某时刻降到一个较低的电平时，Read Logic模块将该点电压值读取出来，就能判定出erased cell。剩下的存储单元都是programmed cell。如果是erased cell，则A点下降过程中的采集点电压低于第二阈值，则逻辑信号表示为1；否则，如果是programmedcell，逻辑信号为0。其中，该点的电压可作为上述电压降低的极值电压。

综上所述，已擦除单元与参考单元的读电流差值大大增加，从而改善了图5中A点的放电速度，这样，在有限时间内，A点被很快放电到较低的电平，如图9所示(可对比图3)。如果存储单元是已编程单元，A点会在原本就较低的电平下慢慢到达稳态值。因为已编程单元和参考单元的电流差很小，所以到达稳态值的过程很缓慢，在一个有限而快速的阅读时间内足以将已编程单元和已擦除单元区分开来。

基于以上内容，由上可知，本申请实施例通过改变存储单元的栅极电压增加了存储单元和参考单元的电势差，从而增大了电流，提高了灵敏放大器的读出速度。同时，通过改变存储单元的栅极电压还增加了存储单元和参考单元比较的裕量，从而提高了灵敏放大器的比较精度。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

以上对本申请所提供的一种存储单元的识别方法及一种灵敏放大器，进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (12)

1.一种存储单元的识别方法，其特征在于，包括：

通过对存储单元和参考单元分别施加不同的读电压，增大存储单元支路和参考单元支路上的电流差；

将所述参考单元支路上的电流镜像到存储单元的支路上，存储单元的支路上产生充/放电过程；

在所述充/放电过程中读取存储单元支路上的电压，并将所读取的电压与阈值进行比较，依据比较结果确定所述存储单元是已擦除状态还是已编程状态。

2.根据权利要求1所述的方法，其特征在于，所述对存储单元和参考单元分别施加不同的读电压，包括：

对参考单元施加的读电压高于对存储单元施加的读电压。

3.根据权利要求2所述的方法，其特征在于：

将所述参考单元支路上的电流镜像到存储单元的支路上，存储单元的支路上产生充电过程；

在所述充电过程中读取存储单元支路上的电压，并将所读取的电压与第一阈值进行比较，如果所读取的电压高于所述第一阈值，则所述存储单元是已编程状态；否则，所述存储单元是已擦除状态。

4.根据权利要求3所述的方法，其特征在于，在所述充电过程中读取存储单元支路上的电压，包括：

在所述充电过程中读取存储单元支路上电压升高的极值电压。

5.根据权利要求1所述的方法，其特征在于，所述对存储单元和参考单元分别施加不同的读电压，包括：

对存储单元施加的读电压高于对参考单元施加的读电压。

6.根据权利要求5所述的方法，其特征在于：

将所述参考单元支路上的电流镜像到存储单元的支路上，存储单元的支路上产生放电过程；

在所述放电过程中读取存储单元支路上的电压，并将所读取的电压与第二阈值进行比较，如果所读取的电压低于所述第二阈值，则所述存储单元是已擦除状态；否则，所述存储单元是已编程状态。

7.根据权利要求1所述的方法，其特征在于，在所述放电过程中读取存储单元支路上的电压，包括：

在所述放电过程中读取存储单元支路上电压降低的极值电压。

8.一种灵敏放大器，其特征在于，包括：

镜像电路，用于当存储单元和参考单元通过施加不同的读电压，增大存储单元支路和参考单元支路上的电流差时，将所述参考单元支路上的电流镜像到存储单元的支路上，存储单元的支路上产生充/放电过程；

Read Logic读逻辑模块，用于在所述充/放电过程中读取存储单元支路上的电压，并将所读取的电压与阈值进行比较，依据比较结果确定所述存储单元是已擦除状态还是已编程状态。

9.根据权利要求8所述的灵敏放大器，其特征在于：

所述镜像电路包含PMOS管11和PMOS管21，PMOS管11的栅极与PMOS管21的栅极相连，PMOS管11的漏极连接到参考单元的支路上，PMOS管21的漏极连接到存储单元的支路上；

PMOS管21的漏极和参考单元的支路的连接点，与所述Read Logic读逻辑模块的输入端相连。

10.根据权利要求8所述的灵敏放大器，其特征在于：

如果对参考单元施加的读电压高于对存储单元施加的读电压，则

所述镜像电路将所述参考单元支路上的电流镜像到存储单元的支路上，存储单元的支路上产生充电过程；

所述Read Logic读逻辑模块在所述充电过程中读取存储单元支路上的电压，并将所读取的电压与第一阈值进行比较，如果所读取的电压高于所述第一阈值，则所述存储单元是已编程状态；否则，所述存储单元是已擦除状态。

11.根据权利要求8所述的灵敏放大器，其特征在于：

如果对存储单元施加的读电压高于对参考单元施加的读电压，则

所述镜像电路将所述参考单元支路上的电流镜像到存储单元的支路上，存储单元的支路上产生放电过程；

所述Read Logic读逻辑模块在所述放电过程中读取存储单元支路上的电压，并将所读取的电压与第二阈值进行比较，如果所读取的电压低于所述第二阈值，则所述存储单元是已擦除状态；否则，所述存储单元是已编程状态。

12.根据权利要求10或11所述的灵敏放大器，其特征在于：

所述Read Logic读逻辑模块包括多路比较电路和选择器，其中每路比较电路包含串联的反相器和开关，存储单元支路上读取的电压输入到每个反相器的输入端，反相器的输出端连接开关；选择器通过控制开关选择其中一路比较电路；每个反相器的阈值不同，每个反相器可将所读取的电压与阈值进行比较，依据比较结果确定所述存储单元是已擦除状态还是已编程状态；

所述Read Logic读逻辑模块还包括控制电压读取时间的电路，所述控制电压读取时间的电路由两个首尾互相相连的反相器组成。

Images