CN104269189A - 一种微功耗eeprom灵敏放大器电路 - Google Patents
一种微功耗eeprom灵敏放大器电路 Download PDFInfo
- Publication number
- CN104269189A CN104269189A CN201410581491.3A CN201410581491A CN104269189A CN 104269189 A CN104269189 A CN 104269189A CN 201410581491 A CN201410581491 A CN 201410581491A CN 104269189 A CN104269189 A CN 104269189A
- Authority
- CN
- China
- Prior art keywords
- pmos
- nmos tube
- connects
- eeprom
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
本发明涉及一种微功耗EEPROM灵敏放大器电路，属于存储电路技术领域。微功耗EEPROM灵敏放大器由镜像电流模块、第一CMOS反向器、二输入或非门、第二CMOS反向器、第三CMOS反向器和一个NMOS开关管组成。微功耗EEPROM灵敏放大器通过镜像电流给EEPROM的位线进行预充电，并由所述二输入或非门和所述的第一CMOS反向器组成锁存器，读出并锁存EEPROM的数据信息，再经过所述的第二CMOS反向器和所述的第三CMOS反向器整形放大，输出EEPROM的存储信息。电路在不工作和读取状态时几乎没有功耗，在预充电过程中仅消耗镜像电流的功耗，实现低功耗下EEPROM信息的读取和放大。
Description
技术领域
本发明涉及一种微功耗EEPROM灵敏放大器电路，属于存储电路技术领域。
背景技术
电可擦写只读存储器(Electrically Erasable Programmable Read-OnlyMemory，EEPROM)存储阵列的基本存储信息单元为两管单元，由选择管和控制管组成，选择管为普通NMOS管，控制管为浮栅管。利用隧穿效应向浮栅管进行充电和放电，通过改变浮栅上电荷的数量，从而改变浮栅管的阈值电压达到区分“0”和“1”的目的。
在EEPROM的设计中，需要灵敏放大器(SA)来实现对EEPROM的读取，灵敏放大器通过放大EEPROM位线上的微小信号的变化来读取EEPROM存储单元的数据信息。灵敏放大器包括预充电、信号转换、整形、锁存等工作状态。
随着半导体工艺的不断进步，电路元件阈值电压的不断降低，这就要求集成电路在低电压和弱电流的条件下工作，因此低功耗电路已是当今电路设计的热点。随着电源电压的降低，信号的动态范围减小，运算放大器对EEPROM的信号读取也越加困难。
发明内容
本发明提供一种微功耗EEPROM灵敏放大器电路，其连接EEPROM的位线以读取和放大EEPROM存储单元数据信息。所采用技术方案是：
一种微功耗EEPROM灵敏放大器电路，包括：
镜像电流模块，其为电路提供稳定的偏置电流作为镜像电流。
还包括第一CMOS反向器，其由第一PMOS管和第一NMOS管连接构成；所述第一PMOS管接所述第一NMOS管的栅极作为第一CMOS反向器的输入端，所述第一PMOS管接所述第一NMOS管的漏极作为第一CMOS反向器的输出端；所述第一PMOS管的源极接所述镜像电流，所述第一NMOS管的源极接地。
还包括二输入或非门，其由第二PMOS管、第三PMOS管和第二NMOS管、第三NMOS管连接构成；所述第二PMOS管的栅极接所述第二NMOS管的栅极作为所述二输入或非门的第一输入端，所述第三PMOS管的栅极接所述第三NMOS管的栅极作为所述二输入或非门的第二输入端，所述第三PMOS管漏极同时接所述第二NMOS管漏极和所述第三NMOS管漏极，作为所述二输入或非门的输出端；所述第二PMOS管的漏极接所述第三PMOS管源极，所述第二PMOS管的源极接电源，所述第二NMOS管源极接地，所述第三NMOS管源极接地。
还包括第二CMOS反向器，其由第四PMOS管和第四NMOS管连接构成；所述第四PMOS管接所述第四NMOS管的栅极作为第二CMOS反向器的输入端，所述第四PMOS管接所述第四NMOS管的漏接作为第二CMOS反向器的输出端；所述第四PMOS管的源极接电源，所述第四NMOS管的源极接地。
还包括第三CMOS反向器，其由第五PMOS管和第五NMOS管连接构成；所述第五PMOS管接所述第五NMOS管的栅极作为第三CMOS反向器的输入端，所述第五PMOS管接所述第五NMOS管的漏接作为第三CMOS反向器的输出端；所述第五PMOS管的源极接电源，所述第五NMOS管的源极接地。
还包括开关管，其为第六NMOS管构成；所述开关管的源极接EEPROM位线，所述开关管的漏极连接所述第一CMOS反向器的输出端和所述二输入或非门的第二输入端，所述开关管的栅极作为控制信号输入端。
所述第一CMOS反向器的输入端同时连接所述二输入或非门的输出端和第二CMOS反向器的输入端，所述第一CMOS反向器输出端同时连接二输入或非门的输出端和第二CMOS反向器的输入端，所述第二CMOS反向器的输出端连接所述第三CMOS反向器的输入端。
所述二输入或非门的第一输入端，作为read信号输入端；所述第三CMOS反向器的输出端作为数据信号输出端。
进一步的，所述镜像电流模块由支路电流源、第六PMOS管和第七PMOS管连接构成；所述第六PMOS管的栅极与所述第七PMOS管的栅极对接后，与第六PMOS管的漏极连接并接入所述支路电流源；所述第六PMOS管的源极接电源，第七PMOS管的源极接电源；所述第七PMOS管的漏极作为镜像电流输出端。
微功耗EEPROM灵敏放大器电路的工作过程：
(1)当所述二输入或非门的第一输入端输入read信号为电源电平，所述第六NMOS管的栅极输入控制信号为低电平时，所述的微功耗EEPROM灵敏放大器电路处于未工作状态。
(2)当所述read信号为电源电平，控制信号为高电平时，EEPROM灵敏放大器电路处于预充电状态，此时EEPROM的位线充电，预备读出EEPROM的数据信息。
(3)当所述read信号为低电平，所述控制信号为高电平时，为数据读取状态；所述二输入或非门和所述的第一CMOS反向器组成锁存器，读出并锁存EEPROM的数据信息，并经过所述的第二CMOS反向器和所述的第三CMOS反向器整形放大，输出EEPROM的存储信息。
与现有的技术相比，本发明在不工作和读取状态时几乎没有消耗功耗，而在预充电过程中也仅消耗镜像电流的功耗，实现低功耗下有效读取和放大EEPROM存储的数据信息。
附图说明
图1是本发明中微功耗EEPROM灵敏放大器电路图。
图2是本发明中微功耗EEPROM灵敏放大器电路与EEPROM存储单元的连接示意图。
具体实施方式
下面结合附图对本发明作进一步的说明：
附图1示出的微功耗EEPROM灵敏放大器的电路结构，其中，按照常规电路标示，所有PMOS管依序记为(MP)，NMOS管依序记为(MN)，Bitline端接EEPROM的位线，vpwr接电源，vgnd接地。
微功耗EEPROM灵敏放大器由镜像电流模块(5)、第一CMOS反向器(1)、二输入或非门(2)、和构成放大电路模块的第二CMOS反向器(3)、第三CMOS反向器(4)，以及一个开关管(6)组成。
第一CMOS反向器(1)由MP1和MN1连接构成；MP1和MN1的栅极相连作为输入端，MP1和MN1的漏极相连作为输出端；MP1的源极接入镜像电流，MN1的源极接地。
二输入或非门(2)由MP2、MP3和MN2、MN3连接构成；MP2的栅极接MN2的栅极作为二输入或非门(2)的第一输入端，MP3的栅极接MN3的栅极作为二输入或非门(2)的第二输入端，MP3漏极同时接MN2漏极和MN3漏极，作为二输入或非门(2)的输出端；MP2的漏极接MP3源极，MP2的源极接电源，MN2源极接地，MN3源极接地。
第二CMOS反向器(3)由MP4和MN4管连接构成；MP4接MN4的栅极作为第二CMOS反向器(3)的输入端，MP4接MN4的漏接作为第二CMOS反向器(3)的输出端；MP4的源极接电源，MN4的源极接地。
第三CMOS反向器(4)由MP5和MN5连接构成；MP5接MN5的栅极作为第三CMOS反向器(4)的输入端，MP5接MN5的漏接作为第三CMOS反向器(4)的输出端；MP5的源极接电源，MN5的源极接地。
第一CMOS反向器(1)的输入端同时连接二输入或非门(2)的输出端和第二CMOS反向器(3)的输入端，第一CMOS反向器(1)输出端同时连接二输入或非门(2)的输出端和第二CMOS反向器(3)的输入端，第二CMOS反向器(3)的输出端连接第三CMOS反向器(4)的输入端。第二CMOS反向器(3)、第三CMOS反向器(4)构成放大电路模块。
开关管(6)由MN6构成，MN6的源极接EEPROM位线，MN6的漏极连接第一CMOS反向器(1)的输出端和二输入或非门(2)的第二输入端，MN6的栅极作为控制信号输入端。
二输入或非门(2)的第一输入端，作为read信号输入端；第三CMOS反向器(4)的输出端作为数据信号输出端。
镜像电流(5)模块中，MP6的栅极和MP7的栅极对接，并与MP6的漏极并接入支路电流源；MP6的源极接电源，和MP7的源极接电源；MP7的漏极输出镜像电流。
如附图2所示，微功耗EEPROM灵敏放大器连接EEPROM存储单元Merory Cell(7)。由开关管(6)中MN6的源极连接EEPROM位线(Bitline)，Merory Cell接入一个MP管的源极，MP管漏极接地，MP管栅极为PROGRAM控制端。
微功耗EEPROM灵敏放大器的工作过程如下：
(1)不工作时，二输入或非门第一输入端的read信号为电源电平，MN6的栅极为低信号，从而MN6截止。二输入或非门(2)输出OUTb为低电平，经过第二CMOS反向器(3)、第三CMOS反向器(4)整形放大，本发明微功耗EEPROM灵敏放大器电路输出一个低电平。OUTb为低电平，MP1打开，给MP1的漏极充电，由于二输入或非门和第一CMOS反向器(1)组成锁存器，形成了一个反馈电路，较快了给MP1漏极充电的时间。在这个过程中电路几乎没有消耗功耗。
(2)预充电过程，二输入或非门(2)第一输入端的read信号为电源电平，MN6的栅极为电源信号，Merory Cell的MS管的栅极SG为电源电平，Merory Cell的MC管的栅极CG为一个区分浮栅管“0”和“1”阈值电压的中间电平，PROGRAM接电源电平，MN6打开，镜像电流通过MP1和MN6给存储器单元的位线Bitline充电。如果浮栅管为高阈值管，则MC管不导通，Bitline为高电平，既二输入或非门(2)的第二输入端为高电平，如果浮栅管为低阈值管，则MC管导通，MN6的源极电压为MP的源漏电压、MC管的源漏电压、MS管的源漏电压、MN6管源漏电压的总和，而这些元件都处在线性区，而MP7为镜像电流管，处在饱和区。从而导致MN6的源极电压不足以打开MN2，既可认为二输入或非门(2)的第二输入端为低电平；
(3)读取过程，二输入或非门(2)第一输入端的read信号为低电平，MN6的栅极为电源信号，Merory Cell的MS管的栅极SG为电源电平，Merory Cell的MC管的栅极CG为一个区分浮栅管“0”和“1”阈值电压的中间电平，PROGRAM接电源电平，由于二输入或非门(2)第一输入端的read信号为低电平，根据二输入或非门(2)逻辑关系，二输入或非门(2)的输出电平由二输入或非门(2)的第二输入端控制。
根据预充电过程，如果存储单元的浮栅管为高阈值管，二输入或非门(2)的第二输入端为高电平，那么二输入或非门(2)输出为低电平，MP1导通，二输入或非门(2)与第一CMOS反向器(1)组成锁存器，二输入或非门(2)输出经过第二CMOS反向器(3)、第三CMOS反向器(4)整形放大，微功耗EEPROM灵敏放大器电路输出低电平。
如果存储单元的浮栅管为低阈值管，二输入或非门(2)的第二输入端为低电平，那么二输入或非门(2)输出为高电平，MN1导通，MP1截止，进一步使得二输入或非门(2)的第二输入端为低电平，二输入或非门(2)与第一CMOS反向器(1)组成锁存器，二输入或非门(2)输出经过第二CMOS反向器(3)、第三CMOS反向器(4)整形放大，微功耗EEPROM灵敏放大器电路输出高电平。在读取过程中EEPROM灵敏放大器电路几乎没有额外功耗。
以上描述只是本发明的具体实施方式，各例说明不对本发明的实质内容构成限制，所属技术领域的技术人员对前述的具体实施方式做修改或变形，不背离本发明的实质。
Claims (2)
1.一种微功耗EEPROM灵敏放大器电路，其接入EEPROM的位线以读取和放大EEPROM的数据信号，其特征在于，包括：
镜像电流模块，其为电路提供稳定的偏置电流作为镜像电流；
第一CMOS反向器，其由第一PMOS管和第一NMOS管连接构成；所述第一PMOS管接所述第一NMOS管的栅极作为第一CMOS反向器的输入端，所述第一PMOS管接所述第一NMOS管的漏极作为第一CMOS反向器的输出端；所述第一PMOS管的源极接所述镜像电流，所述第一NMOS管的源极接地；
二输入或非门，其由第二PMOS管、第三PMOS管和第二NMOS管、第三NMOS管连接构成；所述第二PMOS管的栅极接所述第二NMOS管的栅极作为所述二输入或非门的第一输入端，所述第三PMOS管的栅极接所述第三NMOS管的栅极作为所述二输入或非门的第二输入端，所述第三PMOS管漏极同时接所述第二NMOS管漏极和所述第三NMOS管漏极，作为所述二输入或非门的输出端；所述第二PMOS管的漏极接所述第三PMOS管源极，所述第二PMOS管的源极接电源，所述第二NMOS管源极接地，所述第三NMOS管源极接地；
第二CMOS反向器，其由第四PMOS管和第四NMOS管连接构成；所述第四PMOS管接所述第四NMOS管的栅极作为第二CMOS反向器的输入端，所述第四PMOS管接所述第四NMOS管的漏接作为第二CMOS反向器的输出端；所述第四PMOS管的源极接电源，所述第四NMOS管的源极接地；
第三CMOS反向器，其由第五PMOS管和第五NMOS管连接构成；所述第五PMOS管接所述第五NMOS管的栅极作为第三CMOS反向器的输入端，所述第五PMOS管接所述第五NMOS管的漏接作为第三CMOS反向器的输出端；所述第五PMOS管的源极接电源，所述第五NMOS管的源极接地；
开关管，其为第六NMOS管构成；所述开关管的源极接所述EEPROM的位线，所述开关管的漏极连接所述第一CMOS反向器的输出端和所述二输入或非门的第二输入端，所述开关管的栅极作为控制信号输入端；
所述第一CMOS反向器的输入端同时连接所述二输入或非门的输出端和第二CMOS反向器的输入端，所述第一CMOS反向器输出端同时连接二输入或非门的输出端和第二CMOS反向器的输入端，所述第二CMOS反向器的输出端连接所述第三CMOS反向器的输入端；
所述二输入或非门的第一输入端，作为read信号输入端；
所述第三CMOS反向器的输出端作为数据信号输出端。
2.如权利要求1所述的微功耗EEPROM灵敏放大器电路，其特征在于，所述镜像电流模块由支路电流源、第六PMOS管和第七PMOS管连接构成；所述第六PMOS管的栅极与所述第七PMOS管的栅极对接后，与第六PMOS管的漏极连接并接入所述支路电流源；所述第六PMOS管的源极接电源，第七PMOS管的源极接电源；所述第七PMOS管的漏极作为镜像电流输出端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410581491.3A CN104269189B (zh) | 2014-10-27 | 2014-10-27 | 一种微功耗eeprom灵敏放大器电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410581491.3A CN104269189B (zh) | 2014-10-27 | 2014-10-27 | 一种微功耗eeprom灵敏放大器电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104269189A true CN104269189A (zh) | 2015-01-07 |
| CN104269189B CN104269189B (zh) | 2017-12-08 |
Family
ID=52160702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410581491.3A Expired - Fee Related CN104269189B (zh) | 2014-10-27 | 2014-10-27 | 一种微功耗eeprom灵敏放大器电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104269189B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108011618A (zh) * | 2017-12-19 | 2018-05-08 | 嘉兴倚韦电子科技有限公司 | 低功耗触发器 |
| WO2021103501A1 (zh) * | 2019-11-28 | 2021-06-03 | 长鑫存储技术有限公司 | 灵敏放大器及其控制方法 |
| CN117672320A (zh) * | 2023-12-13 | 2024-03-08 | 江苏帝奥微电子股份有限公司 | 一种低功耗eeprom读取电路及其读取方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103247328A (zh) * | 2012-02-09 | 2013-08-14 | 北京兆易创新科技股份有限公司 | 一种存储单元的识别方法及一种灵敏放大器 |
| US8830772B2 (en) * | 2012-06-15 | 2014-09-09 | Freescale Semiconductor, Inc. | Sense amplifier circuit |
-
2014
- 2014-10-27 CN CN201410581491.3A patent/CN104269189B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103247328A (zh) * | 2012-02-09 | 2013-08-14 | 北京兆易创新科技股份有限公司 | 一种存储单元的识别方法及一种灵敏放大器 |
| US8830772B2 (en) * | 2012-06-15 | 2014-09-09 | Freescale Semiconductor, Inc. | Sense amplifier circuit |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108011618A (zh) * | 2017-12-19 | 2018-05-08 | 嘉兴倚韦电子科技有限公司 | 低功耗触发器 |
| WO2021103501A1 (zh) * | 2019-11-28 | 2021-06-03 | 长鑫存储技术有限公司 | 灵敏放大器及其控制方法 |
| US11790959B2 (en) | 2019-11-28 | 2023-10-17 | Changxin Memory Technologies, Inc. | Sensitivity amplifier |
| CN117672320A (zh) * | 2023-12-13 | 2024-03-08 | 江苏帝奥微电子股份有限公司 | 一种低功耗eeprom读取电路及其读取方法 |
| CN117672320B (zh) * | 2023-12-13 | 2024-05-10 | 江苏帝奥微电子股份有限公司 | 一种低功耗eeprom读取电路及其读取方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104269189B (zh) | 2017-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105280230B (zh) | 电压切换电路 | |
| CN102568554B (zh) | 数据读取装置、非易失性存储器装置及其读取方法 | |
| CN109155138B (zh) | 用于闪存存储器装置的非对称感测放大器及相关方法 | |
| CN106230416A (zh) | 一种带有源钳位的无自举栅极驱动电路 | |
| CN104217744A (zh) | 电流感测放大器及其感测方法 | |
| CN105185404B (zh) | 电荷转移型灵敏放大器 | |
| US20110026346A1 (en) | Self-timed low power sense amplifier | |
| CN1067174C (zh) | 用于半导体存贮器件的传感放大器 | |
| TW201201219A (en) | Sensing circuit for memory cell with low supply power | |
| CN104269189A (zh) | 一种微功耗eeprom灵敏放大器电路 | |
| CN105913871B (zh) | 可集成于寄存器的多次可编程非易失性差分存储单元 | |
| CN102118156A (zh) | 一种用于otp外围电路的电平转换电路及转换方法 | |
| KR100283909B1 (ko) | 비휘발성 메모리의 전하 이득 스트레스 테스트 회로 및 그 테스트 방법 | |
| ITMI992119A1 (it) | Circuito amplificatore di lettura per memorie ad elevata capacita' didiscriminazione di livelli di corrente | |
| CN101847432A (zh) | 存储器的供电结构 | |
| CN104681055A (zh) | 一种应用于静态随机存储器电路的高速电流灵敏放大器 | |
| CN100505101C (zh) | 一种用于电可擦除可编程只读存储器的灵敏放大器 | |
| CN208351937U (zh) | 一种低电压灵敏放大器电路 | |
| CN101800068A (zh) | 一种读出放大电路 | |
| CN102117657B (zh) | Eeprom的读取电路 | |
| CN100369381C (zh) | 高速零直流功耗可编程逻辑器件结构 | |
| CN103123800A (zh) | 一种灵敏放大器 | |
| CN108447518B (zh) | 一种低电压灵敏放大器电路 | |
| CN103208300A (zh) | 一种读灵敏放大器比较电路 | |
| CN105242735A (zh) | 一种用于nand flash的不对称稳压电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20171208 Termination date: 20181027 |