CN101452746B - 电源切换电路 - Google Patents

电源切换电路 Download PDF

Info

Publication number
CN101452746B
CN101452746B CN2008101863667A CN200810186366A CN101452746B CN 101452746 B CN101452746 B CN 101452746B CN 2008101863667 A CN2008101863667 A CN 2008101863667A CN 200810186366 A CN200810186366 A CN 200810186366A CN 101452746 B CN101452746 B CN 101452746B
Authority
CN
China
Prior art keywords
voltage
supply voltage
nmos transistor
type nmos
vpp1
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101863667A
Other languages
English (en)
Other versions
CN101452746A (zh
Inventor
武田尚久
宇都宫文靖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN101452746A publication Critical patent/CN101452746A/zh
Application granted granted Critical
Publication of CN101452746B publication Critical patent/CN101452746B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Power Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

本发明的电源切换电路提供不进行双极动作的电源切换电路。其中：由于耗尽型NMOS晶体管(15～16)是NMOS晶体管，即使耗尽型NMOS晶体管(15～16)的源极电压成为电源电压VPP1，耗尽型NMOS晶体管(15～16)也不进行双极动作。由于耗尽型NMOS晶体管(16)是NMOS晶体管，即使耗尽型NMOS晶体管(16)的源极电压成为电源电压VPP2，耗尽型NMOS晶体管(16)也不进行双极动作。即使增强型PMOS晶体管(14)的栅极电压及源极电压成为电源电压VPP1，漏极电压成为电源电压VPP2，由于增强型PMOS晶体管(14)的栅极电压及源极电压比漏极电压高，增强型PMOS晶体管(14)也不进行双极动作。

Description

电源切换电路
技术领域
[0001]
本发明涉及在对EEPROM(Electronically Erasable and ProgrammableRead Only Memory：电可擦可编程只读存储器)等的非易失性存储器的存储单元进行数据的读出及写入时切换输出的电源电压的电源切换电路。
背景技术
[0002]
下面，就传统的电源切换电路进行说明。图2是传统的电源切换电路的电路图。
[0003]
传统的电源切换电路设有：增强型PMOS(P沟道金属氧化物)晶体管21；增强型PMOS晶体管23；耗尽型NMOS(N沟道金属氧化物)晶体管22；以及耗尽型NMOS晶体管24。
[0004]
传统的电源切换电路在增强型PMOS型晶体管23的栅极上加接地电压VSS，增强型PMOS晶体管23导通。在耗尽型NMOS晶体管24的栅极上加电源电压V2以上的电压，耗尽型NMOS晶体管24导通。因而，电源电压V2作为电源电压VOUT被输出。这时，在耗尽型NMOS晶体管22的栅极上加接地电压VSS，耗尽型NMOS晶体管22截止(例如参照专利文献1)。
[专利文献1]特开平6-290593号公报(图1)
发明内容
[0005]
对于上述结构的传统的电源切换电路，电源电压V1比电源电压V2高时，有从耗尽型NMOS晶体管22的漏极向源极流过漏电流的可能性。由于该漏电流，在增强型PMOS晶体管21的阱(背栅极)上流过电流，增强型PMOS晶体管21有将沟作为基极，将衬底作为发射极，将源极作为集电极进行双极动作的可能性。
[0006]
本发明鉴于上述的课题构思而成，提供不进行双极动作的电源切换电路。
[0007]
为了解决上述课题，本发明提供的电源切换电路之特征在于，设有增强型PMOS晶体管和耗尽型NMOS晶体管，在对非易失性存储器的存储单元进行数据的读出及写入时，在切换输出的电源电压的电源切换电路的增强型PMOS晶体管中，将基于第一输入电压的电压输入栅极，将在多个电源电压中的最高电压即第一电源电压输入源极，漏极设置在输出端子上，将上述第一电源电压输入背栅极；而在耗尽型NMOS晶体管中，将基于第二输入电压的电压输入栅极，源极设置在输出端子上，将比上述第一电源电压低的电压即第二电源电压输入漏极，将接地电压输入背栅极。
[0008]
在本发明中，由于耗尽型NMOS晶体管是NMOS晶体管，即使耗尽型NMOS晶体管的源极电压成为第一电源电压，耗尽型NMOS晶体管也不会进行双极动作。另外，即使增强型PMOS晶体管的栅极电压及源极电压成为第一电源电压，漏极电压成为第二电源电压，由于增强型PMOS晶体管的栅极电压及源极电压比漏极电压高，增强型PMOS晶体管也不会进行双极动作。
附图说明
[0028]
图1是表示电源切换电路的电路图。
图2是表示传统的电源切换电路的电路图。
[标记说明]
[0029]
11～13 LS电路
14     增强型PMOS晶体管
15～16 耗尽型NMOS晶体管
具体实施方式
[0009]
下面，参照附图说明本发明的实施例。
[0010]
首先，在对EEPROM等的非易失性存储器的存储单元进行数据的读出及写入时，对于切换输出的电源电压的电源切换电路，就其电路的结构进行说明。图1是表示电源切换电路的电路图。
[0011]
电源切换电路供给多个的电源电压，具体地说，电源切换电路供给电源电压VPP1～VPP3。电源电压VPP1是多个电源电压中最高的电源电压，电源电压VPP2是比电源电压VPP1低的电压，电源电压VPP3是比电源电压VPP2低的电压。例如，电源电压VPP1～VPP3的电压值分别是17V和12V及5V。电源切换电路供给接地电压VSS。电源切换电路被输入输入电压VIN1～VIN3，并输出电源电压VOUT。例如，输入电压VIN1～VIN3的电压值是5V。
[0012]
电源切换电路设有：LS电路(电平移动器电路)11～13、增强型PMOS晶体管14以及耗尽型NMOS晶体管15～16。
[0013]
输入电压VIN1在LS电路11的输入端子上输入，其输出端子连接在增强型PMOS晶体管14的栅极上，LS电路11被供给电源电压VPP1及接地电压VSS。输入电压VIN2在LS电路12的输入端子上输入，其输出端子连接在耗尽型NMOS晶体管15的栅极上，LS电路12被供给电源电压VPP1及接地电压VSS。输入电压VIN3在LS电路13的输入端子上输入，其输出端子连接在耗尽型NMOS晶体管16的栅极上，LS电路13被供给电源电压VPP1及接地电压VSS。增强型PMOS晶体管14的栅极上输入基于输入电压VIN1的电压，在源极及背栅极上输入电源电压VPP1，其漏极设置在输出端子上并输出电源电压VOUT。耗尽型NMOS晶体管15在栅极上输入基于输入电压VIN2的电压，源极设置在输出端子上并输出电源电压VOUT，漏极上输入电源电压VPP2，背栅极上输入接地电压VSS。耗尽型NMOS晶体管16的栅极上输入基于输入电压VIN3的电压，源极设置在输出端子上并输出电源电压VOUT，在漏极上输入电源电压VPP3，背栅极上输入接地电压VSS。
[0014]
下面，就电源切换电路的动作进行说明。
[0015]
[电源电压VOUT切换至电源电压VPP1的情况]
输入电压VIN1～VIN3分别构成低电平信号，分别经由LS电路11～13输入至增强型PMOS晶体管14、耗尽型NMOS晶体管15及耗尽型NMOS晶体管16。这时，低电平信号是接地电压VSS。于是，增强型PMOS晶体管14导通，耗尽型NMOS晶体管15～16截止。因而，电源电压VPP1作为电源电压VOUT输出。
[0016]
这样，由于耗尽型NMOS晶体管15～16是NMOS晶体管，即使耗尽型NMOS晶体管15～16的源极电压成为电源电压VPP1，耗尽型NMOS晶体管15～16也不会双极动作。
[0017]
另外，由于增强型PMOS晶体管14是PMOS晶体管，增强型PMOS晶体管14的栅极电压成为接地电压VSS，增强型PMOS晶体管14导通，即使增强型PMOS晶体管14的源极电压和漏极电压构成为大致相等，也可以确保增强型PMOS晶体管14的栅·源极间电压。因而，在增强型PMOS晶体管14的源极和漏极之间几乎不发生电压降，电源电压VPP1以几乎没有电压降作为电源电压VOUT被输出。因而，达到减小功耗的目的。
[0018]
另外，耗尽型NMOS晶体管15～16的栅极电压是接地电压VSS，由于耗尽型NMOS晶体管15～16的源极或漏极是电源电压VPP1～VPP3中的任意一个，耗尽型NMOS晶体管15～16的栅·源极间电压构成为耗尽型NMOS晶体管15～16完全截止那样的负电压，因此，耗尽型NMOS晶体管15～16完全截止。因而，在耗尽型NMOS晶体管15～16上完全不流过漏电流。
[0019]
[电源电压VOUT切换至电源电压VPP2的情况]
输入电压VIN1～VIN3分别为高电平信号、高电平信号和低电平信号，各经由LS电路11～13分别输入增强型PMOS晶体管14、耗尽型NMOS晶体管15和耗尽型NMOS晶体管16。这时，低电平信号是接地电压VSS，构成高电平信号的输入电压VIN1～VIN2被电平移动至电源电压VPP1。于是，增强型PMOS晶体管14截止，耗尽型NMOS晶体管15导通，耗尽型NMOS晶体管16截止。因而，电源电压VPP2作为电源电压VOUT输出。
[0020]
这样，由于耗尽型NMOS晶体管16是NMOS晶体管，即使耗尽型NMOS晶体管16的源极电压成为电源电压VPP2，耗尽型NMOS晶体管16也不会双极动作。另外，即使增强型PMOS晶体管14的栅极电压及源极电压成为电源电压VPP1，漏极电压成为电源电压VPP2，由于增强型PMOS型晶体管14的栅极电压及源极电压比漏极电压更高，增强型PMOS晶体管14也不会双极动作。
[0021]
另外，由于耗尽型NMOS晶体管15的栅极电压不是电源电压VPP2，而是电源电压VPP1，耗尽型NMOS晶体管15导通，即使耗尽型NMOS晶体管15的源极电压和漏极电压构成大致相等，也可以确保耗尽型NMOS晶体管15的栅源间电压。因而，在耗尽型NMOS晶体管15的源极和漏极之间大体上不发生电压降，电源电压VPP2以几乎无电压降的状态作为电源电压VOUT输出。因而，达到减少功耗的目的。
[0022]
另外，由于增强型PMOS晶体管14的栅极电压是电源电压VPP1，增强型PMOS晶体管14截止，在增强型PMOS晶体管14上无漏电流。另外，耗尽型NMOS晶体管16的栅极电压是接地电压VSS，由于耗尽型NMOS晶体管16的源极或漏极是电源电压VPP2～VPP3中的任一个，耗尽型NMOS晶体管16的栅源间电压成为使耗尽型NMOS晶体管16完全截止的负电压，因此，耗尽型NMOS晶体管16完全截止。因而，在耗尽型NMOS晶体管16上完全无漏电流。
[0023]
另外，由于在从电源电压VPP1～VPP3至电源电压VOUT之间，仅各自存在1个晶体管，元件数少。
[0024]
另外，由于晶体管无双极动作，增强型PMOS晶体管14的尺寸变小。并且，PMOS晶体管与NMOS晶体管之间的空间变小。还有，用以稳定增强型PMOS晶体管14的阱电压的保护环减少。因而，可使用面积减小。
[0025]
再者，输入电压VIN1～VIN3由LS电路11～13分别电平移动至电源电压VPP1。但是，输入电压VIN1～VIN3也可分别在增强型PMOS晶体管14及耗尽型NMOS晶体管15～16导通时，分别被电平移动至与各自的晶体管源极电压与漏极电压大致相等的电压上。具体地说，电平移动后的输入电压VIN2也可以是在电源电压VPP2上增加耗尽型NMOS晶体管15的阈值电压后的电压以上的电压，电平移动后的输入电压VIN3也可以是在电源电压VPP3上增加耗尽型NMOS晶体管16的阈值电压后的电压以上的电压。
[0026]
另外，如果输入电压VIN2更改为输入电压VIN3，LS电路12就更改为LS电路13，电源电压VPP2就更改为电源电压VPP3，耗尽型NMOS晶体管15被更改为耗尽型NMOS晶体管16，则电源电压VOUT切换至电源电压VPP2时的说明就成为电源电压VOUT切换至电源电压VPP3时的说明。
[0027]
另外，以上使用了3个电源电压，但也可以使用2个或4个以上的电源电压。这时，多个电源电压中最高的电源电压被加到增强型PMOS晶体管的源极上，其它的电源电压被加到耗尽型NMOS晶体管的漏极上。

Claims (3)

1.一种电源切换电路，在对非易失性存储器的存储单元进行数据的读出及写入时，切换在非易失性存储器内部使用的多个电源电压并输出到电源电压输出端子，其特征在于设有：
被输入所述多个电源电压中的最高电压即第一电源电压(VPP1)的第一电源电压输入端子；
被输入比所述第一电源电压(VPP1)低的电压即第二电源电压(VPP2)的第二电源电压输入端子；
设于所述第一电源电压输入端子与所述电源电压输出端子之间、其背栅极连接在所述第一电源电压(VPP1)上的增强型PMOS晶体管；
设于所述第二电源电压输入端子与所述电源电压输出端子之间、其背栅极连接在接地电压(VSS)上的耗尽型NMOS晶体管；
将控制所述增强型PMOS晶体管的栅极的第一控制信号的振幅变换成第一电源电压(VPP1)和接地电压(VSS)的差的第一电平移动电路；以及
将控制所述耗尽型NMOS晶体管的栅极的第二控制信号的振幅变换成第一电源电压(VPP1)和接地电压(VSS)的差的第二电平移动电路。
2.一种电源切换电路，在对非易失性存储器的存储单元进行数据的读出及写入时，切换在非易失性存储器内部使用的多个电源电压并输出到电源电压输出端子，其特征在于设有：
被输入所述多个电源电压中的最高电压即第一电源电压(VPP1)的第一电源电压输入端子；
被输入比所述第一电源电压(VPP1)低的电压即第二电源电压(VPP2)的第二电源电压输入端子；
设于所述第一电源电压输入端子与所述电源电压输出端子之间、其背栅极连接在所述第一电源电压(VPP1)上的增强型PMOS晶体管；
设于所述第二电源电压输入端子与所述电源电压输出端子之间、其背栅极连接在接地电压(VSS)上的耗尽型NMOS晶体管；
将控制所述增强型PMOS晶体管的栅极的第一控制信号的振幅变换成第一电源电压(VPP1)和接地电压(VSS)的差的第一电平移动电路；
将控制所述耗尽型NMOS晶体管的栅极的第二控制信号的振幅变换成第二电源电压(VPP2)和接地电压(VSS)的差的第二电平移动电路。
3.如权利要求1或权利要求2所述的电源切换电路，其特征在于，所述非易失性存储器是EEPROM。
CN2008101863667A 2007-12-06 2008-12-05 电源切换电路 Expired - Fee Related CN101452746B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007315461A JP2009141640A (ja) 2007-12-06 2007-12-06 電源切換回路
JP2007315461 2007-12-06
JP2007-315461 2007-12-06

Publications (2)

Publication Number Publication Date
CN101452746A CN101452746A (zh) 2009-06-10
CN101452746B true CN101452746B (zh) 2013-08-21

Family

ID=40720882

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101863667A Expired - Fee Related CN101452746B (zh) 2007-12-06 2008-12-05 电源切换电路

Country Status (5)

Country Link
US (1) US7826297B2 (zh)
JP (1) JP2009141640A (zh)
KR (1) KR101157850B1 (zh)
CN (1) CN101452746B (zh)
TW (1) TWI496147B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4863844B2 (ja) * 2006-11-08 2012-01-25 セイコーインスツル株式会社 電圧切替回路
US11817637B2 (en) 2006-11-18 2023-11-14 Rfmicron, Inc. Radio frequency identification (RFID) moisture tag(s) and sensors with extended sensing via capillaries
US10149177B2 (en) 2006-11-18 2018-12-04 Rfmicron, Inc. Wireless sensor including an RF signal circuit
US10715209B2 (en) 2006-11-18 2020-07-14 RF Micron, Inc. Computing device for processing environmental sensed conditions
CN101988939B (zh) * 2009-07-31 2014-06-04 环旭电子股份有限公司 外部电源供应装置及其电源供应方法
US9059692B2 (en) * 2011-05-31 2015-06-16 Fairchild Semiconductor Corporation Rail to rail comparator with wide hysteresis and memory
US9606150B1 (en) 2011-12-13 2017-03-28 Marvell International Ltd. Sensing arrangement for sensing a voltage from multiple voltage sources
US9337660B1 (en) * 2011-12-13 2016-05-10 Marvell Israel (M.I.S.L) Ltd. Switching arrangement for power supply from multiple power sources
KR102038041B1 (ko) 2012-08-31 2019-11-26 에스케이하이닉스 주식회사 전원 선택 회로
KR102072767B1 (ko) 2013-11-21 2020-02-03 삼성전자주식회사 고전압 스위치 및 그것을 포함하는 불휘발성 메모리 장치
US10090674B2 (en) * 2015-09-21 2018-10-02 Silicon Laboratories Inc. Maximum supply voltage selection
US10103626B1 (en) * 2017-07-12 2018-10-16 Qualcomm Incorporated Digital power multiplexor
CN111342541B (zh) * 2018-12-19 2021-04-16 智原微电子(苏州)有限公司 电源切换电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5258584B2 (ja) * 2006-03-17 2013-08-07 ラルバーニ、アジット 臨床的相関

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3058381B2 (ja) * 1993-01-29 2000-07-04 株式会社リコー 電圧検出装置および電子装置
JP3148454B2 (ja) 1993-03-31 2001-03-19 富士通株式会社 半導体装置の電源切換回路
JP2565104B2 (ja) * 1993-08-13 1996-12-18 日本電気株式会社 仮想接地型半導体記憶装置
US6335878B1 (en) * 1998-07-28 2002-01-01 Hitachi, Ltd. Non-volatile multi-level semiconductor flash memory device and method of driving same
US6198337B1 (en) * 1996-12-11 2001-03-06 A & Cmos Communications Device Inc. Semiconductor device for outputting a reference voltage, a crystal oscillator device comprising the same, and a method of producing the crystal oscillator device
JPH1174772A (ja) * 1997-08-29 1999-03-16 Sharp Corp 電源電圧切換回路
JP3139542B2 (ja) * 1998-01-28 2001-03-05 日本電気株式会社 参照電圧発生回路
JP2000182387A (ja) * 1998-12-14 2000-06-30 Global Alliance Kk 不揮発性メモリー
JP2000276882A (ja) * 1999-03-23 2000-10-06 Nec Corp 不揮発性半導体記憶装置とその記憶データの消去方法
KR20010005093A (ko) * 1999-06-30 2001-01-15 김영환 저전력 레벨 쉬프터 구현을 위한 반도체집적회로
JP2002140124A (ja) * 2000-10-30 2002-05-17 Seiko Epson Corp 基準電圧回路
US6946901B2 (en) * 2001-05-22 2005-09-20 The Regents Of The University Of California Low-power high-performance integrated circuit and related methods
JP3980383B2 (ja) * 2002-03-18 2007-09-26 株式会社ルネサステクノロジ 半導体集積回路装置
US7064529B2 (en) * 2003-09-17 2006-06-20 Atmel Corporation Dual stage voltage regulation circuit
KR100558549B1 (ko) * 2003-12-05 2006-03-10 삼성전자주식회사 외부 전원전압 제어기능을 갖는 반도체 장치 및 그에 따른제어방법
JP4487559B2 (ja) * 2003-12-18 2010-06-23 株式会社ニコン レベルシフト回路、並びに、これを用いたアクチュエータ装置及び光スイッチシステム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5258584B2 (ja) * 2006-03-17 2013-08-07 ラルバーニ、アジット 臨床的相関

Also Published As

Publication number Publication date
KR20090060204A (ko) 2009-06-11
TWI496147B (zh) 2015-08-11
CN101452746A (zh) 2009-06-10
KR101157850B1 (ko) 2012-06-22
JP2009141640A (ja) 2009-06-25
US7826297B2 (en) 2010-11-02
US20090146499A1 (en) 2009-06-11
TW200941483A (en) 2009-10-01

Similar Documents

Publication Publication Date Title
CN101452746B (zh) 电源切换电路
CN105280230B (zh) 电压切换电路
US10897246B2 (en) Radio frequency switching circuitry with reduced switching time
CN203398990U (zh) 自我保护型集成电路及电源系统
CN106158018B (zh) 非易失性记忆胞结构及其装置
TW201338365A (zh) 上橋驅動電路
CN102208898B (zh) 差动放大电路
CN101573869B (zh) 电压切换电路
JP2011139403A (ja) 電力供給制御回路
US9013230B2 (en) Charge pump circuit
CN103236789A (zh) 电荷泵输出电压的调节电路及存储器
CN103312158B (zh) 升压电路
CN104536506B (zh) 线性稳压器
CN101944847B (zh) 一种自举开关电路
CN103871471B (zh) 非易失性存储器电路
CN107146580A (zh) 一种像素电路及其驱动方法、显示装置
CN107276396B (zh) 负压电荷泵
CN110601528A (zh) 电荷泵及存储设备
CN203405751U (zh) 一种新型的稳压器电路结构
CN107017874B (zh) 半导体装置以及选择电路
CN205845517U (zh) 存储器和为存储器的选定行单元提供读操作所需电压的电路
CN104091613A (zh) 电荷泵系统及存储器
CN102749953A (zh) 半导体集成电路装置
CN104020809A (zh) 多电源供电选择电路
CN103580675A (zh) 驱动电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160323

Address after: Chiba County, Japan

Patentee after: SEIKO INSTR INC

Address before: Chiba, Chiba, Japan

Patentee before: Seiko Instruments Inc.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: EPPs Lingke Co. Ltd.

Address before: Chiba County, Japan

Patentee before: SEIKO INSTR INC

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130821

Termination date: 20201205