CN101944847A - 一种自举开关电路 - Google Patents

Abstract

本发明揭示了一种自举开关电路，包括耦联在输入节点与输出节点之间的自举开关、耦联到自举开关的控制节点的第一晶体管、耦联到第一晶体管第一电容器、耦联在第一晶体管控制节点与电源节点之间，且具有耦联到第一时钟信号节点的控制节点的第二晶体管、联在所述第一晶体管控制节点与电源节点之间第三晶体管、具有耦联到第一晶体管控制节点的第二端的启动电路、电荷泵以及具有与启动电路控制节点相耦联的第二输出的电平移位器。本发明一种自举开关电路利用电荷泵生成两倍电源电压，用以打开启动电路，能切实实现采用较小的芯片面积支持更大的输入信号范围并保持更快的响应速度。

Description

一种自举开关电路

技术领域

本发明涉及集成电子电路设计，尤其具体涉及到一种低功耗、大信号输入范围的自举开关电路设计。

背景技术

高集成化的电源管理应用通常要求具备大信号输入范围的电压量的能力，这根本上是由于在仍然保持对超过电源电压的环境进行采样和数据测量的同时，通过在尽可能最低的电源电压运行电源管理集成电路来达到最大化效率的基本要求。

在现今高度集成的电源管理应用中，低功耗逐次逼近寄存器(SAR)模数转换器(ADC)通常用于监控片上和片外电压量。这种需求经常要扩展偏上ADC的范围以使采样大于电源电压的输入。ADC必须在尽可能最低的电池电压下运行而同时仍然保持能够对超过电源范围的输入进行采样的能力。

自举开关电路相对于传统的CMOS/NMOS开关电路而言具有更高的线性度，允许输入信号范围更广，甚至可以超过电源电压，因此被广泛的应用于采样保持电路和DC-DC转换电路。

在CMOS工艺中，处于线性区的NMOS非常适合作为开关，但由于源/漏端的信号不断变化而引起输出阻抗呈现非线性，这将严重影响到采样保持电路的精度，为了保证输出阻抗的线性度，需要保持固定的栅源电压V_GS，有效的解决方法是在NMOS管需要导通的时候在其栅源间加入一个电容，而当需要关断的时候取下该电容，并将栅上的电荷放掉以避免之前的信号影响到接下来要采样的信号。其中电源可以用电容实现，当电路处于保持阶段时对其充电，最终其两端的电压可以达到电源电压；一旦进入采样阶段，该电容被接到栅源两端，保证固定的V_GS，但需要解决如何通过开关连接电源和充电电容。

具体的实现形式有以下几种：一、如图1所示，是Abo等人提出的电荷泵式自举开关结构，该电路采用电荷泵提供两倍电源电压以打开NMOS开关为电容充电，但电荷泵需要在电路设计中额外增加两个电容，占用了一定的芯片面积。二、如图2所示，是Dessouky等人提出的自举开关电路，该电路用PMOS管MCP作为预充电开关，巧妙地让其栅端与主开关晶体管MSW的栅端连接，这样当晶体管MSW导通的时候晶体管MCP截止，避免了使用电荷泵。但其启动电路中晶体管MSH为PMOS管，当信号电平超过电源电平的时候，Vstart电平将会接近两倍的电源电压VDD，这将打开晶体管MSH漏端到N阱的寄生二极管，使主开关晶体管MSW栅压被限制，增加了功耗并影响电路的可靠性。

发明内容

鉴于上述现有技术中两种典型自举开关形式存在的缺陷，本发明的目的是提出一种自举开关电路，采用较小的芯片面积以支持更高的输入信号范围并保持更快的响应速度。

本发明的目的，将通过以下技术方案得以实现：

一种自举开关电路，其特征在于包括：自举开关(MSW)，耦联在输入节点与输出节点之间；第一晶体管(MTP)，其具有耦联到所述自举开关的控制节点的第一端；第一电容器(CBAT)，其具有耦联到所述第一晶体管的第二端的第一端；第二晶体管(MSL1)，其耦联在所述第一晶体管控制节点与电源节点之间，且具有耦联到第一时钟信号节点的控制节点；第三晶体管(MSL2)，其耦联在所述第一晶体管控制节点与电源节点之间；启动电路(MSH)，其具有耦联到第一晶体管控制节点的第二端；电荷泵(C1、C2、MC1、MC2)，其具有耦联到电平移位器的第一输出，以及电平移位器，其具有与所述启动电路控制节点相耦联的第二输出。

进一步地，所述电路还包括第四晶体管(MCP)和第五晶体管(MCN)，其中所述第四晶体管耦联在电源节点与第一晶体管第二端之间，所述第五晶体管耦联在第一电容器第二端与接地之间，并且具有耦联到第二时钟信号节点的控制节点。

进一步地，所述电路还包括第六晶体管(MRN)，其耦联在所述自举开关控制节点与接地之间，且所述第六晶体管(MRN)与自举开关控制节点之间串联设有高阀值管(MR1)。

进一步地，所述电路还包括第七晶体管(MSP)及第八晶体管(MSN)，其中所述第七晶体管耦联在所述启动电路控制节点及电荷泵之间；所述第八晶体管耦联在所述启动电路控制节点与接地之间，并且所述第七、第八晶体管均具有耦联到第一时钟信号节点的控制节点。

更进一步地，所述述第七晶体管(MSP)与第八晶体管(MSN)之间串联设有高阀值管(MR2)。

进一步地，前述的一种自举开关电路，其中该第七晶体管(MSP)、第四晶体管(MCP)及第一晶体管(MTP为PMOS晶体管，并且该些之外的晶体管、高阀值管以及电荷泵的晶体管均为NMOS晶体管。

进一步地，前述的一种自举开关电路，其中该电荷泵包括

耦联到所述电源节点的第一电荷泵晶体管(MC1)；以及

第二电荷泵晶体管(MC2)，其耦联到所述电源节点，并与所述第一电荷泵晶体管交叉耦合；

第一电荷泵电容器(C1)，其耦联在所述第一电荷泵晶体管和所述第一时钟信号节点之间；以及

第二电荷泵电容器(C2)，其耦联在所述第二电荷泵晶体管和所述第二时钟信号节点之间。

本发明对传统自举开关电路改良形成的技术方案，其突出效果为：

该自举开关电路利用电荷泵生成两倍电源电压，用以打开启动电路，能切实实现采用较小的芯片面积支持更大的输入信号范围并保持更快的响应速度。

以下便结合实施例附图，对本发明的具体实施方式作进一步的详述，以使本发明技术方案更易于理解、掌握。

附图说明

图1是现有技术Abo等人提出电荷泵式自举开关电路的结构示意图；

图2是现有技术Dessouky等人提出的自举开关电路的结构示意图；

图3是本发明提出的一种自举开关电路的结构示意图；

图4是本发明自举开关电路的仿真结果示意图。

具体实施方式

从本发明目的出发，提出了一种自举开关电路，能够采用较小的芯片面积及功率消耗，以支持芯片具有更高的输入信号范围并保持更快的响应速度。自举开关电路能够将低功率SAR ADC范围扩展到超过电源电压，使其具有更大的动态范围，同时具有最小化的功率损耗，这在日渐大规模集成化的电路电源管理中举足轻重。现有技术为解决开关连接电源和充电电容等问题，片面地设计了诸多解决方案，但始终无法兼顾芯片尺寸及功耗的最优设计。由于没有消耗静态功率，并且没有受到输入电压大于电源电压时导通的寄生体二极管的影响，因此，本发明提供的这种自举开关电路，具有最小化的功耗设计。

如图3所示，是本发明提出的一种自举开关电路的结构示意图。从图上可以清楚地看到该自举开关电路的连接结构，其包括：输入节点IN、输出节点OUT，以及耦联在输入、输出节点之间的自举开关MSW。此外，更重要而必不可少的是该自举开关电路还包括

(一)、第一晶体管(MTP)，其具有耦联到所述自举开关的控制节点的第一端；和第一电容器(CBAT)，其具有耦联到所述第一晶体管的第二端的第一端；和第二晶体管(MSL1)，其耦联在所述第一晶体管控制节点与电源节点之间，且具有耦联到第一时钟信号节点的控制节点；和第三晶体管(MSL2)，其耦联在所述第一晶体管控制节点与电源节点之间；

(二)、启动电路(MSH)，其具有耦联到第一晶体管控制节点的第二端，且其驱动端通过电平移位器连接到一电荷泵电路。以电荷泵电路的拉拔电位控制采样阶段时开关电路的启动。

(三)、电荷泵(C1、C2、MC1、MC2)，包括耦联到所述电源节点的第一电荷泵晶体管(MC1)；以及第二电荷泵晶体管(MC2)，其耦联到所述电源节点，并与所述第一电荷泵晶体管交叉耦合；第一电荷泵电容器(C1)，其耦联在所述第一电荷泵晶体管和所述第一时钟信号节点之间；以及第二电荷泵电容器(C2)，其耦联在所述第二电荷泵晶体管和所述第二时钟信号节点之间。

(四)、第六晶体管(MRN)，其耦联在所述自举开关控制节点与接地之间，并且该第六晶体管(MRN)与自举开关控制节点之间串联设有高阀值管(MR1)。

(五)、电平移位器，进一步包括第七晶体管(MSP)及第八晶体管(MSN)，其中第七晶体管耦联在启动电路控制节点及电荷泵之间；第八晶体管耦联在启动电路控制节点与接地之间，并且第七、第八晶体管均具有耦联到第一时钟信号节点的控制节点。特别地，本实施例中，该第七晶体管(MSP)与第八晶体管(MSN)之间串联设有高阀值管(MR2)，在采样阶段使输入信号与CBAT连接，使CBAT加到MSW管的栅源之间。。

上述自举开关电路结构中，该第七晶体管(MSP)、第四晶体管(MCP)及第一晶体管(MTP)为PMOS晶体管，并且该些之外的晶体管、高阀值管以及电荷泵的晶体管均为NMOS晶体管。

该第一时钟信号节点(Φ)除连接于第二晶体管(MSL1)的控制节点外，还分别于电荷泵C2的负端及电平移位器的控制端相接；而与该第一时钟信号节点(Φ)存在一定时差的第二时钟信号节点(Φ)则分别连接到电荷泵C1的负端及第五晶体管第二端之上。

上述该种自举开关电路于实际工作时，由于不同时钟信号的参与，该自举开关电路工作分为采样和保持两个阶段：在采样期间，MSW管的栅压时钟随输入变化，保证MSW管栅源电压始终恒定；而在保持期间，MSW管的栅压被强拉到地，使其关断，与此同时便对CBAT进行充电。具体来看：

保持阶段，MRN打开，对主开关MSH的栅极Vboot放电，同时将MCP，MCN打开，电源对充电电容CBAT充电，而PMOS管MTP掌管着Vboot和CBAT之间的通路，为了将其在保持阶段关闭，引入电荷泵电路C1、C2、MC1、MC2，产生两倍电源电压以打开MSP，将MTP的栅极Vstart拉到电源电压。

采样阶段，MRN和MCN关断，切断了CBAT对地通路，MSL1打开，将Vstart电位拉低，使MTP弱导通，CBAT开始对Vboot充电，使MCP管关断以截断到电源的通路，同时令MSL2管导通，MTP管进入强导通状态，Vboot被充电到源端电压加上CBAT电压。由于源端电压可能超过电源电压，因此引入高阈值管MR1和MR2管，层叠在MRN和MSN管上以提高其在高电压的可靠性。结果如图4所示，在采样阶段，输出信号等于输入信号叠加电源电压，而保持阶段输出信号被拉倒地。由此可见，本发明自举开关电路在较小芯片占用面积的情况下，有效实现了支持更大的输入信号范围并保持更快的响应速度，其实用效果显著。

综上通过实施例及其附图对本发明的详细描述，旨在便于对本发明设计构思的理解，其不作为对本发明创新性实施方式的一种限制。故凡基于上述实施例所做的各种简单电路修改或等效替换，所形成的技术方案，均应该归入本发明申请保护的范围之中。

Claims (8)

1.一种自举开关电路，其特征在于包括：

自举开关(MSW)，耦联在输入节点与输出节点之间；

第一晶体管(MTP)，其具有耦联到所述自举开关的控制节点的第一端；

第一电容器(CBAT)，其具有耦联到所述第一晶体管的第二端的第一端；

第二晶体管(MSL1)，其耦联在所述第一晶体管控制节点与电源节点之间，且具有耦联到第一时钟信号节点的控制节点；

第三晶体管(MSL2)，其耦联在所述第一晶体管控制节点与电源节点之间；

启动电路(MSH)，其具有耦联到第一晶体管控制节点的第二端；

电荷泵(C1、C2、MC1、MC2)，其具有耦联到电平移位器的第一输出，以及

电平移位器，其具有与所述启动电路控制节点相耦联的第二输出。

2.根据权利要求1所述的一种自举开关电路，其特征在于：所述电路还包括第四晶体管(MCP)和第五晶体管(MCN)，其中所述第四晶体管耦联在电源节点与第一晶体管第二端之间，所述第五晶体管耦联在第一电容器第二端与接地之间，并且具有耦联到第二时钟信号节点的控制节点。

3.根据权利要求1所述的一种自举开关电路，其特征在于：所述电路进一步包括第六晶体管(MRN)，其耦联在所述自举开关控制节点与接地之间。

4.根据权利要求3所述的一种自举开关电路，其特征在于：所述第六晶体管(MRN)与自举开关控制节点之间串联设有高阀值管(MR1)。

5.根据权利要求1所述的一种自举开关电路，其特征在于：所述电平移位器进一步包括第七晶体管(MSP)及第八晶体管(MSN)，其中所述第七晶体管耦联在所述启动电路控制节点及电荷泵之间；所述第八晶体管耦联在所述启动电路控制节点与接地之间，并且所述第七、第八晶体管均具有耦联到第一时钟信号节点的控制节点。

6.根据权利要求5所述的一种自举开关电路，其特征在于：所述第七晶体管(MSP)与第八晶体管(MSN)之间串联设有高阀值管(MR2)。

7.根据权利要求1所述的一种自举开关电路，其特征在于：所述第七晶体管(MSP)、第四晶体管(MCP)及第一晶体管(MTP)为PMOS晶体管，并且该些之外的晶体管、高阀值管以及电荷泵的晶体管均为NMOS晶体管。

8.根据权利要求1所述的一种自举开关电路，其特征在于：所述电荷泵包括耦联到所述电源节点的第一电荷泵晶体管(MC1)；以及

第二电荷泵晶体管(MC2)，其耦联到所述电源节点，并与所述第一电荷泵晶体管交叉耦合；

第一电荷泵电容器(C1)，其耦联在所述第一电荷泵晶体管和所述第一时钟信号节点之间；以及

第二电荷泵电容器(C2)，其耦联在所述第二电荷泵晶体管和所述第二时钟信号节点之间。

Images