CN101771345A - 快速差分电平转换器及包含该电平转换器的自举驱动器 - Google Patents

快速差分电平转换器及包含该电平转换器的自举驱动器 Download PDF

Info

Publication number
CN101771345A
CN101771345A CN200910266058A CN200910266058A CN101771345A CN 101771345 A CN101771345 A CN 101771345A CN 200910266058 A CN200910266058 A CN 200910266058A CN 200910266058 A CN200910266058 A CN 200910266058A CN 101771345 A CN101771345 A CN 101771345A
Authority
CN
China
Prior art keywords
difference
voltage
transistor
output
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910266058A
Other languages
English (en)
Inventor
河昌佑
洪升勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of CN101771345A publication Critical patent/CN101771345A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

本发明披露了一种快速差分电平转换器以及包含该电平转换器的自举驱动器。该快速差分电平转换器包括：第一差分放大器，差分放大脉宽调制(PWM，pulse width modulation)信号和反相PWN信号，并且根据放大结果输出第一差分放大电压和第二差分放大电压；以及第二差分放大器，差分放大第一差分放大电压和第二差分放大电压，并且根据放大结果将差分放大电压转换为具有位于第一电压和第二电压之间的输出范围的电压。

Description

快速差分电平转换器及包含该电平转换器的自举驱动器
本申请要求于2008年12月30日提交的韩国专利申请第10-2008-0136655号的优先权，其全部内容以引用的方式结合于此。
技术领域
本发明涉及半导体装置，并且更具体地，涉及一种快速差分电平转换器(fast differential level shifter)以一种包含该电平转换器的自举驱动器(boot strap driver)。
背景技术
自举驱动器是在上开关的门信号电压大于输出缓冲器中的输入电源电压时使用的技术中一种，该输出缓冲器具有包含上开关和下开关的推挽型反相器结构。
由于自举驱动器使用高于输入电源电压的电压，因此需要将输入电源电压升压到自举电源电压的电平转换器。
图1是示出了一般的自举驱动器100的示意图。参照图1，自举驱动器100包括：脉宽调制(PWM，pulse width modulation)信号发生电路1、电平转换器2、自举开关电路3以及平滑电路4。
自举驱动器100具有单个输入结构，其中使用单个晶体管，即第一晶体管Q1。因此，自举驱动器100的开关取决于第一晶体管Q1的门限电压，因此开关速度较慢。
并且，在自举驱动器100中，第三晶体管Q3和第四晶体管Q4由第二晶体管Q2的漏极电流以及施加到第一电阻器R1的电压来操作。因此，第一电阻器R1和第五晶体管Q5的特性随着芯片温度以及输入电压VDD的频率变化而改变。由此，发生第三晶体管Q3和第四晶体管Q4的操作误差，并且在芯片的大规模生产的过程中，缺陷率可能会提高。
虽然电平转换器可以由多种方式实现，然而在自举驱动器的情况下，由于自举电源BOOT和SW随着切换第三晶体管Q3和第四晶体管Q4的电压而改变，因此考虑到内压和效率，需要一种特殊的结构。
发明内容
因此，本发明针对一种快速差分电平转换器以及包含该快速差分电平转换器的自举驱动器，其基本上避免了由于现有技术的局限和缺点产生的一个或多个问题。
本发明的一个目的是提供了一种快速差分电平转换器以及包含该快速差分电平转换器的自举驱动器，其中该电平转换器稳定地控制输入输出电压、具有高增益并且实现防止PWM信号失真发生的宽带。
本发明的其他优点、目的和特征一部分将在下文中阐述，一部分对于本领域的普通技术人员而言通过下文的实验将变得显而易见或者可以从本发明的实践中获得。通过所写的说明书及其权利要求以及附图中特别指出的结构，可以了解和获知本发明的目的和其他优点。
为了实现这些目的和其他优点，并且根据本发明的目的，如在本文中所体现和概括描述的，根据本发明的实施例的快速差分电平转换器，包括：第一差分放大器，差分放大脉宽调制(PWM，pulsewidth modulation)信号和反相PWM信号，并且根据放大结果输出第一差分放大电压和第二差分放大电压；以及第二差分放大器，差分放大第一差分放大电压和第二差分放大电压，并且根据放大结果将差分放大电压转换为具有位于第一电压和第二电压之间的输出范围的电压。
在本发明的另一方面中，一种自举驱动器包括：PWM信号发生器，产生PWM信号；电平转换器，通过在两级下差分放大PWM信号将PWM信号转换为自举输出电压，自举输出电压具有从第一自举电压到第二自举电压的范围，；以及上驱动器，由第一和第二自举电压偏置，该上驱动器驱动电平转换器的输出并且输出第一驱动信号，其中，电平转换器差分放大PWM信号和反相PWM信号、根据放大结果输出第一差分放大电压和第二差分放大电压、差分放大第一差分放大电压和第二差分放大电压并且根据放大结果输出自举输出电压。
根据本发明的实施例，由于电平转换器和包含该电平转换器的自举驱动器实现在两级差分放大结构中，因此它们可以稳定地控制输入输出电压、具有高增益并且实现即使在1MHz或者更高的高频下仍无失真的进行正常操作的宽带。并且，由于提供箝位(clamping)电路，因此有利于保护内部电路。
可以理解的是，本发明的上述总体描述和以下的具体描述都是示例性的和说明性的，并且旨在提供对所要求的本发明的进一步解释。
附图说明
附图(其被包含用来提供对本发明的进一步理解以及被整合到以及构建为本申请的一部分)示出了本发明的实施例并且与说明书一起用于阐述本发明的原理。在附图中：
图1是示出了一般的自举驱动器的示意图；
图2是示出了根据本发明的实施例的自举驱动器的框图；
图3是示出了图2中所示的根据本发明的实施例的快速开关电平转换器的电路图；以及
图4示出了图3中所示的快速开关电平转换器的第一放大器和第二放大器的输出波形图。
具体实施方式
现在将详细描述本发明的实施例，在附图中示出了实施例的实例。在所有可能的地方，在所有附图中使用相同的标号以表示相同或相似的部件。
图2是示出了根据本发明的实施例的自举驱动器200的框图。参照图2，自举驱动器200包括：线性稳压器210、PWM信号发生器220、快速差分电平转换器230、上驱动器240、下侧驱动器250、上开关Q1、下开关Q2、电容器C0以及自举二极管SD0。
线性稳压器210转换第一电源VIN的电压，以提供固定的内部电压VDD。PWM信号发生器220根据内部电压VDD将独立的PWM信号PS输出到第一电源VIN。
快速开关电平转换器230将具有较低电压范围的PWM信号PS转换为具有位于第一自举电压VBST和第二自举电压VSW之间的电压范围VSW～VBST的电压。
此时，快速开关电平转换器230的转换速度确定了自举驱动器200的速度和PWM信号PS的频率。
自举二极管SD0连接在第一电源VIN与快速开关电平转换器230之间，并且电容器C0连接在自举二极管SD0与输出节点N1之间。
上驱动器240由施加到自举二极管SD0的输出节点(在下文中，被称为“自举节点”)的电压(在下文中，被称为“第一自举电压VBST”)以及施加到输出节点N1的电压(在下文中，被称为“第二自举电压VSW”)来偏置，并且上驱动器240驱动快速开关电平转换器230的输出并输出第一驱动信号S1。
下侧驱动器250由内部电压VDD和第二电源电压(例如，接地电压VGND)来偏置，并且下侧驱动器250驱动PWM信号PS并输出第二驱动信号S2。
上开关Q1连接在第一电源VIN与输出节点N1之间，并且响应于第一驱动信号S1打开或关闭。下开关Q2连接在第二电源VGND与输出节点N1之间，并且响应于第二驱动信号S2打开或关闭。
图3示出了如图2中所示的根据本发明的实施例的快速开关电平转换器230的电路图。参照图2和图3，快速开关电平转换器230包括：第一差分放大器310和第二差分放大器320。
第一差分放大器310差分放大PWM信号PS和反相PWM信号PS_B，并且输出第一差分放大电压Sa和第二差分放大电压Sb。
第一差分放大器310包括：反相器INV1、一对第一差分晶体管M0和M1、偏置电阻器R0、第一内压保护电阻器R1、第二内压保护电阻器R2、第一负载晶体管M2、第二负载晶体管M3、第一箝位二极管D1以及第二箝位二极管D2。
反相器INV1反相PWM信号PS，并且输出反相的PWM信号PS_B。
一对第一差分晶体管M0和M1，使用PWM信号PS作为第一输入并且使用反相器INV1的输出(即，反相的PWM信号PS_B)作为第二输入。例如，PWM信号PS被输入到第一差分晶体管M1的栅极，并且反相的PWM信号PS_B被输入到第一差分晶体管M0的栅极。
偏置电阻器R0连接在一对第一差分晶体管M0和M1的尾部(tail)Ta与第二电源(例如，接地电源)之间。在这种情况下，尾部Ta表示一对第一差分晶体管M0和M1的每个源极的连接节点。
第一内压保护电阻器R1连接在一对第一差分晶体管M0和M1的第一输出端312与第二节点N2之间，以及第二内压保护电阻器R2连接在一对第一差分晶体管M0和M1的第二输出端314与第三节点N3之间。例如，第一内压保护电阻器R1连接在第一差分晶体管M0的漏极312与第二节点N2之间，以及第二内压保护电阻器R2连接在第一差分晶体管M1的漏极314与第三节点N3之间。
第一负载晶体管M2连接在第二节点N2与自举节点之间，并且包括连接到第三节点N3的栅极。第二负载晶体管M3连接在第三节点N3与自举节点之间，并且包括连接到第二节点N2的栅极。
第一箝位二极管D1以从自举节点到第二节点N2的正向方向(forward direction)连接在自举节点与第二节点N2之间。第二箝位二极管D2以从自举节点到第三节点N3的正向方向连接在自举节点与第三节点N3之间。
施加到第二节点N2的电压将被称为第一差分放大电压Sa，并且施加到第三节点N3的电压将被称为第二差分放大电压Sb。
通过第一箝位二极管D1和第二箝位二极管D2的箝位操作，第一差分放大电压Sa和第二差分放大电压Sb被从自举电压VBST箝位到确定的电压。
可以通过第一箝位二极管D1和第二箝位二极管D2的箝位操作来保护以下将描述的一对第二差分晶体管M4和M5的栅极氧化层。
并且，第一和第二内压保护电阻器R1和R2保护第一和第二负载晶体管的栅极氧化层在电路的初始条件或开关的过程中免于发生电流峰值。
与图3不同的是，可以省略第一和第二内压保护电阻器R1和R2或者第一和第二箝位二极管D1和D2。
第二差分放大器320差分放大第一差分放大电压Sa和第二差分放大电压Sb，并且输出放大结果。第二差分放大器320包括一对第二差分晶体管M4和M5、第三负载晶体管M6、第四负载晶体管M7以及第二反相器INV2。
一对第二差分晶体管M4和M5使用第一差分放大电压Sa作为第一输入以及使用第二差分放大电压Sb作为第二输入。
一对第二差分晶体管M4和M5的尾部连接到自举节点，并且一对第二差分晶体管M4和M5的输出端中的每一个连接到第四节点N4和第五节点N5中的相应一个节点。
例如，第二差分晶体管M4连接在自举节点与第四节点N4之间，并且包括连接到第二节点N2的栅极。第二差分晶体管M5连接在自举节点与第五节点N5之间，并且包括连接到第三节点N3的栅极。
第三差分晶体管M6连接在第四节点N4与输出节点N1之间，并且包括连接到第五节点N5的栅极。第四差分晶体管M7连接在第五节点N5与输出节点N1之间，并且包括连接到第四节点N4的栅极。
第二反相器INV2由第一自举电压VBST和第二自举电压VSW来偏置，反相第四节点N4的电压，并且输出反相的电压SD。
图4示出了图3中所示的快速开关电平转换器的第一放大器310和第二放大器320的输出波形图。参照图4，一对第二差分晶体管M4和M5将第一放大器310输出的差分放大电压Sa和Sb转换为具有位于第一自举电压VBST和第二自举电压VSW之间的输出范围的电压。由第二反相器INV2在单端模式下输出单个的最终PWM信号SD。
由于图1中所示的一般的电平转换器使用共源型单个晶体管Q1，因此限制了输出电压的范围。虽然增益较高，而带宽较窄，从而在PWN信号的具有高尖(high edge)的频率处发生失真。由此，一般的电平转换器只能用于300KHz或者更低的低频。
然而，由于根据图3中所示的本发明的实施例的电平转换器在两级差分放大结构中实现，因此其具有与图1中所示的一般的电平转换器相同或者更高的增益，并且实现了能够在甚至1MHz或者更高的高频下无失真的正常操作的带宽。
显而易见，本领域技术人员在不脱离本发明的精神和范围的情况下，可以进行各种修改及变型。因此，本发明旨在含盖对本发明的修改和变型，其在所附权利要求及其等同替换的范围内。

Claims (10)

1.一种电平转换器，包括：
第一差分放大器，差分放大脉宽调制(PWM)信号和反相PWN信号，并且根据放大结果输出第一差分放大电压和第二差分放大电压；以及
第二差分放大器，差分放大所述第一差分放大电压和所述第二差分放大电压，并且根据放大结果将所述差分放大电压转换为具有位于所述第一电压和所述第二电压之间的输出范围的电压。
2.根据权利要求1所述的电平转换器，其中，所述第一差分放大器包括：
一对第一差分晶体管，所述PWM信号和所述反相PWM信号被差分输入到所述一对第一差分晶体管；
负载部分，连接在第一电源和所述一对第一差分晶体管的输出端之间，箝位所述第一差分晶体管的输出以达到确定的电压。
3.根据权利要求1所述的电平转换器，其中，所述第一差分放大器包括：
一对第一差分晶体管，所述PWM信号和所述反相PWM信号被差分输入到所述一对第一差分晶体管；
偏置电阻器，连接在所述一对第一差分晶体管的尾部和接地电源之间；
第一负载晶体管，连接在所述一对差分晶体管的输出端的第一输出端和第一自举电源之间，所述第一负载晶体管包括连接到所述一对差分晶体管的所述输出端的第二输出端的栅极；以及
第二负载晶体管，连接在所述第一自举电源与所述第二输出端之间，所述第二负载晶体管包括连接到所述第一输出端的栅极。
4.根据权利要求1所述的电平转换器，其中，所述第一差分放大器包括：
一对第一差分晶体管，所述PWM信号和所述反相PWM信号被差分输入到所述一对第一差分晶体管；
偏置电阻器，连接在所述一对第一差分晶体管的尾部与接地电源之间；
第一内压保护电阻器，连接在所述一对第一差分晶体管的第一输出端与第一节点之间；
第二内压保护电阻器，连接在所述一对第一差分晶体管的第二输出端与第二节点之间；
第一负载晶体管，连接在所述第一节点与所述第一自举电源之间，所述第一负载晶体管包括连接到所述第二节点的栅极；以及
第二负载晶体管，连接在所述第二节点与所述第一自举电源之间，所述第二负载晶体管包括连接到所述第一节点的栅极。
5.根据权利要求4所述的电平转换器，其中，所述第一差分放大器包括：
第一箝位二极管，以从所述第一自举电源到所述第一节点的正向方向连接在所述第一电源与所述第一节点之间；以及
第二箝位二极管，以从所述第一自举电源到所述第二节点的正向方向连接在所述第一电源与所述第二节点之间。
6.根据权利要求5所述的电平转换器，其中，所述第二差分放大器包括：
一对第二差分晶体管，所述第一差分放大电压和所述第二差分放大电压被差分输入到所述一对第二差分晶体管，所述一对第二差分晶体管包括连接到所述第一自举电源的尾部；
第三负载晶体管，连接在所述一对第二差分晶体管的输出端的第一输出端与第二自举电源之间，所述第三负载晶体管包括连接到所述一对第二差分晶体管的所述输出端的第二输出端的栅极；以及
第四负载晶体管，连接在所述第二输出端与所述第二自举电源之间，所述第四负载晶体管包括连接到所述第一输出端的栅极。
7.根据权利要求6所述的电平转换器，其中，所述一对第二差分放大器中的一个包括连接到所述第一节点的栅极，并且所述一对第二差分放大器中的另一个包括连接到所述第二节点的栅极。
8.一种自举驱动器，包括：
PWM信号发生器，产生PWM信号；
电平转换器，通过在两级下差分放大所述PWM信号将所述PWM信号转换为自举输出电压，所述自举输出电压具有从第一自举电压到第二自举电压的电压范围；以及
上驱动器，通过所述第一和所述第二自举电压而被偏置，所述上驱动器驱动所述电平转换器的输出并且输出第一驱动信号，
其中，所述电平转换器差分放大所述PWM信号和所述反相PWM信号，根据放大结果输出第一差分放大电压和第二差分放大电压，差分放大所述第一差分放大电压和所述第二差分放大电压，并且根据放大结果输出所述自举输出电压。
9.根据权利要求8所述的自举驱动器，其中，所述电平转换器包括：
第一差分放大器，差分放大所述PWM信号和所述反相PWM信号，并且根据所述放大结果输出所述第一差分放大电压和所述第二差分放大电压；
第二差分放大器，差分放大所述第一差分放大电压和所述第二差分放大电压，并且根据所述放大结果输出具有位于第一电压和第二电压之间的输出范围的所述自举输出电压。
10.根据权利要求9所述的自举驱动器，其中，所述第一差分放大器包括：
一对第一差分晶体管，所述PWM信号和所述反相PWM信号被差分输入到所述一对第一差分晶体管；以及
负载部分，连接在第一电源与所述一对第一差分晶体管的输出端之间，箝位所述第一差分晶体管的输出以达到确定电压。
CN200910266058A 2008-12-30 2009-12-30 快速差分电平转换器及包含该电平转换器的自举驱动器 Pending CN101771345A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080136655A KR101606400B1 (ko) 2008-12-30 2008-12-30 고속 차동 레벨 쉬프터 및 이를 포함하는 부트스트랩 드라이버
KR10-2008-0136655 2008-12-30

Publications (1)

Publication Number Publication Date
CN101771345A true CN101771345A (zh) 2010-07-07

Family

ID=42284122

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910266058A Pending CN101771345A (zh) 2008-12-30 2009-12-30 快速差分电平转换器及包含该电平转换器的自举驱动器

Country Status (4)

Country Link
US (1) US8054123B2 (zh)
KR (1) KR101606400B1 (zh)
CN (1) CN101771345A (zh)
TW (1) TW201025862A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101944847A (zh) * 2010-09-07 2011-01-12 思瑞浦(苏州)微电子有限公司 一种自举开关电路
WO2017190652A1 (en) * 2016-05-04 2017-11-09 The Hong Kong University Of Science And Technology Power device with integrated gate driver
CN109245730A (zh) * 2018-08-21 2019-01-18 中国科学院微电子研究所 开关功率放大器和数字发射机
CN109412578A (zh) * 2018-12-27 2019-03-01 深圳讯达微电子科技有限公司 一种高速离线驱动器中的电平转换器
CN113433998A (zh) * 2021-07-06 2021-09-24 西安电子科技大学芜湖研究院 一种功率驱动器

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5018866B2 (ja) * 2009-11-19 2012-09-05 サンケン電気株式会社 レベルシフト回路及びスイッチング電源装置
JP5545045B2 (ja) * 2010-06-04 2014-07-09 富士電機株式会社 コンパレータ回路
KR101159679B1 (ko) * 2010-09-08 2012-06-26 에스케이하이닉스 주식회사 레벨 쉬프터
WO2013095500A1 (en) * 2011-12-22 2013-06-27 Intel Corporation High-voltage level-shifter
TWI458244B (zh) * 2012-01-19 2014-10-21 Anpec Electronics Corp 軟式切換驅動電路
US20130300486A1 (en) * 2012-05-11 2013-11-14 Conexant Systems, Inc. Reduced delay level shifter
KR101531887B1 (ko) * 2013-11-27 2015-06-26 주식회사 동부하이텍 네거티브 레벨 쉬프터
KR101625456B1 (ko) * 2014-04-09 2016-06-13 주식회사 동부하이텍 게이트 드라이버 및 이를 포함하는 표시 장치
US9571075B1 (en) * 2015-02-17 2017-02-14 Altera Corporation Input voltage clamp with signal splitting and cross-over capabilities
WO2017069963A1 (en) * 2015-10-20 2017-04-27 Analog Devices Global Balancing sense amplifier for ethernet transceiver
US10141845B2 (en) * 2016-04-13 2018-11-27 Texas Instruments Incorporated DC-DC converter and control circuit with low-power clocked comparator referenced to switching node for zero voltage switching
US10177658B2 (en) 2016-04-14 2019-01-08 Texas Instruments Incorporated Methods and apparatus for adaptive timing for zero voltage transition power converters
US10141846B2 (en) 2016-04-15 2018-11-27 Texas Instruments Incorporated Methods and apparatus for adaptive timing for zero voltage transition power converters
TWI663821B (zh) * 2018-01-11 2019-06-21 晶豪科技股份有限公司 自舉式電路以及使用該自舉式電路之關聯的直流轉直流轉換器
US10523183B2 (en) 2018-01-31 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Dynamic high voltage (HV) level shifter with temperature compensation for high-side gate driver
US10840797B2 (en) 2018-11-26 2020-11-17 Texas Instruments Incorporated Load release detection circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559464A (en) * 1993-07-06 1996-09-24 Seiko Epson Corporation Signal voltage level conversion circuit and output buffer circuit
US6429700B1 (en) * 2001-04-17 2002-08-06 International Business Machines Corporation Driver circuit with output common mode voltage control
US20080106246A1 (en) * 2004-01-29 2008-05-08 Dwarakanath Mirmira R Driver for a Power Converter and a Method of Driving a Switch Thereof
US20080164931A1 (en) * 2006-11-22 2008-07-10 Freescale Semiconductor, Inc. Level shifter circuit
US20080238525A1 (en) * 2007-03-28 2008-10-02 Marco Flaibani High Speed Level Shifter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559464A (en) * 1993-07-06 1996-09-24 Seiko Epson Corporation Signal voltage level conversion circuit and output buffer circuit
US6429700B1 (en) * 2001-04-17 2002-08-06 International Business Machines Corporation Driver circuit with output common mode voltage control
US20080106246A1 (en) * 2004-01-29 2008-05-08 Dwarakanath Mirmira R Driver for a Power Converter and a Method of Driving a Switch Thereof
US20080164931A1 (en) * 2006-11-22 2008-07-10 Freescale Semiconductor, Inc. Level shifter circuit
US20080238525A1 (en) * 2007-03-28 2008-10-02 Marco Flaibani High Speed Level Shifter

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101944847A (zh) * 2010-09-07 2011-01-12 思瑞浦(苏州)微电子有限公司 一种自举开关电路
CN101944847B (zh) * 2010-09-07 2013-03-20 思瑞浦微电子科技（苏州）有限公司 一种自举开关电路
WO2017190652A1 (en) * 2016-05-04 2017-11-09 The Hong Kong University Of Science And Technology Power device with integrated gate driver
US10404251B2 (en) 2016-05-04 2019-09-03 The Hong Kong University Of Science And Technology Power device with integrated gate driver
CN109245730A (zh) * 2018-08-21 2019-01-18 中国科学院微电子研究所 开关功率放大器和数字发射机
CN109412578A (zh) * 2018-12-27 2019-03-01 深圳讯达微电子科技有限公司 一种高速离线驱动器中的电平转换器
CN109412578B (zh) * 2018-12-27 2023-10-03 深圳讯达微电子科技有限公司 一种高速离线驱动器中的电平转换器
CN113433998A (zh) * 2021-07-06 2021-09-24 西安电子科技大学芜湖研究院 一种功率驱动器
CN113433998B (zh) * 2021-07-06 2022-06-24 西安电子科技大学芜湖研究院 一种功率驱动器

Also Published As

Publication number Publication date
US8054123B2 (en) 2011-11-08
KR20100078400A (ko) 2010-07-08
US20100164593A1 (en) 2010-07-01
TW201025862A (en) 2010-07-01
KR101606400B1 (ko) 2016-03-25

Similar Documents

Publication Publication Date Title
CN101771345A (zh) 快速差分电平转换器及包含该电平转换器的自举驱动器
CN100594666C (zh) 能够减少电流消耗的差分放大器电路
US6424219B1 (en) Operational amplifier
US7382195B2 (en) Power supply device for driving an amplifier
JP5106186B2 (ja) ドライバ回路
CN101573869B (zh) 电压切换电路
KR970063901A (ko) 연산증폭회로
US8466743B2 (en) Ground-referenced common-mode amplifier circuit and related method
KR960025728A (ko) 반도체 기억 장치
US20090212866A1 (en) Class ab amplifier
KR950001767A (ko) 반도체집적회로의 데이타 입출력선 센싱회로
JP2010206545A (ja) 高効率増幅器および増幅方法
JP2009060361A (ja) Ｄ級増幅回路
JP4351882B2 (ja) デジタル電力増幅器
US20020017927A1 (en) Data output circuit having first and second sense amplifiers
KR100865533B1 (ko) 데이터를 수신하는 집적 회로
KR19990088624A (ko) 고속샘플홀드어플리케이션을위한저전압버퍼증폭기
US6812774B2 (en) Method and apparatus for generating a high voltage
JP3609185B2 (ja) 信号発生回路及びこれを用いたテストモード設定方法
CN102355204A (zh) 一种音频功放自动切换电路及功放芯片
JP2018174380A (ja) 信号増幅器
JP3988555B2 (ja) Ｄ級増幅器
US20120002492A1 (en) Data transfer circuit of semiconductor apparatus
KR100355089B1 (ko) 전원 회로
US6744279B2 (en) Data register with integrated signal level conversion

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100707