KR950001767A - 반도체집적회로의 데이타 입출력선 센싱회로 - Google Patents

반도체집적회로의 데이타 입출력선 센싱회로 Download PDF

Info

Publication number
KR950001767A
KR950001767A KR1019930010143A KR930010143A KR950001767A KR 950001767 A KR950001767 A KR 950001767A KR 1019930010143 A KR1019930010143 A KR 1019930010143A KR 930010143 A KR930010143 A KR 930010143A KR 950001767 A KR950001767 A KR 950001767A
Authority
KR
South Korea
Prior art keywords
output
data input
cmos inverter
sensing
output line
Prior art date
Application number
KR1019930010143A
Other languages
English (en)
Other versions
KR960001860B1 (ko
Inventor
이종훈
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019930010143A priority Critical patent/KR960001860B1/ko
Priority to JP6122276A priority patent/JPH06349274A/ja
Priority to US08/254,587 priority patent/US5506522A/en
Publication of KR950001767A publication Critical patent/KR950001767A/ko
Application granted granted Critical
Publication of KR960001860B1 publication Critical patent/KR960001860B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit

Landscapes

  • Static Random-Access Memory (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 반도체집적회로에서 특히 메모리쎌로부터 독출되는 데이타를 데이타 출력버퍼와의 전송을 담당함과 동시에 이를 전압증폭하는 데이타 입출력선 센싱회로에 관한 것으로, 본 발명은 메모리쎌이 저장된 쎌어레이로부터 독출되는 데이타가 실리는 적어도 한쌍의 데이타 입출력선을 가지는 반도체집적회로에 있어서, 상기 한쌍의 데이타 입출력선중 하나에 연결되고 출력이 상기 한쌍의 데이타 입출력선중 다른 하나에 래치접속되는 제 1 씨모오스인버터와, 상기 제 1 씨모오스인버터의 소오스접속측과 소오스전원 사이에 접속되고 소정의 센싱제어신호에 의해 센싱동작시에만 도통동작하는 제 1 스위칭수단과, 상기 제 1 씨모오스인버터의 출력에 연결되고 출력이 상기 한쌍의 데이타 입출력선에 래치접속되는 제 2 씨모오스인버터와, 상기 제 2씨모오스인버터의 소오스접속측과 소오스전원 사이에 접속되고 상기 센싱제어신호에 의해 센싱동작시에만 도통동작하는 제 2 스위칭수단을 구비하는 데이타 입출력선 센싱회로를 개시하고 있다. 이로부터 본 발명은 쎌어레이로부터 독출된 데이타를 한번의 차동증폭과정과, 이 이후의 래치센싱 과정을 통해 전압증폭시키는 데이타 입출력선 센싱회로를 제공하므로서, 고속의 데이타 센싱동작을 수행함과 동시에 저전류소비가 만족되는 잇점이 있다. 또한 래치센싱동작을 통해 안정한 출력동작을 보장하게 되는 바, 반도체집적회로의 안정한 동작특성을 향상시키는 효과가 있다.

Description

반도체집적회로의 데이타 입출력선 센싱회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2 도는 본 발명에 따른 데이타 입출력선 센싱회로의 실시예를 보여주는 회로도, 제 3 도는 본 발명에 따른 데이타 입출력선 센싱회로의 센싱동작시의 특성를 보여주는 동작타이밍도이다.

Claims (5)

  1. 메모리셀이 저장된 쎌어레이로부터 독출되는 데이타가 실리는 적어도 한쌍의 데이타 입출력선을 가지는 반도체집적회로에 있어서, 상기 한쌍의 데이타 입출력선중 하나에 연결되고 출력이 상기 한쌍의 데이타입출력선중 다른 하나에 래치접속되는 제 1 씨모오스인버터와, 상기 제 1 씨모오스인버터의 소오스접속측과 소오스전원 사이에 접속되고 소정의 센싱제어신호에 의해 센싱동작시에만 도통동작하는 제 1 스위칭수단과, 상기 제 1 씨모오스인버터의 출력에 연결되고 출력이 상기 한쌍의 데이타 입출력선에 래치접속되는 제 2 씨모오스인버터와, 상기 제 2 씨모오스인버터의 소오스접속측과 소오스전원 사이에 접속되고 상기 센싱제어신호에 의해 센싱동작시에만 도통동작하는 제 2 스위칭수단을 구비함을 특징으로 하는 데이타 입출력선 센싱회로.
  2. 제 1 항에 있어서, 상기 제 1 스위칭수단이, 상기 센싱제어신호의 반전신호에 게이트 접속되고 상기 제1 씨모오스인버터와 전원공급전압단자 사이에 채널이 접속되는 피모오스트랜지스터와, 상기 센싱제어신호에 게이트접속되고 상기 제 1 씨모오스인버터와 접지전압단자 사이에 채널이 접속되는 엔모오스트랜지스터로 이루어짐을 특징으로 하는 데이타 입출력선 센싱회로.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 제 2 스위칭수단이, 상기 센싱제어신호의 반전신호에 게이트접속되고 상기 제 2 씨모오스인버터와 전원공급전압단자 사이에 채널이 접속되는 피모오스트랜지스터와, 상기 센싱제어신호에 게이트접속되고 상기 제 2 씨모오스인버터와 접지전압단자 사이에 채널이 접속되는 엔모오스트랜지스터로 이루어짐을 특징으로 하는 데이타 입출력선 센싱회로.
  4. 메모리쎌이 저장된 쎌어레이로부터 독출되는 데이타가 실리는 적어도 한쌍의 데이타 입출력선을 가지는 반도체집적회로에 있어서, 소정의 센싱제어신호에 의해 동작되고 상기 한쌍의 데이타 입출력선에 연결되는 차동증폭회로부와, 상기 센싱제어신호에 의해 구동되어 상기 차동증폭회로부의 출력라인에 선충전전압을 공급하는 선충전회로부와, 상기 차동증폭회로부의 출력라인에 연결되고 상기 센싱제어신호에 의해 구동되는 래치센스회로와, 상기 래치센스회로의 출력라인에 연결되는 출력드라이버회로를 구비함을 특징으로 하는 데이타 입출력선 센싱회로.
  5. 제 4 항에 있어서, 상기 래치센스회로가, 상기 차동증폭회로부의 출력라인중 제 1 출력라인에 연결되고 출력이 상기 차동증폭회로부의 출력라인중 제 2 출력라인에 래치접속되는 제 1 씨모오스인버터와, 상기 제 1씨모오스인버터의 소오스접속측과 소오스전원 사이에 접속되고 상기 센싱제어신호에 의해 센싱동작시에만 도통동작하는 제 1 스위칭수단과, 상기 제 1 씨모오스인버터의 출력에 연결되고 출력이 상기 차동증폭회로부의 제 1 출력라인에 래치접속되는 제 2 씨모오스인버터와, 상기 제 2 씨모오스인버터의 소오스접속측과 소오스전원 사이에 접속되고 상기 센싱제어신호에 의해 센싱동작시에만 도통동작하는 제 2 스위칭수단으로 이루어짐을 특징으로 하는 데이타 입출력선 센싱회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930010143A 1993-06-05 1993-06-05 반도체집적회로의 데이타 입출력선 센싱회로 KR960001860B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019930010143A KR960001860B1 (ko) 1993-06-05 1993-06-05 반도체집적회로의 데이타 입출력선 센싱회로
JP6122276A JPH06349274A (ja) 1993-06-05 1994-06-03 半導体集積回路のデータ入出力線センシング回路
US08/254,587 US5506522A (en) 1993-06-05 1994-06-06 Data input/output line sensing circuit of a semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930010143A KR960001860B1 (ko) 1993-06-05 1993-06-05 반도체집적회로의 데이타 입출력선 센싱회로

Publications (2)

Publication Number Publication Date
KR950001767A true KR950001767A (ko) 1995-01-03
KR960001860B1 KR960001860B1 (ko) 1996-02-06

Family

ID=19356841

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930010143A KR960001860B1 (ko) 1993-06-05 1993-06-05 반도체집적회로의 데이타 입출력선 센싱회로

Country Status (3)

Country Link
US (1) US5506522A (ko)
JP (1) JPH06349274A (ko)
KR (1) KR960001860B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100383000B1 (ko) * 1996-10-31 2003-07-22 주식회사 하이닉스반도체 반도체 메모리소자의 저전압 고속 센싱회로
KR100728568B1 (ko) * 2005-12-28 2007-06-15 주식회사 하이닉스반도체 반도체 메모리 장치의 데이터 입출력 회로

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883491A (ja) * 1994-09-13 1996-03-26 Mitsubishi Denki Eng Kk データ読出回路
JP2727994B2 (ja) * 1994-12-28 1998-03-18 日本電気株式会社 半導体集積回路
JP3643421B2 (ja) * 1996-01-29 2005-04-27 富士通株式会社 出力回路
JP4032448B2 (ja) * 1997-03-31 2008-01-16 ソニー株式会社 データ判定回路
US6002275A (en) * 1998-02-02 1999-12-14 International Business Machines Corporation Single ended read write drive for memory
JPH11260057A (ja) * 1998-03-13 1999-09-24 Nec Corp 半導体記憶装置
JPH11330937A (ja) * 1998-05-13 1999-11-30 Rohm Co Ltd 信号伝達装置
KR100365562B1 (ko) * 1998-12-30 2003-02-20 주식회사 하이닉스반도체 반도체 기억소자의 테스트회로
US6282138B1 (en) * 1999-02-25 2001-08-28 Micron Technology, Inc. Latched sense amplifier with tri-state outputs
FR2823362B1 (fr) * 2001-04-06 2005-03-11 St Microelectronics Sa Dispositif de lecture de cellules memoire
JP4790993B2 (ja) * 2004-03-02 2011-10-12 パナソニック株式会社 半導体記憶装置
KR100930384B1 (ko) * 2007-06-25 2009-12-08 주식회사 하이닉스반도체 입/출력라인 감지증폭기 및 이를 이용한 반도체 메모리장치
US9378789B2 (en) * 2014-09-26 2016-06-28 Qualcomm Incorporated Voltage level shifted self-clocked write assistance

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4354257A (en) * 1980-05-23 1982-10-12 Fairchild Camera And Instrument Corporation Sense amplifier for CCD memory
US5029136A (en) * 1987-11-25 1991-07-02 Texas Instruments Incorporated High-speed DRAM sense amp with high noise immunity
JPH0727717B2 (ja) * 1988-07-13 1995-03-29 株式会社東芝 センス回路
US4932002A (en) * 1988-09-30 1990-06-05 Texas Instruments, Incorporated Bit line latch sense amp
US5231319A (en) * 1991-08-22 1993-07-27 Ncr Corporation Voltage variable delay circuit
US5311070A (en) * 1992-06-26 1994-05-10 Harris Corporation Seu-immune latch for gate array, standard cell, and other asic applications
US5334890A (en) * 1992-10-30 1994-08-02 United Memories, Inc. Sense amplifier clock driver

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100383000B1 (ko) * 1996-10-31 2003-07-22 주식회사 하이닉스반도체 반도체 메모리소자의 저전압 고속 센싱회로
KR100728568B1 (ko) * 2005-12-28 2007-06-15 주식회사 하이닉스반도체 반도체 메모리 장치의 데이터 입출력 회로

Also Published As

Publication number Publication date
JPH06349274A (ja) 1994-12-22
KR960001860B1 (ko) 1996-02-06
US5506522A (en) 1996-04-09

Similar Documents

Publication Publication Date Title
KR950001767A (ko) 반도체집적회로의 데이타 입출력선 센싱회로
KR930008859A (ko) 직류 전류를 제거한 데이타 출력 버퍼
KR940012398A (ko) 집적회로 메모리용 감지 증폭기, 집적회로 메모리 및 집적회로 메모리 감지 증폭기 작동 방법
KR0146387B1 (ko) 플립플롭형 증폭 회로
KR950004534A (ko) 레벨 쉬프터
KR970051131A (ko) 반도체 메모리의 센스 앰프 출력 제어 회로
KR960030248A (ko) 센스 증폭기
KR950004527A (ko) 반도체 메모리 장치
KR950022107A (ko) 출력 트랜지스터에 연결된 게이트 전류 제어 트랜지스터의 게이트 전압제어 회로를 갖는 출력 버퍼 회로
KR960038997A (ko) 반도체 메모리장치의 전류센스앰프회로
KR100257911B1 (ko) 반도체 기억장치
US6885222B2 (en) High-speed cross-coupled sense amplifier
KR940009245B1 (ko) 다이내믹 ram의 판독회로
KR970069467A (ko) 페이지 액세스 모드를 갖는 단일-칩 메모리 시스템
US20020048207A1 (en) Data bus sense amplifier circuit
KR950001773A (ko) 반도체 메모리 장치
KR100265261B1 (ko) 반도체 기억장치
KR960012725A (ko) 반도체 메모리 장치의 출력 버퍼 회로용 제어 회로
KR960035636A (ko) 전류증폭형 센스 증폭기
JP2693970B2 (ja) 半導体集積回路
KR100291188B1 (ko) 반도체 메모리장치의 센스앰프
KR100226480B1 (ko) 데이타 출력 회로
KR950003388Y1 (ko) 반도체 메모리회로
KR940006659Y1 (ko) 부트 스트랩핑 데이타 출력회로
KR960035638A (ko) 감지 증폭기용 구동전압 발생기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120131

Year of fee payment: 17

EXPY Expiration of term