CN113783563B - 一种负电压低漏电流开关电路 - Google Patents
一种负电压低漏电流开关电路 Download PDFInfo
- Publication number
- CN113783563B CN113783563B CN202111281594.4A CN202111281594A CN113783563B CN 113783563 B CN113783563 B CN 113783563B CN 202111281594 A CN202111281594 A CN 202111281594A CN 113783563 B CN113783563 B CN 113783563B
- Authority
- CN
- China
- Prior art keywords
- mos transistor
- mos
- drain
- voltage
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
- H03K17/04206—Modifications for accelerating switching by feedback from the output circuit to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0081—Power supply means, e.g. to the switch driver
Abstract
本发明公开了一种负电压低漏电流开关电路,包括负电压产生电路、共模电压VCM+电源电压VDD高压产生电路,通过对电容进行有逻辑时序的开关充电、放电操作来产生MOS管所需要的关断/开启电压。本发明能在负电压环境中工作,还可以在需要关断条件下产生负电压来产生更高关断电阻,产生更低的漏电;且在需要导通条件下给栅极加压产生更低的导通电阻,且不存在死区区间,从而可以工作在更高的开关切换频率下。
Description
技术领域
本发明涉及集成电路技术领域,具体的说,是一种负电压低漏电流开关电路。
背景技术
数模转换器(ADC)作为模拟世界和数字世界的沟通的桥梁,几乎存在于所有的电子芯片当中。近年来,随着无线局域网系统(WLAN)、物联网、蓝牙(BLE)的快速发展以及手机、笔记本等便携式电子设备的出现,不仅对精度和速度提出了更高的要求,而且对模数转换器长时间的续航能力提出了更高的要求。
目前在物联网、蓝牙(BLE)芯片当中应用最多的模数转换器架构是逐次比较模数转化器(SAR_ADC),目前SAR_ADC具有功耗低、面积小的优点,逐渐成为各种应用方案中最优的选择。SAR_ADC基本原理主要分为采样阶段和量化阶段,在采样阶段中,通过采样时钟来对模拟信号进行采样,实现信号在时间域内的离散化;在比较阶段也是通过时钟(不同的时钟沿)来比较采样的输入信号和参考电压的大小,并将比较的结果通过DAC(数模转换器)来让输入信号和参考电压逐次逼近,最终达到量化的结果。由于对速度、低功耗的需求越来强烈,近年来,异步的SAR_ADC相比同步的SAR_ADC在通信芯片领域得到了更大的应用空间。在SAR_ADC开关结构中,具有耗能低、共模电压恒定、失调电压小等优点的VCM-based开关时序得到了广泛的应用,该结构的主要特点就是在SAR_ADC采样时,正负端的采样电容的上极板均接到共模电压(VCM)上,并且希望导通电阻越小越好,在转换时,上极板又须跟VCM电压完全断开,不能存在电荷泄漏的情况,在一些低速高精度应用中,由于转换时间较长,VCM开关的轻微电荷泄漏,则会出现量化误差,致使精度大幅降低。
MOS管做的常规开关如图1,在保持阶段NMOS栅极为低,开关关掉,正负端电容的上极板VP、VN跟VCM断开,但是由于在转换期间电容极板上的电压在大幅变化并且可能接近于0V电压,甚至低于0V电压,在这个时候关断电阻不是无限大,会造成VP、VN通PN节向衬底进行轻微漏电,会造成采样保持的总电荷量发生泄漏,如果转换时间比较长,导致精度大幅降低。
发明内容
本发明的目的在于提供一种负电压低漏电流开关电路,用于解决现有技术中常规NMOS开关管在采样后的保持阶段采样电容上的电荷通过该开关进行轻微漏电,导致精度降低的问题。
本发明通过下述技术方案解决上述问题:
一种负电压低漏电流开关电路,主要包括负压产生电路、VCM+VDD高压产生电路,通过对电容进行有逻辑时序的开关充电、放电操作来产生所需要的关断开启电压,具体包括第一反向器和第二反相器,所述第一反相器的输入端连接外部输入信号,第一反相器的输出端连接所述第二反向器的输入端和MOS管PM1、MOS管NM1、MOS管NM3、MOS管PM2、MOS管PM3、MOS管NM4以及MOS管NM5的栅极;
第二反向器的输出端连接电容C1的第一端,所述电容C1的第二端连接所述MOS管NM1的源极以及所述MOS管NM4的衬底,电容C1的第二端还连接MOS管NM2的漏极以及MOS管NM6、MOS管NM7、MOS管NM8和MOS管NM9的衬底;MOS管NM1的源极与衬底相连,所述MOS管NM2的漏极与衬底相连,MOS管NM2的源极接地;
所述MOS管PM1的衬底与源极相连并连接电源电压VDD,MOS管PM1的漏极与MOS管NM1的漏极、MOS管NM2的栅极、MOS管NM4的源极、MOS管NM7的源极、MOS管NM8的漏极以及MOS管NM9的漏极共同连接并作为开关电路的一个输出端;
所述MOS管NM6的漏极和MOS管NM9的源极连接共模电压VCM,MOS管NM6的源极、MOS管NM8的源极和MOS管NM7的漏极共同连接并作为开关电路的另一个输出端;MOS管NM6、MOS管NM7、MOS管NM8和MOS管NM9的栅极共同连接并与所述MOS管PM3的漏极以及MOS管NM4的漏极连接;MOS管PM3的源极与衬底相连并连接电容C2的第一端和所述MOS管NM3的源极,MOS管NM3的漏极连接共模电压VCM,MOS管NM3的衬底接地;
所述电容C2的第二端连接所述MOS管PM2的漏极和所述MOS管NM5的漏极;MOS管PM2的源极和衬底相连并连接电源电压VDD,MOS管NM5的源极和衬底相连,MOS管NM5的源极接地;
所述MOS管NM1、MOS管NM2、MOS管NM4、MOS管NM6、MOS管NM7、MOS管NM8、MOS管NM9均为带深N阱的MOS管。
工作原理:
在开关电路需要打开阶段,第一反相器的输入端输入高电平,电路对电容C1进行充电操作,并且MOS管NM2将MOS管NM6、MOS管NM7、MOS管NM8和MOS管NM9的衬底电压拉到低电平,电容C2将MOS管PM3的漏极、MOS管NM4的漏极、MOS管NM6的栅极、MOS管NM7的栅极、MOS管NM8的栅极和MOS管NM9的栅极的电压抬高到VDD+VCM,MOS管NM6、MOS管NM7、MOS管NM8、MOS管NM9这四个MOS管导通,并且其栅源极电压VGS均为VDD,此时开关电路的两个输出端均接到VCM电压端,此时MOS管导通电阻最小,且不存在死区区间,从而可以工作在更高的开关切换频率下。
在开关电路需要关断时,第一反相器的输入端输入低电平,经过第一反相器反向后MOS管NM4管导通,MOS管PM3截止,此时MOS管PM3的漏极、MOS管NM4的漏极、MOS管NM6的栅极、MOS管NM7的栅极、MOS管NM8的栅极和MOS管NM9的栅极的电压大小来自MOS管NM4的源极电压(负电压),此时,MOS管NM6、MOS管NM7、MOS管NM8、MOS管NM9的栅极电压均为负电压,且MOS管NM6、MOS管NM7、MOS管NM8、MOS管NM9的衬底电压也是负值,由CMOS工艺特性可以知道此时这四个MOS管的关断电阻是很大的,实现通过产生负电压来产生更高关断电阻,实现更低的漏电流。
本发明与现有技术相比,具有以下优点及有益效果:
本发明能在负电压环境中工作,还可以在需要关断条件下产生负电压来产生更高关断电阻,产生更低的漏电;且在需要导通条件下给栅极加压产生更低的导通电阻,且不存在死区区间,从而可以工作在更高的开关切换频率下。
附图说明
图1为常规MOS管开关电路图;
图2为本发明的电路图;
图3为标准CMOS工艺下深N阱(DNW)中的NMOS管物理剖面图。
具体实施方式
下面结合实施例对本发明作进一步地详细说明,但本发明的实施方式不限于此。
实施例:
结合附图2所示,一种负电压低漏电流开关电路,包括第一反向器INV1和第二反相器INV2,所述第一反相器INV1的输入端连接外部输入信号CLK,第一反相器INV1的输出端连接所述第二反向器INV2的输入端和MOS管PM1、MOS管NM1、MOS管NM3、MOS管PM2、MOS管PM3、MOS管NM4以及MOS管NM5的栅极;
第二反向器INV2的输出端连接电容C1的第一端,所述电容C1的第二端连接所述MOS管NM1的源极以及所述MOS管NM4的衬底,电容C1的第二端还连接MOS管NM2的漏极以及MOS管NM6、MOS管NM7、MOS管NM8和MOS管NM9的衬底;MOS管NM1的源极与衬底相连,所述MOS管NM2的漏极与衬底相连,MOS管NM2的源极接地,各个MOS管与电容C1的第二端连接的节点为V_SUB;
所述MOS管PM1的衬底与源极相连并连接电源电压VDD,MOS管PM1的漏极与MOS管NM1的漏极、MOS管NM2的栅极、MOS管NM4的源极、MOS管NM7的源极、MOS管NM8的漏极以及MOS管NM9的漏极共同连接(共同连接点VN)并作为开关电路的一个输出端;
所述MOS管NM6的漏极和MOS管NM9的源极连接共模电压VCM,MOS管NM6的源极、MOS管NM8的源极和MOS管NM7的漏极共同连接并作为开关电路的另一个输出端(VP);MOS管NM6、MOS管NM7、MOS管NM8和MOS管NM9的栅极共同连接(共同连接点为VG)并与所述MOS管PM3的漏极以及MOS管NM4的漏极连接;MOS管PM3的源极与衬底相连并连接电容C2的第一端和所述MOS管NM3的源极,MOS管NM3的漏极连接共模电压VCM,MOS管NM3的衬底接地;
所述电容C2的第二端连接所述MOS管PM2的漏极和所述MOS管NM5的漏极;MOS管PM2的源极和衬底相连并连接电源电压VDD,MOS管NM5的源极和衬底相连,MOS管NM5的源极接地;
由于V_SUB是低于地电压的,所述MOS管NM1、MOS管NM2、MOS管NM4、MOS管NM6、MOS管NM7、MOS管NM8、MOS管NM9均为带深N阱的MOS管,使其衬底电压和芯片的衬底完全隔开,带DNW的管子物理剖面结构图如图3所示。
工作原理:
外部输入信号CLK输入高电平时,经过第一反相器INV1后变成低电平,MOS管PM1导通,MOS管NM1截止,VN点电压被拉到电源电压VDD,MOS管NM2导通,然后将电容C1的下极板拉到地电压上,CLK通过第一反相器INV1、第二反相器INV2后对电容C1进行充电,并将电容C1上极板充电到电源电压VDD。MOS管NM2导通的同时并把V_SUB点电压也拉到了地电压上,MOS管NM6、MOS管NM7、MOS管NM8、MOS管NM9的衬底接到地电压也就是0电位上。
当CLK由高电平变为低电平后,经过第一反相器INV1后变为高电平,MOS管PM1关断,MOS管NM1导通,由于在CLK变化的瞬间,MOS管NM2的漏极电压是地电压0V,然后通过导通的MOS管NM1把0V传到MOS管NM2管的栅极,然后MOS管NM2关断,因为MOS管PM1、MOS管NM2都是处于关断状态,且电容C1的上极板在CLK切换后接到了地电压0V上,使得电容C1上的电荷没有地方进行泄放,根据电荷守恒原理,电容C1下极板电压(图2中C1右边极板)电压变为-VDD,这就使得V_SUB变成了负电压,由于经过第一反相器INV1后MOS管NM1的栅极为高电平,因此MOS管NM1导通,VN和V_SUB通过MOS管NM1接到了一起,所以此时VN处电压等于V_SUB处的电压,均为负电压。本发明将MOS管NM1和MOS管NM2的衬底电压接到了V_SUB上,能够防止PN节正向导通。
当CLK为低电平时,经过第一反向器INV1后变为高电平,MOS管NM3导通,MOS管NM5也导通,电容C2右边下极板接到地电压上,左边上极板接到共模电压VCM上,使得电容C2两端电压充电到VCM电压,并且此时MOS管NM4也导通,MOS管NM6、MOS管NM7、MOS管NM8、MOS管NM9的栅极电压被接到VN上面,从上文中可以知道此时VN为负电压。
当CLK由低电平切换到高电平时,经过第一反向器INV1后变为低电平,MOS管NM3、MOS管NM4、MOS管NM5关断,MOS管PM2、MOS管PM3导通,这时电容C2的下极板(右边极板)被接到电源电压VDD上,上极板通过导通的MOS管PM3接到了MOS管NM6、MOS管NM7、MOS管NM8、MOS管NM9的栅极电压上面,由于电容C2上的电荷没有泄放通路,根据电荷守恒原理可以知道,电容C2上极板的电压为VDD+VCM,这时MOS管NM6、MOS管NM7、MOS管NM8、MOS管NM9的栅极电压也为VDD+VCM。
综上所述,当CLK为低电平时,MOS管NM6、MOS管NM7、MOS管NM8、MOS管NM9的栅极电压和衬底电压均为负电压,反之当CLK为高电平时,MOS管NM6、MOS管NM7、MOS管NM8、MOS管NM9的栅极电压为VDD+VCM,衬底电压为地电压0V,所以在需要与VCM电压断开时,开关管的栅极电压和衬底电压都为负电压,此时MOS管的关断电阻非常大,能够很有效地减少电容阵列上电荷的泄漏。
尽管这里参照本发明的解释性实施例对本发明进行了描述,上述实施例仅为本发明较佳的实施方式,本发明的实施方式并不受上述实施例的限制,应该理解,本领域技术人员可以设计出很多其他的修改和实施方式,这些修改和实施方式将落在本申请公开的原则范围和精神之内。
Claims (1)
1.一种负电压低漏电流开关电路,其特征在于,包括第一反相 器和第二反相器,所述第一反相器的输入端连接外部输入信号,第一反相器的输出端连接所述第二反相 器的输入端和MOS管PM1、MOS管NM1、MOS管NM3、MOS管PM2、MOS管PM3、MOS管NM4以及MOS管NM5的栅极;
第二反相 器的输出端连接电容C1的第一端,所述电容C1的第二端连接所述MOS管NM1的源极以及所述MOS管NM4的衬底,电容C1的第二端还连接MOS管NM2的漏极以及MOS管NM6、MOS管NM7、MOS管NM8和MOS管NM9的衬底;MOS管NM1的源极与衬底相连,所述MOS管NM2的漏极与衬底相连,MOS管NM2的源极接地;
所述MOS管PM1的衬底与源极相连并连接电源电压VDD,MOS管PM1的漏极与MOS管NM1的漏极、MOS管NM2的栅极、MOS管NM4的源极、MOS管NM7的源极、MOS管NM8的漏极以及MOS管NM9的漏极共同连接并作为开关电路的一个输出端;
所述MOS管NM6的漏极和MOS管NM9的源极连接共模电压VCM,MOS管NM6的源极、MOS管NM8的源极和MOS管NM7的漏极共同连接并作为开关电路的另一个输出端;MOS管NM6、MOS管NM7、MOS管NM8和MOS管NM9的栅极共同连接并与所述MOS管PM3的漏极以及MOS管NM4的漏极连接;MOS管PM3的源极与衬底相连并连接电容C2的第一端和所述MOS管NM3的源极,MOS管NM3的漏极连接共模电压VCM,MOS管NM3的衬底接地;
所述电容C2的第二端连接所述MOS管PM2的漏极和所述MOS管NM5的漏极;MOS管PM2的源极和衬底相连并连接电源电压VDD,MOS管NM5的源极和衬底相连,MOS管NM5的源极接地;
所述MOS管NM1、MOS管NM2、MOS管NM4、MOS管NM6、MOS管NM7、MOS管NM8、MOS管NM9均为带深N阱的MOS管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111281594.4A CN113783563B (zh) | 2021-11-01 | 2021-11-01 | 一种负电压低漏电流开关电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111281594.4A CN113783563B (zh) | 2021-11-01 | 2021-11-01 | 一种负电压低漏电流开关电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113783563A CN113783563A (zh) | 2021-12-10 |
CN113783563B true CN113783563B (zh) | 2022-06-28 |
Family
ID=78956808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111281594.4A Active CN113783563B (zh) | 2021-11-01 | 2021-11-01 | 一种负电压低漏电流开关电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113783563B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114089226B (zh) * | 2022-01-18 | 2022-04-12 | 成都市安比科技有限公司 | 具有防静电损伤和可控过流保护功能的有源负载检测电路 |
CN116683901B (zh) * | 2023-07-28 | 2024-03-29 | 牛芯半导体(深圳)有限公司 | 一种用于传输高速信号的开关电路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6046622A (en) * | 1997-07-16 | 2000-04-04 | Telefonaktiebolaget Lm Ericsson | Electronic analogue switch |
CN105119604A (zh) * | 2015-09-21 | 2015-12-02 | 东南大学 | 一种适用于低电源电压模数转换器采样的自举开关电路 |
US10033396B1 (en) * | 2017-03-26 | 2018-07-24 | Nxp Usa, Inc. | Active switch having low leakage current |
CN112003596A (zh) * | 2020-10-10 | 2020-11-27 | 思瑞浦微电子科技(苏州)股份有限公司 | 模拟开关电路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3949027B2 (ja) * | 2002-08-06 | 2007-07-25 | 富士通株式会社 | アナログスイッチ回路 |
CN109327211B (zh) * | 2017-07-31 | 2023-12-12 | 恩智浦有限公司 | 负载开关及其开关方法 |
KR102583788B1 (ko) * | 2018-07-09 | 2023-09-26 | 삼성전기주식회사 | 누설 전류 저감형 고주파 스위치 장치 |
-
2021
- 2021-11-01 CN CN202111281594.4A patent/CN113783563B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6046622A (en) * | 1997-07-16 | 2000-04-04 | Telefonaktiebolaget Lm Ericsson | Electronic analogue switch |
CN105119604A (zh) * | 2015-09-21 | 2015-12-02 | 东南大学 | 一种适用于低电源电压模数转换器采样的自举开关电路 |
US10033396B1 (en) * | 2017-03-26 | 2018-07-24 | Nxp Usa, Inc. | Active switch having low leakage current |
CN112003596A (zh) * | 2020-10-10 | 2020-11-27 | 思瑞浦微电子科技(苏州)股份有限公司 | 模拟开关电路 |
Non-Patent Citations (2)
Title |
---|
Applications and characterization of four quadrant GaN switch;Utkarsh Raheja 等;《2017 IEEE Energy Conversion Congress and Exposition》;20171107;第1967-1974页 * |
SOI全介质隔离CMOS模拟开关的设计与研究;付云莹;《中国优秀硕士学位论文全文数据库 信息科技辑》;20160315;第I135-920页 * |
Also Published As
Publication number | Publication date |
---|---|
CN113783563A (zh) | 2021-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107370487B (zh) | 一种基于nmos管的栅压自举开关电路 | |
CN113783563B (zh) | 一种负电压低漏电流开关电路 | |
CN111049525B (zh) | 一种超高速逐次逼近型模数转换器 | |
CN105187039B (zh) | 一种cmos栅压自举开关电路 | |
CN112953503B (zh) | 一种高线性度的栅压自举开关电路 | |
CN103532534A (zh) | 栅压自举开关电路 | |
US7956652B2 (en) | Semiconductor integrated circuit | |
CN111245413B (zh) | 一种高速高线性度的栅压自举开关电路 | |
CN112671382A (zh) | 一种栅压自举开关电路 | |
CN105897264B (zh) | 快速切断/接通的源极跟随器 | |
CN109818485A (zh) | 可重新配置的低功率和低功率栅极引导电路 | |
CN102571091B (zh) | 一种模数转换器及电子设备 | |
CN115987267A (zh) | 一种高线性度采样开关电路 | |
CN107888192B (zh) | 一种提升模数转换器中动态开关线性度的电路 | |
CN111970004A (zh) | 一种不影响器件寿命的自举开关结构 | |
Huang et al. | An adaptive analog-to-digital converter based on low-power dynamic latch comparator | |
Ashraf et al. | Low power design of asynchronous SAR ADC | |
CN114374388A (zh) | 一种两步式建立的自举采样开关电路及集成电路 | |
CN112636756A (zh) | 一种基于双向自举控制的低泄漏单次检测电压时间转换器 | |
Zin et al. | A high-speed CMOS track/hold circuit | |
Shrivastava et al. | A 500 kS/s 8-bit charge recycle based 2-bit per step SAR-ADC | |
CN215420237U (zh) | 一种低压电容型sar adc开关 | |
Harikumar et al. | Design of a sampling switch for a 0.4-V SAR ADC using a multi-stage charge pump | |
CN204442347U (zh) | 一种具有高线性度的mos开关 | |
CN113098455B (zh) | 一种具有低导通电阻的高速自举开关 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |